计数器逻辑功能测试

广州大学学生实验报告

开课学院及实验室：机械与电气工程学院电子楼410 年月日

学院机械与电气

工程

年级、专业、

班

姓名学号

实验课程名称数字电子技术实验成绩

实验项目名称计数器逻辑功能测试指导

老师

胡晓

一、实验目的

1、验证用触发器构成的计数器计数原理；

2、掌握测试中规模集成计数器功能的方法。

二、实验原理

1．用D触发器构成的异步二进制加/减计数器

图1 4位二进制异步递增加法计数器分析其工作过程，可得出其状态图和时序图如图2和图3所示。

图2 图1所示电路状态转换图

图3 图1所示电路的时序

2．中规模十进制计数器

74LS192是专用的集成同步十进制可逆计数器，双时钟输入，具有清零和置数等功能，其引脚排列及逻辑符号如图4所示，读数时要注意的是，Q3和D3是最高位。

图4 74LS192引脚排列及逻辑符号

74LS192的功能如表6-1所示，说明如下：

表6-1 74LS192功能表

表6-2所示为8421码十进制加、减计数器的状态转换表。

表6-2 状态转换表

三、实验仪器、材料

1．+5V直流电源2．双踪示波器

3．单次和连续脉冲源4．逻辑电平开关

5．逻辑电平显示器6．译码显示器

7．74LS74×2、74LS192×2

四、实验步骤

（1）把D触发器集成块74LS74连接成4位二进制异步加法计数器。

按图1所示接线，R D′接至逻辑开关并置“1”，把单次脉冲源接入低位CP0端，4个输出端Q3、Q2、Q1、Q0分别接入逻辑电平显示器，各S D′直接接高电平“1”。

清零后，输入单次脉冲，观察Q3~Q0状态的变化并列表记录。

先清零，然后输入1Hz的连续脉冲，观察Q3~Q0的状态变化。

（2）用74LS74触发器构成4位二进制异步减法计数器。

断开图1所示电路中低位触发器Q′端与高一位触发器CP端的连接，改为把低位触发器Q 端连接高一位CP端，其他连接不变，4位计数输出仍在Q端取出，即可构成减法计数器，实验内容仍按步骤1的方法进行，观察Q3~Q0状态的变化并列表记录。

（3）测试74LS192同步十进制可逆计数器的逻辑功能。

由单次脉冲源提供计数脉冲，清除端CP、置数端LD′数据输入端D3、D2、D1、D0分别接逻辑开关，输出端Q3、Q2、Q1、Q0接实验设备中的一个译码显示输入相应插口A、B、C、D；

C O′和BO′接逻辑电平显示器。按表所示逐项测试并判断该集成块的功能是否正常，实验步骤如下。

清零。令CR=1，其他输入为任意态，这时Q3Q2Q1Q0=0000，译码数字显示为0。清除功能完成后，置CR=0。

置数。CR=0，CP U、CP D任意，先在数据输入端D3、D2、D1、D0输入任意一组二进制数，然后令LD′=0，从计数译码显示的数值判断预置功能是否完成，然后置LD′=1。

a、加计数。CR=0，LD′=CP D=1，CP U接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态进行加计数，输出状态变化是否发生在CP U的上升沿。

b、减计数。CR=0，LD′=CP U=1，CP D接单次脉冲源。参照步骤3-a的方法进行实验。（4）用两片74LS192构成100进制加法计数器。

两片74LS192的输出端分别接入两组译码显示器。输入1Hz连续计数脉冲，观察电路是否进行由00~99的累加计数并记录。

五、实验过程原始记录

实验1：4位二进制异步加法计数器逻辑功能的测试

表1

脉冲次数0 1 2 3 4 5 6 7

Q

3

Q

2

Q

1

Q

0000 0001 0010 0011 0100 0101 0110 0111

脉冲次数8 9 10 11 12 13 14 15

Q

3

Q

2

Q

1

Q

1000 1001 1010 1011 1100 1101 1110 1111

实验2：4位二进制异步减法计数器逻辑功能的测试

表2

脉冲次数0 1 2 3 4 5 6 7

Q

3

Q

2

Q

1

Q

1111 1110 1101 1100 1011 1010 1001 1000

脉冲次数8 9 10 11 12 13 14 15

Q

3

Q

2

Q

1

Q

0111 0110 0101 0100 0011 0010 0001 0000

实验3：同步十进制可逆计数器逻辑功能的测试

表3-a

脉冲次数0 1 2 3 4 5 6 7 8 9

Q

3

Q

2

Q

1

Q

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 六、实验结果及分析

实验1中，R D′接到低电平之后，逻辑电平显示器全灭；按下并松开单次脉冲源按钮后，逻辑电平显示器显示为0001，再次按下松开单次脉冲源按钮后变0010，如上表所示。

实验2中，将原电路改装后，S D′接高电平，逻辑电平显示器全亮；按下并松开单次脉冲源按钮后，逻辑电平显示器显示为1110，再次按下松开单次脉冲源按钮后变1101，如上表所示。

实验3中，CR端接高电平后，译码显示器显示“0”；接着CR接低电平，LD′接高电平，按下并松开单次脉冲源按钮后，逻辑电平显示器显示为0001，再次按下松开单次脉冲源按钮后变0010，如上表所示。

设计体会：

74LS74的R D′为清零端，输入低电平清零；S D′为置1端，输入高电平置1。