计数器逻辑功能测试

合集下载

数字逻辑实验

数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。

再者为了训练学生的科学作风及不断提高实验技能等。

二、实验前的准备实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。

三、实验要求1、遵守实验室规则，养成良好的实验作风；2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。

因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。

总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。

待教师允许继续进行实验时方可继续，不可私自处理；5、实验完毕整理好仪器、导线、芯片。

四、实验报告内容1、实验题目、任务、要求。

2、实验前进行理论分析、计算。

3、实验步骤，实验线路、实验记录。

4、电平及波形的分析、讨论。

5、结论(出现了故障如何排除的，通过实验有何体会与收获)写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。

成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。

目录实验一门电路实验 ...................................................................... - 1 - 实验二全加器............................................................................... - 3 - 实验三组合逻辑电路的设计与测试 ........................................ - 6 - 实验四译码器及其应用.............................................................. - 8 - 实验五触发器及其应用............................................................ - 11 - 实验六计数器及其应用............................................................ - 17 - 实验七移位寄存器及其应用 ................................................... - 23 - 实验八时序逻辑电路的设计及其应用 .................................. - 28 - 实验九脉冲信号产生电路的研究........................................... - 31 - 实验十555时基电路及其应用 ................................................ - 34 - 实验十一数一模、模一数转换............................................... - 41 - 附录 .............................................................................................. - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。

数字电路实验讲义

数字电路实验讲义课题：实验一门电路逻辑功能及测试课型：验证性实验教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法重点：熟悉门电路逻辑功能。

难点：用与非门组成其它门电路教学手段、方法：演示及讲授实验仪器：1、示波器；2、实验用元器件74LS00 二输入端四与非门 2 片74LS20 四输入端双与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六反相器 1 片实验内容：1、测试门电路逻辑功能（1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。

（2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。

2、逻辑电路的逻辑关系（1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。

（2）写出两个电路的逻辑表达式。

3、利用与非门控制输出用一片74LS00 按图1.4 接线。

S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。

4、用与非门组成其它门电路并测试验证。

（1）组成或非门：用一片二输入端四与非门组成或非门B==，画出电路图，测试并填+Y∙ABA表1.4。

（2）组成异或门：①将异或门表达式转化为与非门表达式；②画出逻辑电路图；③测试并填表1.5。

5、异或门逻辑功能测试（1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。

（2）将电平开关按表1.6 的状态转换，将结果填入表中。

6、逻辑门传输延迟时间的测量用六反相器74LS04 逻辑电路按图1.6 接线，输入200Hz 连续脉冲（实验箱脉冲源），将输入脉冲和输出脉冲分别接入双踪示波器Y1、Y2 轴，观察输入、输出相位差。

数电实验报告：实验4-计数器及应用161

广东海洋大学学生实验报告书（学生用表）实验名称课程名称课程号学院(系)专业班级学生姓名学号实验地点实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。

计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等。

本实验主要研究中规模十进制计数器74LS161的功能及应用。

1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。

各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。

时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。

(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。

数电实验之计数器

计数器一实验目的1、掌握中规模集成计数器的逻辑功能及使用方法。

2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。

二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。

根据计数的增减趋势分，又分为加法、减法和可逆计数器。

另外，还有可预置数和可编程功能的计数器等。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。

如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。

例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。

74192功能见表表19.1*表中符号和引脚符号的对应关系：CR = CLR—清零端；LD= LOAD—置数端（装载端）CP U = UP—加计数脉冲输入端CP D = DOWN—减计数脉冲输入端CO——非同步进位输出端（低电平有效）BO——非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A—计数器数据输入端Q D Q C Q B Q A—计数器数据输出端根据功能表我们可以设计一个特殊的12进制的计数器，且无0数。

如图19.1所示：当计数器计到13时，通过与非门产生一个复位信号，使第二片74LS192（时十位）直接置成0000，而第一片74LS192计时的个位直接置成0001；从而实现了1——12的计数。

数电实验

Si Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ci Ai Bi Ai Ci 1 Bi Ci 1
得 p78 图4 . 3. 6 ------太繁琐
教材p78图4.3.7 用异或门和与非门来实现全加运算。----自己推导公式----p78。
实验预习要求 1、复习有关计数器部分内容 2、绘出各实验内容的详细线路图 3、拟出各实验内容所需的测试记录表格 4、查手册，给出并熟悉实验所用各集成块的引脚排列图实验报告 1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 2、总结使用集成计数器的体会。
移位寄存器及其应用
(5)平均传输延迟时间tpd ：是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔。
tpd
1 tpd (tpdL tpdH ) 2
T 6
实验五：组合逻辑电路的设计与测试
一、实验目的掌握组合逻辑电路的设计与测试方法
二、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 2、设计一个一位全加器，要求用异或门、与门、或门组成。 3、设计一位全加器，要求用与或非门实现。 4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。
实验预习要求 1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。 2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？ 3、“与或非”门中，当某一组与端不用时，应作如何处理？

数电实验内容1-6

实验1 实验仪器的使用及集成门电路逻辑功能的测试一、实验目的1．掌握数字逻辑实验箱、示波器的结构、基本功能和使用方法 2．掌握TTL 集成电路的使用规则与逻辑功能的测试方法二、实验仪器及器件1．实验仪器：数字实验台、双踪示波器、万用表2．实验器件：74LS00一片、74LS20一片、74LS86一片、导线若干三、实验内容1．DZX-1型数字电路实验台功能实验（1）利用实验台自带的数字电压/电流表测量实验台的直流电源、16位逻辑电平输出/输入（数据开关）的输出电压。

（2）将8段阴极与阳极数码显示输入开关分别与16位逻辑电平输出连接，手动拨动电平开关，观察数码显示，并将数码显示屏上的数字对应的各输入端的电平值记录下来。

2．VP-5566D 双踪示波器实验（1）测量示波器方波校准信号将示波器的标准方波经探头接至X 端，观察并记录波形的纵向、横向占的方格数，并计算周期、频率、幅度。

（2）显示双踪波形利用实验台上的函数信号发生器产生频率为KHz 的连续脉冲并接至示波器X 端，示波器的标准方波接至Y 端，观察并记录两波形。

3．测试与非门的逻辑功能（1）将74LS20（4输入2与非门）中某个与非门的输入端分别接至四个逻辑开关，输出端Y 接发光二极管，改变输入状态的电平，观察并记录，列出真值表，并写出Y 的表达式。

a b c d e f g ha b c d af be f g hg e c d(a) 外形图(b) 共阴极(c) 共阳极+V CCa b c d e f g hA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 11 Y（2）将引脚1接1KHz 连续脉冲Vi （即接脉冲信号发生器Q12端口），引脚2接逻辑电平输出，引脚4、5接逻辑电平“1”，用示波器双踪显示并记录引脚1和引脚6端的波形Vi 和V o 如下图示（标出电平的幅度值）。

计数器逻辑功能和设计

2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。

（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。

（3）熟悉中规模集成计数器设计任意进制计数器的方法。

（4）初步理解数字电路系统设计方法，以数字钟设计为例。

2．实验仪器设备（1）数字电路实验箱。

（2）数字万用表。

（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。

（2）复习实验所用芯片的结构图、管脚图和功能表。

（3）复习实验所用的相关原理。

（4）按要求设计实验中的各电路。

4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。

（2）利用集成计数器芯片构成任意（N）进制计数器方法。

①反馈归零法。

反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。

把模数大的计数器改成模数小的计数器，关键是清零信号的选择。

异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。

还要注意清零端的有效电平，以确定用与门还是与非门来引导。

②反馈置数法。

反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。

其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。

数字电路实验报告-用D触发器设计三位二进制加法计数器

电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。

当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。

（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。

触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。

2. 边沿触发器（1）边沿D触发器图1 上升沿触发D触发器图1所示为上升沿触发D触发器的逻辑符号。

上升沿触发D触发器的特性表如表1所示。

表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1) = D1.同步触发器的异步置位复位端电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。

也把这类触发器称为同步触发器，以区别于基本RS触发器。

在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。

例如。

图2所示的触发器。

这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。

只图2 带有异步置位复位端的D触发器要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。

只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。

实验仪器实验内容及步骤1.测试双D触发器74LS74的逻辑功能（1）74LS74引脚图图3 74LS74引脚图图3所示为集成电路芯片74LS74的引脚图。

芯片包含两个带有异步置位复位端的上升沿D触发器。

（1）测试74LS74的逻辑功能图4 测试74LS74的逻辑功能实验电路按照图4连接电路。

D触发器的Q和Q(-)（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。

按照上面测试74LS112的逻辑功能同样的方法和步骤，测试74LS74的逻辑功能，将实验数据记录在表2。

基本RS触发器逻辑功能测试

基本RS触发器逻辑功能测试实训九基本R-S触发器功能测试⼀、实训⽬的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试⽅法；3．通过实训熟悉异步输⼊信号RD、SD、RD、SD的作⽤；4．通过实训掌握基本RS触发器的典型应⽤；⼆、实训原理基本RS触发器是由两个与⾮门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的⼀个组成部分。

当R D＝S D＝1时，两个与⾮门的⼯作都尤如⾮门，Q接⾄与⾮门G2的输⼊，使G2输出为Q；Q接⾄与⾮门G1的输⼊，使G1的输出为Q。

从⽽使触发器维持输出状态不变。

三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱⼀只；SR8（或其它型号）双踪⽰波器⼀只；直流稳压电源⼀台；74LS00 ⼆输⼊四与⾮门 1⽚。

四、实训内容和步骤1．两个TTL与⾮门⾸尾相接构成的基本R-S触发器的电路如图7-2-1所⽰逻辑电路。

图 9-1 基本R-S触发器功能测试2．按表9-1所⽰的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填⼊表9-1中表9-13．Sd4．Sd端接⾼电平，Rd端加脉冲。

5．令Sd=Rd，在 Sd端加脉冲。

6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。

从中总结基本R-S触发器的Q 端的状态改变和输⼊端的关系。

五、实训思考题试根据基本R-S触发器给定的输⼊信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束⽅程，并说明哪个是复位端、哪个是置位端六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；⼿动施加0、1输⼊电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；⽤双踪⽰波器观察输出波形时，要注意选择⼀个较为合适的输⼊信号的频率。

实训⼗. 计数器的功能测试⼀、实训⽬的1．掌握计数器的⼯作原理；2．通过实训熟悉计数器的功能特点和典型应⽤；3．通过实训掌握如何利⽤现有集成计数器来构成N进制计数器的⽅法。

数字电子技术项目3计数器电路的设计与测试

项目3 计数器电路的设计与测试
任务3-1 触发器逻辑功能测试 3-1-2 边沿D触发器逻辑功能测试
【知识扫描】边沿D触发器逻辑功能及描述方式
项目3 计数器电路的设计与测试
任务3-1 触发器逻辑功能测试 3-1-2 边沿D触发器逻辑功能测试
【知识扫描】边沿D触发器逻辑功能及描述方式
项目3 计数器电路的设计与测试
3-1-1 RS触发器逻辑功能测试【工作任务3-1-1】基本RS触发器功能测试
测试步骤：
任务3-1 触发器逻辑功能测试
项目3 计数器电路的设计与测试
3-1-1 RS触发器逻辑功能测试【工作任务3-1-1】基本RS触发器功能测试
测试步骤：
任务3-1 触发器逻辑功能测试 3-1-1 RS触发器逻辑功能测试
项目3 计数器电路的设计与测试
【知识扫描】基本RS触发器逻辑功能
Qn1 S R Qn
RS 1
约束条件
任、务3-1 触发器逻辑功能测试 3-1-2 边沿D触发器逻辑功能测试
项目3 计数器电路的设计与测试
【器件认知】边沿D触发器逻辑符号和集成D触发器74LS74管脚排列
1 边沿D触发器逻辑符号
【工作任务3-1-2】边沿D触发器逻辑功能测试
项目3 计数器电路的设计与测试
任务3-1 触发器逻辑功能测试 3-1-2 边沿D触发器逻辑功能测试
【工作任务3-试
任务3-1 触发器逻辑功能测试 3-1-2 边沿D触发器逻辑功能测试
【工作任务3-1-2】边沿D触发器逻辑功能测试
按照【工作任务3-1-3】测试步骤进行测试。
任务3-1 触发器逻辑功能测试 3-1-3 边沿JK触发器逻辑功能测试
【工作任务3-1-3】边沿JK触发器功能测试

实验36 数字mosic功能和参数测试

数字MOSIC功能和参数测试本实验的目的是熟悉MOSIC的功能和参数的物理意义，掌握其测试方法。

测试包括MOSIC的逻辑功能、最高工作频率、静态功耗、工作功耗、输入高（低）电平、输出高（低）电平、输入电流、输出驱动能力及延迟时间等。

一、实验原理1．MOSIC静态功耗（也称维持功耗）PDDMOSIC的静态功耗是：当输入端为固定的逻辑点评，输出端空载，输出状态固定不变是电路所消耗的能量。

静态功耗是温度的函数。

由于静态是从电源到底没有支流通路，MOSIC静态功耗很小，它只取决于漏电情况。

2．输出高电平（低电平VOL ）。

输入高电平（低电平VIL）(1)当输入输出为固定的VCC 或VSS，输出端空载时，所输出的固定电平为输出高电平VOH 及输出低电平VOL。

(2)当输出端维持应有的VOH 和VOH时，输出端所能输入的最小高电平VIH或最大低电平V IL。

VOH （VOH）越接近VCC（VSS），VIH（V IL）越远离VCC（VSS），其电路性能越好。

3.逻辑功能和最高工作频率fmax(1)现实根据被测的IC应有的逻辑功能确定输入输出波形时序，搭一个相应的测试电路产生这些输入波形并把其送入被测IC的输入端，用示波器或逻辑分析仪测试输入输出波形所对应的时序关系。

（2）最高工作频率fmax取决于电路各级在动态工作中的充放电速度。

在额定的负载下，保持正确逻辑关系和额定的波形幅度，电路所能承受的输入脉冲的频率为fmax。

4．工作功耗PW静态功耗和动态功耗的总和为电路的工作功耗。

P W=PDD +P A+PT动态功耗包括顺态功耗和交变功耗PA 。

其中PT是在动态工作中电源对电容（包括级间栅电容、Pn结电容和输出级负载电容等）的充放电所消耗的能量。

P T =ΣCifci(VOH-VOL)VCCPA 是由于在交变时波形的上升沿和下降沿使得电路从VCC到VSS有直流通路而消耗的能量。

PA ∝fci动态功耗是无法单独测试的，而对于CMOS电路由于PDD很小，因此PW ≈P A+PT在固定负载情况下它与工作频率成正比，在固定工作频率时，它与负载电容成正比。

74ls194寄存器逻辑功能测试实验原理

74ls194寄存器逻辑功能测试实验原理一、实验目的本实验旨在测试74LS194寄存器的逻辑功能，了解其工作原理和特点，为实际应用提供理论依据。

二、实验原理74LS194寄存器是一种双四位同步可逆计数器，具有以下特点：1. 包含两个独立的四位二进制计数器，每个计数器都可以独立工作。

2. 每个计数器由四个触发器和两个与非门组成，采用异步清零和同步置数/保持/清零操作方式。

3. 可进行正、反向计数，具有计数保持功能。

4. 具备控制端，可用于选择计数器、置数、保持或清零操作。

1. 输入/输出逻辑关系：74LS194寄存器共有16个输入端（A3-A0、BCDEG、CE），6个输出端（Q3-Q0、QC3-QC0），可通过控制信号和输入信号的变化，观察输出端的变化情况，从而测试其逻辑功能。

2. 工作原理：当74LS194复位（CE=0）时，所有输出端均为低电平（Q3-Q0、QC3-QC0=0）。

当向A3-A0任意一个输入端输入高电平（1）时，对应的十进制数被置入到高位计数器（GCD）中。

同时，置数端（GND）为低电平（GND），高四位触发器开始同步递增计数（时钟脉冲上升沿时），同时向低位计数器传输相应的数字。

当低位计数器达到最大值（1111）时，需要反向计数或置数清零，此时高位计数器的数字将传递给低位计数器。

当需要反向计数时，控制端（NOT A3-A0）为高电平（0），此时高位计数器的数字将反向传递给低位计数器。

当需要清零时，控制端（CE=1）会将所有输出端拉低电平。

此外，控制端还可以选择保持或清零操作，保持状态时，当时钟脉冲上升沿来临时，高四位触发器将按原方向继续递增计数；当处于清零状态时，所有输出端被强制拉低电平。

三、实验步骤1. 准备实验器材：74LS194寄存器芯片、测试板、电源模块、连接线等。

2. 连接电路：将74LS194芯片焊接在测试板上，根据其引脚定义连接相应的电源线和数据线。

3. 输入测试信号：通过控制台输入控制信号和输入信号，观察输出端的变化情况。

数字电路实验计数器及其应用实验报告

实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

计数器计数时所经历的独立状态总数为计数器的模（M）。

计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。

按计数脉冲输入方式不同，可分为同步计数和异步计数。

按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。

1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。

若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。

2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。

当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。

执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。

执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。

数字电子技术实验报告

实验报告课程名称数字电子技术实验项目门电路逻辑功能及测试、译码器及其应用、时序电路测试及研究、集成计数器及其应用项目一门电路逻辑功能及测试一、实验目的1、熟悉门电路的逻辑功能。

2、熟悉数字电路实验装置的结构、基本功能和使用方法。

二、实验原理用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。

常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

基本逻辑门可以分为分立器件电路和集成电路（Integrated Circuit,简称IC）两类。

用二极管、三极管和电阻等分立元器件组成的基本逻辑门电路即是分立器件电路。

随着集成电路制造工艺的日益完善，集成电路得到广泛应用。

集成基本逻辑门电路是最简单、最基本的数字集成元件，是构成各种复杂数字电路的基本逻辑单元，任何复杂的组合电路和时序电路都可用基本逻辑门通过适当的组合连接而成。

掌握各种基本逻辑门电路的逻辑功能、工作原理和电气特性，对于正确使用数字集成电路是十分必要的，是数字技术工作者所必备的基本功之一。

门电路的逻辑函数式分别为：与门Y =A·B或门Y =A＋B非门Y =与非门Y =与非门Y =或非门Y =异或门Y =A⊕B与或非门Y =与门的逻辑功能为“有0 则0 ，全1 则1”；或门的逻辑功能为“有1则1 ，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1 ，全1 则0”；或非门的逻辑功能为“有1 则0 ，全0 则1”；异或门的逻辑功能为“不同则1 ，相同则0”。

三、实验内容及步骤实验前先检查实验箱电源是否正常。

然后选择实验用的集成电路连好线，特别注意Vcc 及地线不能接错。

线接好后经检查无误方可通电实验。

1、集成与非门74LS20的逻辑功能测试选用74LS20一只。

74LS20为双4输入与非门, 即在一块集成块内含有二个互相独立的与非门,每个与非门有4个输入端。

如图1-1（a）所示。

技能训练-用仿真软件Multisim 10仿真测试十进制计数器逻辑功能

技能训练-用仿真软件Multisim 10仿真测试十进制计数器逻辑功能一、实训目的1．掌握十进制计数器逻辑功能及测试方法2．掌握自行设计测试其他计数器芯片的方法并进行测试二．实训器材实训器材计算机仿真软件Multisim 10其他数量1台1套三、实训原理及操作（一）实训原理参照表4-10所示的异步计数器74LS90的功能表，了解其各个管脚的作用，然后进行接线测试。

（二）实训操作1．测试异步计数器74LS90的逻辑功能（1）按图4-33所示电路图连线，指示灯X1～X4作为输出8421码的指示。

（2）自行设计真值表格并将测试结果填入。

（3）集成电路74LS90的管脚图及逻辑功能自己查有关资料。

（4）XFG1为信号发生器，在本实训中产生方波脉冲信号，方波脉冲频率不宜过高，否则指示灯闪烁频率过快，不便观察输出结果，频率设定以100Hz以下为宜。

图4-33 测试74LS90的逻辑功能2．测试可逆计数器74LS192的逻辑功能（1）按图4-34所示电路图连线，示波器XSC1作为输出的指示。

（2）自行设计真值表格并将测试结果填入。

图4-34 测试74LS192的逻辑功能（3）集成电路74LS192的管脚图及逻辑功能自己查有关资料。

（4）XFG1为信号发生器，在本实训中产生方波脉冲信号，方波信号频率同样不宜过快。

3．测试其他集成电路的逻辑功能参照上述测试电路，可以自行设计并测试其他计数器芯片的逻辑功能。

比如74LS161等。

四、注意事项1．首先要了解集成电路74LS192的管脚图及逻辑功能，这个芯片功能本书没有介绍，原因在于实际集成电路芯片种类繁多，本书不可能都介绍到，所以，掌握了解芯片功能的方法是最重要的，集成电路74LS192的测试就是想锻炼自己动手测试芯片功能的能力。

2．仿真测试是手段，目的是通过仿真测试的方法，学习掌握芯片的逻辑功能。

五、想一想测试可逆计数器74LS192的过程中，如何改进电路，做到单独控制可逆的计数状态？即怎样做到加、减计数灵活控制？六、实训考核。

计数器实验报告

实验4计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。

图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端 CP U—加计数端 CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端 CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。

当CR 为低电平，LD 为高电平时，执行计数功能。

执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。

执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。

表5－9－2加法计数减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

计数器74HC161逻辑功能测试电路设计

根据设计要求，尝试设计了一款测试芯片 74HC161 计数功能的简易电路 [2]，原理如图 2 所示，实物如图 3 所示。设计中巧妙运用了 3 个单独的拨码开关 S0 ～ S2 来解决高低电位的选择问题。例如，开关 S0 控制预置端 9 脚的高低电位，开关 S1、S2 控制
收稿日期：2020-04-25 作者简介：何叶（1983-），女，江苏江阴人，本科，讲师，主要研究方向为电工电子。
· ９６ ·
输送到计数器输出端，即 Q3、Q2、Q1、Q0、P3、P2、 P1 以及 P0。还有一个进位输出端 CO，其逻辑关系是 CO=Q0·Q1·Q2·Q3·CET。第 16 脚为连接电源端，第 8 脚为接地端。
图 1 芯片 74HC161 引脚的分布图
2 功能电路设计思路 2.1 电路要求
设计一款简易、清晰电路，主要用于测试芯片 74HC161 的计数功能。电路尽可能设计得简洁明了、操作方便。电路装调检测无误后，接入 +5 V 直流电源，待计数功能测试完毕，可以利用 74HC161 芯片的异步清零和同步置数功能构成任意 N 进制加法计数器。 2.2 分析思路
Key words：counter；74HC161；preset；logic function；test circuit
0 引言
计数器是一种贴近日常生活的小产品，应用范围遍布各行各业，给人类的生活带来了极大的便利。例如，手机时钟功能中的秒表计时器、小米运动手环以及医疗用的“心跳机”等 [1]。在数字电子技术中，计数器除了有计数时钟脉冲功能外，还有定时、分频以及产生脉冲等功能。74HC161 作为一种常见二进制计数器被广泛应用，若能正确理解和掌握 74HC161 集成块的逻辑功能，将有助于电路的装配、调试以及故障排除。因此，设计一款方便操作、结构简便以及功能现象明显的 74HC161 逻辑功能测试电路。

数字电子技术实验报告(学生版)

数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验一 TTL 逻辑门电路和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能.2．学会用“与非”门构成其他常用门电路的方法。

3．掌握组合逻辑电路的分析方法与测试方法。

4．学习组合逻辑电路的设计方法并用实验来验证.二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非"门(74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图,并根据集成片的引脚排列分配好各引脚。

3.画出用“异或”门和“与非”门组成的全加器电路。

(参照实验指导书P 。

75 图3—2-2）并根据集成片的引脚排列分配好各引脚。

4．设计一个电动机报警信号电路.要求用“与非”门来构成逻辑电路。

设有三台电动机，A 、B 、C 。

今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。

实验前设计好电动机报警信号电路。

设开机为“1”,停机为“0”；报警为“1”，不报警为“0”。

(写出化简后的逻辑式，画出逻辑图及引脚分配)三、实验步骤1．逻辑门的各输入端接逻辑开关输出插口,门的输出端接由发光二极管组成的显示插口。

逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12．用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。

将测试结果填入表 1—2.判断测试是否正确。

图中A i 、B i 为加数，C i —1为来自低位的进位；S i 为本位和,C i 为向高位的进位信号.表1—23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证.将测试结果填入表1—3。

表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平? 3．在全加器电路中,当A i=0,S i＊=1，C i=1时C i—1=？数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验二组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。

实验十五集成二～五～十进制计数器的应用

实验十五集成二～五～十进制计数器的应用一、实验目的：1.掌握集成二～五～十进制计数器的逻辑功能；2.学会集成二～五～十进制计数器的应用。

二、实验原理：1.集成二～五～十进制计数器7490简介：集成二～五～十进制计数器内部电路如图1所示，其由四个J、K触发器及控制门电路组成。

其中FF0为T’触发器，在CP0作用下，Q完成一位二进制计数；FF3～FF1组成异步五进制计数器，在CP1作用下，Q3Q2Q1按421码完成五进制计数；在计数基础上，集成计数器还附加S91、S92两个置9功能端和R0l、R02两个置0功能端，当S91S92=1时，计数器Q3Q2Q1Q完成置9功能；S91S92=0、R01R02=1时，计数器Q3Q2Q1Q完成置0功能。

2.集成二～五～十进制计数器7490功能表：3.集成二～五～十进制计数器7490的应用：(1)构成8421BCD十进制加法异步计数器：由于集成二～五～十进制计数器内的二~五进制计数器均为下降沿触发，故在构成十进制计数器时，只需将421码五进制加法计数器的时钟CP1接二进制计数器的输出Q，则当Q从1返回0时，CP1得到下降沿，使Q3Q2Q1进行加1计数，故CP在时钟信号作用下，Q3Q2Q1Q完成8421BCD十进制加法异步计数器功能。

(2)构成5421BCD十进制加法异步计数器：集成二～五～十进制计数器构成5421BCD十进制加法异步计数器连接图如图3所示。

当CP1在时钟信号作用下，Q3Q2Q1按421码完成五进制计数；在Q3从1返回0时，CP得到下降沿Q 0按一位二进制计数；故CP1在时钟信号作用下，QQ3Q2Q1完成5421BCD十进制加法异步计数器功能。

(3)构成模10以内任意进制计数器①反馈置0法：由于集成二～五～十进制计数器具有附加异步“入1”复位端R01、R02，因此在将集成计数器构成模10(8421BCD十进制加法异步计数器、5421BCD十进制加法异步计数器)计数器基础上，适当利用计数器输出反馈回R01、R02，使计数器进入反馈端输出为1状态时，计数器复位，达到改变计数器计数时序，完成模10内任意进制计数功能。

数字系统电路实验报告(3篇)

第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。

2. 掌握数字电路的基本实验方法和步骤。

3. 通过实验加深对数字电路知识的理解和应用。

4. 培养学生的动手能力和团队合作精神。

二、实验原理数字系统电路是由数字逻辑电路构成的，它按照一定的逻辑关系对输入信号进行处理，产生相应的输出信号。

数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。

三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验（1）实验目的：熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。

（2）实验步骤：1）搭建TTL与非门电路，测试其逻辑功能；2）搭建CMOS与非门电路，测试其逻辑功能；3）测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。

2. 触发器实验（1）实验目的：掌握触发器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建D触发器电路，测试其逻辑功能；2）搭建JK触发器电路，测试其逻辑功能；3）搭建计数器电路，实现计数功能。

3. 计数器实验（1）实验目的：掌握计数器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建同步计数器电路，实现加法计数功能；2）搭建异步计数器电路，实现加法计数功能；3）搭建计数器电路，实现定时功能。

4. 寄存器实验（1）实验目的：掌握寄存器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建4位并行加法器电路，实现加法运算功能；2）搭建4位并行乘法器电路，实现乘法运算功能；3）搭建移位寄存器电路，实现数据移位功能。

五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路，测试了它们的逻辑功能，验证了实验原理的正确性。

2. 触发器实验通过搭建D触发器和JK触发器电路，测试了它们的逻辑功能，实现了计数器电路，验证了实验原理的正确性。

3. 计数器实验通过搭建同步计数器和异步计数器电路，实现了加法计数和定时功能，验证了实验原理的正确性。