数电逻辑门电路
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
数电 第五节 NMOS逻辑门电路
关电闭压合控，制传信输号门，传CL输为信负息载。电容。
结论：传输门相当于一个理想的双向开关。
其它类型的CMOS门电路
（二）CMOS模拟开关 电路结构： 工作原传理输：门
逻辑符号：
控制模拟信号传 输的电子开关。开关 通与断由数字信号控 制。
反相器：其输入和输 出提控供制传信输号门C的= 两1时个：模拟开关 闭反合相；控C制= 信0时号，。模拟开关断开。 传输控制信号高、低电平之间任 意大小的模拟电压。
iohmaxniihmaxiolmaxmiilmaxn和m是负载电流的个数第七节逻辑门的接口电路ttl门驱动cmos门cmos门驱动ttl门门电路带负载的接口电路第七节逻辑门的接口电路ttl门驱动cmos门ttl采用74ls系列cmos采用74hc系列且电源电压相同都为5v
第五节 NMOS逻辑门电路
第七节 逻辑门的接口电路
有两个方面的接口问题需要考虑。 1. 驱动门的输出电压应在负载门所要求的输入电压范围内。
驱动门与负载门之间的逻辑电平应满足： UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。
2. 驱动门为负载门提供足够大的灌电流和拉电流。 驱动门与负载门电流之间的驱动应满足： IOH(max)≥nIIH(max) ，IOL(max)≥mIIL(max) （n和m是负载电流的个数）
第七节 逻辑门的接口电路
TTL门驱动CMOS门 CMOS门驱动TTL门 门电路带负载的接口电路
TTL门驱动CMOS门
1. 电源电压相同 TTL采用74LS系列，
CMOS采用74HC系列，且 电源电压相同都为5V。只 有一个条件不满足，TTL 门电路输出高电平2.7V， CMOS电路的输入高电平 要求高于3.5V。
数电逻辑门电路实验报告doc
数电逻辑门电路实验报告篇一：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。
1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。
1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1异或门可通过Ai ?Bi?AB?AB,即一个与非门；（74LS00），一个与或非门（74LS55）来实现。
Ci = Ai Bi +(Ai?Bi)C再取非，即一个非门（i-1?Ai Bi +(Ai?Bi)Ci-1，通过一个与或非门Ai Bi +(Ai?Bi)Ci-1，用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
数电第三章门电路
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
基本门电路逻辑功能的测试数电实验报告
实验一：TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图2－1(a)、(b)、(c)所示。
(b)（a） (c)图2－1 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）其逻辑表达式为 Y＝2、TTL与非门的主要参数(1)低电平输出电源电流ICCL 和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常I CCL ＞I CCH ，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL ＝V CC I CCL 。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
I CCL 和I CCH 测试电路如图2－2(a)、(b)所示。
[注意]：TTL 电路对电源电压要求较严，电源电压V CC 只允许在＋5V ±10％的范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
(a) (b) (c) (d)图2－2 TTL 与非门静态参数测试电路图(2)低电平输入电流I iL 和高电平输入电流I iH 。
I iL 是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
在多级门电路中，I iL 相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望I iL 小些。
数电CMOS逻辑门
THANKS FOR WATCHING
感谢您的观看
稳定性好
CMOS逻辑门的输出电压范围较小，不易受到温度和工艺变化的影响。
CMOS逻辑门的阈值电压也相对稳定，有利于提高数字电路的稳定性。
输入阻抗高
CMOS逻辑门的输入电路采用反相器结构，具有较高的输入阻抗。
高输入阻抗能够减小信号传输过程中的损耗，提高信号的保真度。
03
CMOS逻辑门的应用
在数字电路中的应用
新型CMOS逻辑门的研究
总结词
随着集成电路技术的发展，新 型CMOS逻辑门不断涌现，以
满足新的应用需求。
详细描述
新型CMOS逻辑门通过创新设 计理念和结构，提高性能、降 低功耗和减小尺寸。
总结词
新型CMOS逻辑门包括可重构 逻辑门、自适应逻辑门和神经 网络逻辑门等。
详细描述
这些新型逻辑门具有更高的灵 活性、自适应性和智能化水平 ，为未来集成电路的发展提供
输入级通常由一个或两个反 相器构成，用于实现逻辑非 的功能。
输出级由一个反相器和两个 串联的二极管构成，用于实 现逻辑与的功能。
CMOS逻辑门的制作工艺
CMOS逻辑门采用成熟的半导体制作工艺， 包括外延、光刻、腐蚀、扩散和蒸镀等工艺 。
外延工艺用于生长单晶硅层，光刻工艺用于 在硅片上形成电路图形，腐蚀工艺用于去除 不需要的硅层，扩散工艺用于掺杂不同元素 形成导电区域，蒸镀工艺用于形成金属导线
数电CMOS逻辑门
目 录
• CMOS逻辑门简介 • CMOS逻辑门的特点 • CMOS逻辑门的应用 • CMOS逻辑门的实现 • CMOS逻辑门的发展趋势
01
CMOS逻辑门简介
什么是CMOS逻辑门
数电逻辑门电路
数电逻辑门电路逻辑门电路是数字电路中常见的一种电路结构，用于处理不同的逻辑运算和控制信号。
逻辑门电路通常由不同类型的逻辑门组成，如与门、或门、非门、异或门等。
在这篇文章中，我们将介绍几种常见的逻辑门电路以及它们的应用。
1. 与门电路与门电路是最基本的逻辑门之一，其功能是将两个输入信号进行逻辑与运算，输出结果为如果两个输入信号同时为高电平时输出高电平，否则输出低电平。
与门电路通常用于逻辑运算和控制信号的处理，比如电脑中的逻辑电路、开关控制等。
2. 或门电路或门电路是另一种常见的逻辑门，其功能是将两个输入信号进行逻辑或运算，输出结果为如果任一输入信号为高电平时输出高电平，否则输出低电平。
或门电路也广泛应用于逻辑运算和控制信号处理中，例如电脑中的逻辑电路、开关控制等。
3. 非门电路非门电路是一种单输入单输出的逻辑门，其功能是将输入信号取反输出，即如果输入信号为高电平则输出低电平，如果输入信号为低电平则输出高电平。
非门电路通常用于信号反转、逻辑反相等应用。
4. 异或门电路异或门电路是一种常见的逻辑门，其功能是将两个输入信号进行逻辑异或运算，输出结果为如果两个输入信号不相同则输出高电平，否则输出低电平。
异或门电路在数字电路设计中经常被使用，例如数据的误码检测、加法器电路等。
以上是几种常见的逻辑门电路，下面我们将介绍一个简单的逻辑门电路示例：4位全加器电路。
4位全加器电路是由4个异或门、3个与门和1个或门组成的逻辑电路，用于实现4位二进制数的加法运算。
该电路的原理是将两个4位二进制数相加，得到和输出以及进位输出。
当输入信号为A3-A0、B3-B0时，输出信号为S3-S0代表和值，C代表进位位。
在4位全加器电路中，每个异或门接收两个输入信号A和B，输出一个异或运算结果；每个与门接收三个输入信号A、B和C_in，输出一个与运算结果；一个或门接收四个输入信号S0-S3，输出一个或运算结果。
将这些逻辑门按照接线图正确连接，就可以实现全加器电路的功能。
数电课件ch031逻辑门电路
TP1 A B
TN1 TP1 TN2 TP2
L
TP2
L
00 01
截止 导通 截止 导通 1 截止 导通 导通 截止 0
TN1
TN2
10
导通 截止 截止 导通 0
11
导通 截止 导通 截止 0
N输入的或非门的电路的结构? 输入端增加有什么问题?
或非门
A ≥1
B
L A B
3. 异或门电路
A B
=A⊙B
3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数
L A B A B
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1.CMOS漏极开路门
（1）CMOS漏极开路门的提出 A
输出短接，在一定情况下会产 B 生低阻通路，大电流有可能导
+VDD
+VDD
A
线
与
B
1
0
致器件的损毁，并且无法确定
TN1 TN2
输出是高电平还是低电平。
（2）漏极开路门的结构与逻辑符号
74系列
74LS系列
74AS系列
74ALS
3.射极耦合逻辑门 （ECL）
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
1 vO
vI 1
驱动门 G1
数字逻辑新数电指导书
实验一基本逻辑门电路实验类型：验证性实验按照实验要求，由学生操作，对基本逻辑门电路进行相应测试，验证课堂所学的理论，加深对门电路的理解，掌握基本的实验知识、实验方法和实验技能，并能对实验数据进行处理，撰写规范的实验报告。
一、实验目的1、了解（TTL）与非门各参数的意义；2、掌握（TTL）与非门主要参数的测试方法。
3、加深对（TTL）与非门的逻辑功能的认识；4、学习查阅集成电路器件手册，熟悉与非门的外形和引脚。
二、实验仪器数字电路实验箱三、实验内容及步骤1、测试与门的逻辑功能在实验系统（箱）上找到相应的与门。
按图1.1（a）连接实验线路，把输入端接实验箱的逻辑开关，输出端接LED显示器。
按表1.2.2 输入A、B的信号0或1（逻辑开关高电平时为1，逻辑开关低电平时为0），观察输出结果（看LED显示器，如果灯亮为1，灯灭为0）填入表1.1 中。
图1.1 与门、或门实验接线图2、测试或门的逻辑功能在实验系统（箱）上找到相应的或门。
按图1.2.4 (b) 连接实验线路，把输入端接实验箱的逻辑开关，输出端接LED显示器。
按表1.2.2 输入A、B的信号0或1（逻辑开关高电平时为1，逻辑开关低电平时为0），观察输出结果（看LED 显示器，如果灯亮为1，灯灭为0）填入表1.1 中。
3、测非门的逻辑功能在实验系统（箱）上找到相应的非门。
按图1.2（a）连接实验线路，把输入端接实验箱的逻辑开关，输出端接LED显示器。
按表1.2 输入A的信号0或1（逻辑开关高电平时为1，逻辑开关低电平时为0），观察输出结果（看LED显示器，如果灯亮为1，灯灭为0）填入表1.2.3中。
4、测二输入与非门的逻辑功能在实验系统（箱）上找到相应的二输入与非门。
按图1.2.5（b）连接实验线路，把输入端接实验箱的逻辑开关，输出端接LED显示器。
按表1.2.3 输入A、B的信号0或1（逻辑开关高电平时为1，逻辑开关低电平时为0），观察输出结果（看LED显示器，如果灯亮为1，灯灭为0）填入表1.2.3 中。
数电教材
3.1.3 晶体三极管的开关特性
1. 晶体三极管的工作状态 截止状态： 集电结反向偏置，发射结反向偏置； 放大状态： 集电结反向偏置，发射结正向偏置； 饱和状态： 集电结正向偏置，发射结正向偏置； 反向运用： 集电结正向偏置，发射结反向偏置。
（2-7）
VCC RC RB ui b
iC/ mA 饱 和 区 uo 80μ A 60μ A 放 大 区 40μ A 20μ A
2 10 I拉 NH 40 6 I IH 50 10
3
例3 在图示电路中，由三极管构成一接口电路,要求接口电路输 出高电平UOH>3.6V,输出低电平UOL<0. 3 V 。已知CMOS与非门
输出高电平UOH>4.7V,拉电流负载IOH <0.15mA,输出低电平UOL<0.
（2-28）
IRC=ICS– I灌 = 8– 4.2=3.8 mA
解： (3) IC=IRC+I灌=(5–0.3)/2+4.2=6.55mA
I C 6.55 b 65.5 IB 0.1
(4) ICS=bIB=300.1=3mA IRC=ICS– I灌 = 3– 4.2=–1.2 mA 电路不能正常工作
0
IC
0 VO
0
ton
toff
（2-13）
3.2 基本逻辑门电路
3.2.1 二极管与门电路及或门电路
VCC +5V
R A
B
2.8kΩ
D1
D2 D3
C
A B C
&
F
(a)
(b)
二极管与门电路及逻辑符号
（2-14）
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
数电逻辑门电路
数电逻辑门电路
逻辑门电路是数字电路中最基本的组成部分，它执行基本的逻辑运算，如 AND、OR、NOT 等。
常见的逻辑门
•AND 门：只有当所有输入都为高电平时，输出才为高电平。
•OR 门：只要有一个输入为高电平时，输出就为高电平。
•NOT 门：当输入为高电平时，输出为低电平，反之亦然。
•NAND 门：与 AND 门相同，但输出取反。
•NOR 门：与 OR 门相同，但输出取反。
•XOR 门：只有当输入不同时，输出才为高电平。
•XNOR 门：只有当输入相同时，输出才为高电平。
逻辑门符号
每个逻辑门都有一个标准符号，用于表示其功能和输入/输出关系。
逻辑门特性
•逻辑电平：逻辑门通常使用高电平和低电平表示二进制信号。
•传递延迟：逻辑门之间有延迟时间，称为传递延迟。
•扇出：逻辑门可以驱动多个其他逻辑门，其数量称为扇出。
•功耗：逻辑门消耗功率，这取决于其尺寸、类型和开关频率。
逻辑门应用
逻辑门电路用于各种数字系统中，包括：
•计算机
•智能手机
•数字仪表
•控制系统
•数据通信
逻辑门实现
逻辑门电路可以通过以下方式实现：
•分立器件：使用晶体管、电阻器和二极管等分立器件构建。
•集成电路（IC）：将多个逻辑门集成到一个单一的 IC 芯片中。
•现场可编程门阵列（FPGA）：提供可编程逻辑，允许用户配置自定义逻辑门电路。
数字逻辑实验 门电路组合逻辑设计
VCC
&
：
&
GND
1 23 45 6 7
图1-1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出 端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
逻辑表达式为： Y=ABCD
2.与非门的逻辑功能测试 1）逻辑电路及74LS20芯片逻辑功能测试的连接方法如图1-3所示。
一、实验目的
1、掌握中规模集成芯片数据选择器和译码器的逻辑功能和使 用方法
2、熟悉组合功能器件的应用
二、实验原理
1、数据选择器 数据选择器又叫多路选择器或多路开关，它是多输入，单输
出的组合逻辑电路。由地址码控制器多个数据通道。实现单 个通道数据输出，还可以实现数据传输与并串转换等多种功 能。 它基本是由三部分组成：数据选择控制（或称地址输入）、 数据输入电路和数据输出电路，它的种类多样有原码形式输 出、反码形式输出，现以74LS153为例进行应用设计。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110 11111111 11111111
SY70
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
YS1357026432
E
1
0
A B F1 F2
F2 = ABE = ABE
南北 东西 3、电路图：
╳╳ 0 0 A 0010
B
&
&&
& F1
0 0 1 0 1 E
数电第二章 门电路
ROFF ＝0，电压UAK ＝0.
2.1.2 二极管的开关特性
二极管符号：
阳极
＋ uD －
阴极
伏安特性曲线：
Ui<0.5V时， 二极管截止， iD=0
UBR
0
iD(mA)
IF
0.5 0.7
uD(V)
伏安特性 Ui>0.7V时， 二极管导通
关门电阻Roff=0.7kΩ
以上分析说明： 悬空的输入端相当于接高电平。为了 防止干扰，一般将悬空的输入端接高电平。
TTL与非门在使用时多余输入端处理：
1. 若悬空，UI=“1”。 2. 接+5V。 3. 输入端并联使用。
讨论：TTL与门、或门、或非门 多余输入端如何处理
四、输入伏安特性——
反映输入电流iI和输入电压uI关系的曲线 1. 输入低电平，即uI＝0V时
逻辑符号：
B
Y
二、二极管或门
A D1
Y
B D2
-12V
uA
uB
uY
0V 0V -0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
uA
uB
uY
AB
Y
0V 0V -0.3V 0 0
0
0V 3V 2.7V
01
1
3V 0V 2.7V 1 0
1
3V 3V 2.7V 1 1
1
逻辑式：Y=A+B
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uO =0.3V Y
数字电路逻辑符号大全
4、异或逻辑运算（半加运算）
异或运算通常用符号"⊕"表示，其运算规则为：
0⊕0=0 0同0异或，结果为0
0⊕1=1 0同1异或，结果为1
1⊕0=1 1同0异或，结果为1
1⊕1=0 1同1异或，结果为0
即两个逻辑变量相异，输出才为1相同输出为零,只有完全相同的两个字节抑或才会全为零,表示校验正确。
数字电路逻辑符号大全与门与非门或非门与或非门数字电路逻辑符号大全4异或逻辑运算半加运算异或运算通常用符号表示其运算规则为
标签：逻辑门符号
逻辑门符号
《逻辑门电路符号图》
逻辑门电路符号图包括与门，或门，非门，同或门，异或门，还有这些门电路的逻辑表达式，
1．与逻辑
（1）与逻辑：当决定某一事件的所有条件都具备时，该事件才会发生。
OC与非门三态与非门
（外接集电极电C="1"， ＝0，
阻后 ）C="0"，高阻 ＝1，高阻
C=1，Y=A ＝0，Y=A
C=0，Y高阻 ＝1，Y高阻
C=1， ＝0，
C=0，Y高阻 ＝1，Y高阻
系统分类:消费电子|用户分类:专业术语解释|来源:转贴|【推荐给朋友】|【添加到收藏夹】
该用户于2009/2/17 16:14:05编辑过该文章
（2）真值表：符号0和1分别表示低电平和高电平，将输入变量可能的取值组合状态及其对应的输出状态列成的表格。
表11.2与门真值表
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
三态门逻辑符号如下：
EN＝1， ＝0，
EN＝0，Y为高阻状态 ＝1与非门非门（反相器）
数电实验考试题
04
实验四：数模转换与模数转 换
实验目的
掌握数模转换器（DAC）和模数转换 器（ADC）的工作原理。
学会使用数模转换器和模数转换器进 行信号的转换。
了解数模转换器和模数转换器在现实 生活中的应用。
实验设备
DAC芯片（如： DAC0832）
信号发生器
ADC芯片（如： ADC0809）
示波器
实验步骤
数模转换器（DAC）实验步骤 1. 将DAC芯片连接到电脑，通过软件设置需要转换的数字信号。
2. 将数字信号通过DAC芯片转换为模拟信号。
实验步骤
01
02
03
3. 使用示波器观察DAC 输出的模拟信号波形，
并记录下来。
4. 分析DAC输出的模拟 信号，并与原始数字信 号进行比较，评估转换
精度。
模数转换器（ADC）实验 步骤
实验设备
数字逻辑电路实验箱
逻辑门电路（与门、或门、 非门）
02
01 03
信号源
示波器
04
05
实验导线若干
实验步骤
实验前准备
检查实验设备是否齐全，确保实验 环境安全。
搭建电路
根据实验要求，选择合适的逻辑门 电路，使用实验导线连接信号源和 示波器。
测试与门
设置信号源产生一组高低电平信号 ，通过与门电路，观察示波器显示 的输出信号，记录结果。
实验步骤
步骤二：设计电路
根据逻辑功能，选择合适的逻辑门电路（如AND、 OR、NOT等）。
使用逻辑门电路构建电路图，实现所需的逻辑功 能。
实验步骤
01
注意合理安排门电路的连接方式，尽量减少使用的门电路数量。
02
步骤三：搭建与测试
数电 第1章 数字逻辑电路基础
关系。
A
或逻辑真值表
AB
F=A+ B
E
B
F
或逻辑电路
00
0
01
1
10
1
11
1
A
≥1
B
或门逻辑符号
F=A+B
或门的逻辑功能概括为: 1) 有“1”出“1”; 2) 全“0” 出“0”.
3. 非逻辑运算 定义:假定事件F成立与否同条件A的具备与否有关,
若A具备,则F不成立;若A不具备,则F成立.F和A之间的这 种因果关系称为“非”逻辑关系.
才成立；如果有一个或一个以上条件不具备，则这件事就 不成立。这样的因果关系称为“与”逻辑关系。
AB
E
F
与逻辑电路
与逻辑电路状态表
开关A状态 开关 B状态 灯F状态
断
断
灭
断
合
灭
合
断
灭
合
合
亮
若将开关断开和灯的熄灭状态用逻辑量“0”表示;将开关 合上和灯亮的状态用逻辑量“1”表示,则上述状态表可表 示为:
73.5
0111 0011 . 0101
故 (73.5)10 =(01110011.0101)8421BCD码
2. 格雷码(Gray码)
格雷码为无权码,特点为：相邻两个代码之间仅有一位 不同,其余各位均相同.
格雷码和四位二进制码之间的关系:
设四位二进制码为B3B2B1B0,格雷码为R3R2R1R0,
George Boole在1847年提出的，逻辑代数也称布尔代数.
1.3.1 基本逻辑运算
在逻辑代数中,变量常用字母A,B,C,……Y,Z, a,b, c,……x.y.z等表示，变量的取值只能是“0”或“1”.
数电逻辑门电路实验报告doc
数电逻辑门电路实验报告篇一：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。
1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。
1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1异或门可通过Ai ?Bi?AB?AB,即一个与非门；（74LS00），一个与或非门（74LS55）来实现。
Ci = Ai Bi +(Ai?Bi)C再取非，即一个非门（i-1?Ai Bi +(Ai?Bi)Ci-1，通过一个与或非门Ai Bi +(Ai?Bi)Ci-1，用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重点： 1.掌握TTL门电路、MOS门电路的特点； 2.学会分析TTL门电路、MOS门电路的逻辑功能； 3.掌握基本门电路的逻辑功能、逻辑符号、真值表
和逻辑表达式 。
§3.0 二极管特性及其组成的门电路
数字电路中常用的半导体器件有：二极管、三极管、 场效应管等。这些器件在数字电路中只有两种工作状态：开 通(导通)、关断(截止)，即开关作用。
G
B 衬底
d iD
uG
s R
S
源极
RD
+uDD
栅极G与D、B、S是绝缘的。栅极电流ig≈0 (3)分析方法
分析方法与N沟道增强型相同，只不过须将所有的电 压电流方向、大于小于号方向反过来。(P沟道管UT<0) uGS>UT (如:uG＝uDD → uGS ＝0 >UT ) : 截止， iD＝0 uGS 足够小(如: uG＝0 →uGS ＝-uDD) : 导通,uDS≈0 （1-19）
V0DDDD B V0VDDDD
VDD
TP2 L
TN2 V0DD
TN1
(2)图形符号
A＆ L
B
(3) 逻辑关系
ABL
001 011 101 110
（1-28）
2．CMOS或非门 (1)电路
VDD
BV0DDDD AV0VDDDD
TP1 TP2
LVD0D
TN2 TN1
(2)图形符号
A ≥1 L
B
(3) 逻辑关系
R
(2)当二极管上加反向电压时
I'
R'D ≈∞ , I'≈0, U'D≈E
R D+
这时二极管相当于一个： 断开的开关——称D为截止。
E
U'D R'D -
二极管具有 —— 单向导电性
（1-3）
二. 二极管门电路(DDL门电路) (2)图形符号
1. 二极管与门 (1)电路
A
＆
B
L
输入信号
输入信号 D1
A＆ L
B
(3) 逻辑关系
ABL 001 011 101 110
（1-39）
3．NMOS 或非门 (1)电路及工作原理
(2)图形符号
+UDD
A ≥1 L
B
T3
L L=A+B (3) 逻辑关系
“10”
T1
T2
A
B
有全“10”
T1 T2的导通电阻<< T3的导通电阻
ABL 001 010 100 110
—— 简称MOSFET。
1. 增强型绝缘栅场效应管——N沟道管
(1) 符号
D
漏极
栅极 (2)基本接法
d + iD RD
G
B
S
衬底 源极
g
uDS
+ uG
ig s -
-
+
uDD -
∵在出厂时栅极G与 D、B、S是绝缘的
∴栅极电流ig≈0
（1-15）
d + iD
g
uDS
+ uG
ig s -
-
RD
+
uDD -
G
+uDD d RD
0V s
衬底 B
S
源极
∵栅极G与D、B、S 是绝缘的
∴栅极电流ig≈0
（1-21）
(3) N沟道耗尽型管的工作状态及其判断方法
[1]截止状态
条件:uGS＜UP (夹断电压,<0的固定值) 如:uGS＝-uDD时 特点： iD＝0
+uDD
RD
d
iD +
这时场效应管D 、S端相当于:
(3) 逻辑关系
EN A L
1 00 1 11 0 0∞ 0 1∞
（1-32）
△
2 .其它种类的三态门 (1)三态非门
低电平有效的三态非门
A1 L
EN
EN A L 001 010 10∞ 11∞
当EN=0时，为正常的非门 当EN=1时，输出为高阻状态
高电平有效的三态非门
A1 L
EN
EN A L 101 110 00∞ 01∞ 当EN=1时，为正常的非门 当EN=0时，输出为高阻状态
ABL
0V 3V 0.7V 高低电平用
1、0等效
3V 0V 0.7V
000 010 100
3V V 3.7V
111
(5)逻辑代数式：L=A·B
有0出0，全1出1
（1-6）
2. 二极管或门 (1)电路
A D1
30BV D2 03V
L －2220..3.337VVV
-12V
(4)逻辑代数式：L=A+B
L “01”
T1
(3) 逻辑关系
AL 01 10
设计上使两管均导通时： T1的导通电阻<< T2的导通电阻 T1的导通管压降<< T2的导通管压降
（1-38）
2．NMOS 与非门 (1)电路及工作原理
(2)图形符号
+UDD
B 有全“10”
A
T3
L L=A B
T2 “10”
T1
T1 T2的导通电阻<< T3的导通电阻
ABL
001 010 100 110
（1-29）
3．CMOS异或门 (1)电路
A
V0DDDD
V0VDDDD
X
B
(2)图形符号
VDD
A ＝1
L
B
L
(3) 逻辑关系
V00DD
ABL
000
011 101 110
（1-30）
四、CMOS漏极开路(OD)与非门
1． OD与非门电路
2、图形符号
VDD RP
外接公共 上拉电阻
一、半导体二极管
1、图形符号
D
阳极
阴极
（1-2）
2、二极管的开关特性
I
(1)当二极管上加正向电压时
若E ＞ 0.7V(硅管)、 0.3V(锗管)： E
R
+ D UD
RD -
RD ≈0 0.7V(硅管)
UD =
≈0 0.3V(锗管)
相当于短接,
这时二极管相当于一个接通的开关。
称D为导通
I E UD
iD∝uGS 若uGS恒定, 则iD恒定 ——恒流源特点 这时场效应管D 、S端相当于: 一个受电压控制的恒流源
+uDD
RD
d
iD +
g
uDS
uG ig s -
（1-23）
4.耗尽型绝缘栅场效应管——P沟道管 (2)基本接法
(1)符号
D 漏极
栅极
RD d
-uDD
iD +
有时
-uDD d
R
G
B 衬底
（1-24）
例2 判断下面MOS管的工作状态。
+5V R d
+5V R d
g
0V 截止
g
0V 导通
-5V s
0V s
g +5V
-5V R d 0V 截止
s
g 0V
-5V R d
0V 导通 s
（1-25）
二、CMOS反相器(非门)
CMOS电路——由N沟道与P沟道管
组成的互补电路
1、电路
VDD TP
场效应管是一种电压控制器件(uGS~ iD)，工作时基 本上不需要信号源提供电流，所以它能耗小，且温度
稳定性好。
FET分类:
绝缘栅场效应管
增强型 耗尽型
N沟道√ P沟道 √ N沟道√
结型场效应管 N沟道
P沟道√
P沟道
（1-14）
●绝缘栅场效应管(Metal Oxide Semiconductor FET)
L A
B
A＆ L
B
3、逻辑关系
ABL
001 011 101 110
（1-31）
五、三态输出门电路(TSL)
1.三态输出门
(2)图形符号
(1)电路 A
VDD
＆
A1 L
△
TP
EN
L
EN
(控制端)
1
≥1
TN
当EN=1时, 为正常的传输门, 输出 L＝A
当EN=0时，输出为高阻状态。所以， 这是一个低电平有效的三态门。
(2)图形符号
A
≥1
B
L
(3)真值表
ABL
000 011 101 111
有1出1，全0出0 （1-7）
三、逻辑电路的性能指标
衡量逻辑电路优劣的指标如下
1、输入输出电平 ——表示输入、输出电压值的大小 高电平——＞2V，用1表示 低电平——＜1V，用0表示
不同厂家、不同系列的所对应的高低电平有所不同。 如P70表3.1.2所示。 2、噪声容限 ——表示门电路的抗干扰能力。噪声容限越大，抗干扰 能力越强。
（1-33）
△
(2)三态“与非”门
高电平有效的三态与非门
A& L B▽
EN
低电平有效的三态与非门
A& L B▽
EN
EN＝1 L AB
EN＝0 输出高阻
EN＝0 EN＝1
L AB
输出高阻
（1-34）
六、 CMOS传输门
1.电路
—C
TP
2.图形符号
C
vi/vo
+5V 0V
vo/vi
vi/vo