直接数字频率合成知识点汇总(原理_组成_优缺点_实现)

直接数字频率合成器(DDS)原理分析

直接数字频率合成器（DDS）原理分析直接数字频率合成器DDS（Direct Digital Frequncy Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。

其组成包括相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器（LPF），原理框图如图1所示。

以正弦波形合成为例，DDS合成频率的具体流程描述如下。

相位累加器由N位加法器与N位寄存器级联组成。

在时钟脉冲fc控制下，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。

寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；使加法器在下一时钟作用下继续与频率控制字进行相加。

这样相位累加器在时钟的作用下，进行相位的累加。

当相位累加器累加满时就会产生溢出，完成一个周期的动作。

通过改变相位控制字P可以控制输出信号的相位参数。

令相位加法器的字长为N，当相位控制字由0跃变到不为零的P时，波形存储器（ROM）的输入为相位累加器的输出与相位控制字P之和，所以输出的幅度编码相位增加。

波形的改变是通过改变W波形控制字实现的。

由于ROM中不同波形分块存储，所以当W改变时，ROM输入端为相移后的地址与W之和。

经过K、P、W设置后的相位累加器输出的数据作为ROM的取样地址，进行波形的相位—幅值转换，即可在给定时间上确定输出波形的抽样幅值。

N位的寻址ROM相当于把0o～360o的正弦波信号离散成具有2N个样值的序列，若波形ROM有D位数据位，则2N个取样点的幅值以D位二进制数值固化于ROM 中，按照地址的不同可以输出相应相位的正弦信号幅值。

幅度控制字能够控制ROM输出的正弦信号幅值的变化，乘法器（除法器）在DDS电路中相单于将每一个幅值量化值增大（缩小）了A倍。

由上面分析可以看出，DDS输出方程可表示为，f0为输出频率，fc为时钟频率。

当K=1时，DDS输出最低频率（即频率分辨率）为，而DDS的最大输出频率由Nyquist采样定理决定，即fc/2，也就是说K的理论最大值为2N-1。

第二章直接频率合成技术

ωm, n称为组合频率；m和n的绝对值称为组合
频率分量的阶。
成都信息工程学院电子工程学院
频率合成技术
第四章单端口网络和多端口网络
37
若频率合成器通过混频器取差频输出，即ωout=ω1-ω2，也就是m=1， n=-1，那么 m和n的其他取值均为干扰频率，高阶的干扰频率的信号很弱，但是低阶的干扰频率信号必须要加以考虑。
成都信息工程学院电子工程学院
频率合成技术
第四章单端口网络和多端口网络
5
f n −1 + f n +
( Δf 0−9 )n−1 ( Δf 0−9 )n
10
n−2
+
10n −1
成都信息工程学院电子工程学院
频率合成技术
第四章单端口网络和多端口网络
6
由n个石英晶体振荡器和混频器以及滤波器构成，每一个石英晶体振荡器的输出频率为
第四章单端口网络和多端口网络
10
若设置(Δf0) 1=(Δf0)2=(Δf0)3=0 MHz，则最小输出频率为
(Δf 0 ) 2 (Δf 0 )3 f out = f1 + f 2 + f 3 + (Δf 0 )1 + + 2 10 10 = 47.0 + 6.0 + 5.0 ＝58.0 MHz
成都信息工程学院电子工程学院
频率合成技术
第四章单端口网络和多端口网络
11
若设置(Δf9) 1=(Δf9) 2=(Δf9)3=0.9 MHz，则最大输出频率为
(Δf 9 ) 2 (Δf 9 )3 f out = f1 + f 2 + f 3 + (Δf 9 )1 + + 2 10 10 = 47.9 + 6.09 + 5.009 ＝58.999 MHz

DDS原理

通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为
f min
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有
f 0 max
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。
AD9830
芯片特性 +5V电压供电 50MHz频率片内正弦查询表片内10位数模转换器并行数据接口掉电功能选择 250mW功耗 48引脚薄方扁封装（TQFP）
DDS的信号质量分析
取样系统信号的频谱
镜像频率分量为－60dB，而其他各种杂散分量分布在很宽的频带上，其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量，谐波分量和带外杂散分量。第一个镜像频率分量最靠近信号频率，且幅度最大，实际应用时，应尽量提高采样时钟频率，使该分量远离低通滤波器的带宽,以减少低通滤波器的制作难度。
DDS的信号质量分析
DDS信号源的性能指标： 1, 频率稳定度，等同于其时鈡信号的稳定度。 2, 频率的值的精度，决定于DDS的相位分辨率。即由DDS的相位累加器的字宽和ROM函数表决定。本题要求频率按10Hz步进，频率值的误差应远小于10Hz。DDS可达到很高的频率分辨率。 3, 失真与杂波：可用输出频率的正弦波能量与其他各种频率成分的比值来描述。失真与杂波的成分可分为以下几个部分： ⑴，采样信号的镜像频率分量。DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的模拟波形的，当时钟频率为，输出正弦波的频率为时，存在着以采样频率为折叠频率的一系列镜像频率分量，这些镜像频率值为n±它们的幅度沿Sin(x)/x包络滚降。其输出信号的频谱如图6。19所示。 ⑵ D/A的字宽决定了它的分辨率，它所决定的杂散噪声分量，满量程时，对信号的信噪比影响可表示为 S/D+N =6.02B+1.76 dB 其中B为D/A的字宽，对于10位的D/A，信噪比可达到60dB以上。增加D/A的位数，可以减少波形的幅值离散噪声。另外，采用过采样技术，即大幅度增加每个周期中的样点数（提高时钟频率），也可以降低该类噪声。过采样方法使量化噪声的能量分散到更宽的频带，因而提高了信号频带内的信噪比。 ⑶ 相位累加器截断造成的杂波。这是由正弦波的ROM表样点数有限而造成的。通过提高时钟频率或采用插值的方法增加每个周期中的点数（过采样），可以减少这些杂波分量。 ⑷ D/A转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。这些杂波分量的幅度较小。 ⑸，其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。 D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是，无法滤去落在低通带内的杂散分量。

直接数字频率合成的优缺点

直接数字频率合成的优缺点直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种通过数字信号处理技术生成高频信号的方法。

DDFS 可以用于各种应用，包括实验室测试、通讯和雷达系统等。

本文将讨论 DDFS 的优缺点。

优点稳定性DDFS 系统中只能从数字源获得频率，所以频率精度非常高。

DDFS 的准确性可以通过采用高质量的晶体振荡器和时钟同步技术来进一步提高。

此外，由于数字元件的稳定性，DDFS 的频率是非常稳定的。

灵活性DDFS 提供了比传统频率合成器更高的灵活性。

传统频率合成器需要使用不同的电路元件来生成不同的频率。

而 DDFS 只需要更改一个寄存器的值就可以改变输出的频率。

这使得 DDFS 可以快速地切换到所需的频率。

精度DDFS 提供比传统频率合成器更高的频率精度。

通过使用高质量的时钟和数字信号处理技术，DDFS 可以实现更准确的频率合成。

这对于许多应用非常重要，特别是在需要极高精度的测量中。

缺点失真DDFS 的一个主要问题是可能造成频率和幅度失真。

失真主要由于 DDS 中非线性项的存在，所以如果 DDS 的输入信号过大或一些不必要的转换发生，则可能会引起失真。

算法复杂性DDFS 的另一个缺点是算法的复杂性。

DDS需要执行许多乘法，幅度控制和相位控制等方面的处理。

算法处理需要大量的计算资源和存储器，并且在高频率合成模式下需要很高的速度。

噪声DDFS 可能会产生高质量的频率，但其输出信号中可能会存在一些噪声。

这是因为数字钳位器是离散的，在连续函数之间插入折线。

这种折线可能会导致噪声。

结论总体而言，DDFS 是非常有用的高精度频率合成技术。

它提供比传统模拟技术更高的稳定性、精度和灵活性。

然而，如此高度的精细度和稳定性需要更多的计算资源和存储器，并且需要处理单元更加复杂。

此外，当噪声存在时，可能需要额外的滤波和缓冲来获得可接受的输出信号质量。

传统的频率合成器与 DDFS 之间相互竞争，这取决于应用程序和准确度要求。

直接数字频率合成器原理

直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。

它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。

本文将介绍DDFS的工作原理及其在实际应用中的重要性。

一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。

相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。

查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。

最后，通过数模转换器将数字信号转换为模拟信号输出。

具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。

频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。

2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。

相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。

相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。

3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。

4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。

通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。

二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。

1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。

通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。

一文看懂频率合成原理与特点

一文看懂频率合成原理与特点频率合成（Frequeney Synthesis）是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。

本文主要介绍频率合成原理与特点，首先介绍了频率合成的分类，其次介绍了频率合成的特点，最后我们以直接数字频率合成来介绍原理，具体的跟随小编一起来了解一下。

频率合成的分类1、直接频率合成用混频器、倍频器和分频器实现频率间的加、减、乘、除来产生新频率，并靠滤波器选择使信号纯净。

图1是直接合成式频率合成器的原理图，用插入除10的分频器来获得十进位。

当开关S1、S2都在1位时，频率合成器输出频率为频率合成当开关S1、S2都在10位时，频率合成器输出频率为由此可知，频率合成器的输出频段为0～9.9fr。

fR是参考源频率，n1、n2、m根据电路实现的可能和有利情况来选择。

直接合成的分辨率高，转换时间短，频段宽，相位噪声小，但设备大而且复杂，成本高。

全数字化的直接合成利用计算机技术，其分辨率高，转换速度可小到1纳秒，但最高频率仅为参考源频率的四分之一，而且还与所采用器件的转换速度有关。

2、间接频率合成用锁相环迫使压控振荡器（VCO）的频率锁定在高稳定的参考频率上，从而获得多个稳定频率，故又称锁相式频率合成。

图2是数字锁相式频率合成器的基本形式，它由压控振荡器、鉴相器、可变分频器和环路滤波器组成。

压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。

当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上。

锁定条件为因得从上式可以看出，改变可变分频器的分频比n，便可改变频率合成器的输出频率。

在实用中为了提高分辨率，间接式频率合成器常采用多个锁相环的形式。

间接频率合成器的体积小、成。

直接数字频率合成芯片-概述说明以及解释

直接数字频率合成芯片-概述说明以及解释1.引言1.1 概述在概述部分，我们将介绍直接数字频率合成芯片的基本概念和作用。

直接数字频率合成芯片（Direct Digital Frequency Synthesizer，DDS）是一种用于产生不同频率信号的集成电路。

基于数字信号处理技术，DDS 芯片可以精确地生成各种频率和相位的信号。

相较于传统的模拟频率合成方法，DDS芯片具有更高的稳定性、精度和灵活性。

DDS芯片的工作原理基于数学算法和数字信号处理技术。

通过将数字信息转换为模拟信号输出，DDS芯片可以产生具有精确频率和相位的信号波形。

其核心部件包括相位积累器、数字控制振荡器和数模转换器。

相位积累器负责积累相位信息，数字控制振荡器则通过控制相位积累器的速率来实现不同频率信号的生成。

最后，数模转换器将数字信号转换为模拟信号输出。

直接数字频率合成芯片具有广泛的应用领域。

在通信系统中，DDS芯片被广泛应用于频率合成器、频率调制器、信号发生器等设备中。

其高精度和频率可调性使其成为无线通信、雷达、医学成像以及科学研究等领域的重要组成部分。

此外，DDS芯片还可以用于频率跟踪和频率锁定的系统中，提供更好的稳定性和精度。

总而言之，直接数字频率合成芯片通过数字信号处理技术实现高稳定性、精确性和灵活性的频率合成。

它在通信系统、科学研究和医学成像等领域具有广泛的应用前景。

随着科技的不断进步，我们可以期待直接数字频率合成芯片在未来的发展中发挥更重要的作用。

1.2 文章结构本文的结构主要分为引言、正文和结论三个部分。

在引言部分，我们将概述直接数字频率合成芯片，解释其基本原理和应用领域，并阐述本文的目的。

接着，在正文部分，首先我们将详细介绍直接数字频率合成芯片的原理，包括其工作原理、数字信号处理流程以及关键技术。

其次，我们将探讨直接数字频率合成芯片的应用领域，包括通信、雷达、电子音乐等方面，并论述其在各个领域中的优势和局限性。

最后，在结论部分，我们将总结直接数字频率合成芯片的优势，包括其高精度、灵活性强以及节省硬件开销等方面，并展望其未来的发展方向，包括对数字信号处理算法的优化、功耗降低以及更广泛的应用领域等方面的潜力。

直接数字频率合成器(DDS)总结

直接数字频率合成器（直接数字频率合成器（DDS DDS DDS）总结）总结知识收集2008-07-2113:45:46阅读128评论0字号：大中小订阅直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率，由这些基准频率产生一系列的谐波，这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度；然后，从这一系列的谐波中取出两个或两个以上的频率进行组合，得出这些频率的和或差，经过适当方式处理（如经过滤波）后，获得所需要的频率。

DDS 是直接数字式频率合成器（Direct Digital Synthesizer ）的英文缩写。

直接数字式频率合成器（DDS ）是从相位概念出发直接合成所需波形的一种新的频率合成技术，由相位累加器、波形ROM 、D/A 转换器和低通滤波器构成。

时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM 的数据位字长和D/A 转换器位数。

结构框图如图2-1所示。

先分部分介绍其结构，后面会讲到总体原理。

相位增量（Phase Increment ）M ，也称为频率控制字，单纯的无单位（不代表弧度或者角度）无符号数。

相位累加器（Phase Accumulator ）由一个无符号数的加法器和一个寄存器构成，一个时钟周期完成一次加法运算。

量化器（Quantizer ）完成很简单的功能。

将较高精度，较大位宽的输入，丢弃低比特位，得到较低精度，较小位宽的输出，直接用作后面查找表的地址。

正余弦查找表（Sine/Cosine Lookup Table）存放正余弦数值。

DDS的工作原理：DDS的基本原理是利用采样定理，通过查表法产生波形[2]。

由于，（2-1）其中Δθ为一个采样间隔ΔT之间的相位增量，采样周期，即：（2-2）控制Δθ就可以控制不同的频率输出。

Δθ是由频率控制字M控制的，即：（2-3）所以改变M就可以得到不同的输出频率。

直接数字式频率合成器DDS

直接数字式频率合成器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字来分频系统时钟（SYSTEM CLOCK）以产生所需要的频率。

DDS 有两个突出的特点，一方面，DD S工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit 或者更高），频率分辨率高。

DDS工作原理Error! Reference source not found. 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，数模转换器（DAC）。

图1，DDS的结构相位累加器一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。

DDS 正是利用了这一特点来产生正弦信号。

如图2，根据DDS 的频率控制字的位数N，把360°平均分成了2的N次等份。

图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。

每次转动一个角度360°/2N，则可以产生一个频率为Fc/2N 的正弦波的相位递增量。

那么只要选择恰当的频率控制字M，使得Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N,相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。

比如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以二进制的形式被送入DAC。

这个相位到幅度的转换是通过查表完成的。

DAC 输出代表幅度的二进制数字信号被送入DAC 中，并转换成为模拟信号输出。

注意DAC 的位数并不影响输出频率的分辨率。

输出频率的分辨率是由频率控制字的位数决定的。

直接数字式频率合成技术（DDS）是一种先进的全数字频率合成技术，它具有多种数字式调制能力（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电子战等领域获得了广泛的应用。

直接数字频率合成技术DDS

幅
位
度
码
码
数模变换器 DAC
时钟
低通滤波器 LPF 输出
图3-11 相位/幅度变换装置
假设DAC的输入幅度码是四位，则它的输出幅度与输入幅度码之间的关系是按线性变化的，如表3-1所示。
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111
表 3-1
十进制幅度二进制幅度码
0.1875
0 +1.1875
续表 3 - 4
8 1000 17π/16 -0.1951 0011 0.1875 1 9 1001 19π/16 - 0.5556 1001 0.5625 1 10 1010 21π/16 - 0.8316 1101 0.8125 1 11 1011 23π/16 -0.9808 1111 0.9375 1 12 1100 25π/16 -0.9808 1111 0.9375 1 13 1101 27π/16 -0.8316 1101 0.8125 1 14 1110 29π/16 -0.5556 1001 0.5625 1 15 1111 31π/16 -0.1951 0011 0.8175 1
② 将模2π的累加相位变换成相应的正弦函数值的幅度，这里幅度可先用代码表示，这可以用一只读存储器ROM来存储一个正弦函数表的幅值代码；
③ 用幅度代码变换成模拟电压，这可由数模变换器 DAC来完成；
④ 相位累加器输出的累加相位在两次采样的间隔时间内是保持的，最终从DAC输出的电压是经保持的阶梯波。
2. 相位与幅度的变换
累加器输出的相位码，需先经过一个相位码/幅度码变换装置之后，再经数/模变换生成阶梯波，最后通过低通滤波器才能得到所需的模拟电压。

直接数字频率合成的优缺点

直接数字频率合成的优缺点什么是直接数字频率合成？直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种基于数字信号处理技术的频率合成方法。

它通过数字信号产生器（Digital Signal Generator，DSG）的输出，实现对任何频率和任何波形的生成。

DDFS的原理是将相位累计器作为计数器，将其输出作为一个带宽窄的方波信号，再通过低通滤波器将其转换为连续的正弦波信号，以实现目标波形的合成。

直接数字频率合成的优点精度高DDFS是一种准确的频率合成方法。

因为它是以数字信号的方式输出波形，消除了模拟电路中产生的误差和漂移。

另外，DDFS在频率和相位的控制上，具有高精度的输出能力，提高了合成波形的质量和准确性。

范围广DDFS的输出范围非常广，它可以产生任何频率的波形信号。

而且不同于模拟频率合成器，DDFS的频率可由外部控制，输出频率可以实现广范围内的变化调节。

这种灵活性帮助工程师在频率范围需要变化的应用中，更轻松地调节输出信号。

稳定性好DDFS是一种基于数字信号的频率合成方法，它的信号源压缩了使用模拟电路时容易出现的波动、漂移等不稳定性，所以它具有较高的稳定性。

在多种温度和电压变化的应用中，DDFS可以提供相同的性能，这意味着在设计过程中不需要太多的环境测试与调试。

直接数字频率合成的缺点抗干扰能力差DDFS在抗干扰方面相对较差。

接收到使相位累计器发生错误计数的干扰信号，会导致输出波形的失真或异常。

这可能限制DDS的应用范围，特别是在高强度干扰环境下的应用中，DDFS可能会出现输出失真现象。

噪声高DDFS在合成信号时，会引入噪声，特别是在比较低的频率下噪声会非常明显。

噪声来自于相位计数器的数字量化以及DDS输出的工作频率和时钟相互种衍生的问题，对某些高精度应用造成质量上的影响。

售价较高相比于模拟信号发生器和频率合成器而言，DDFS的售价更高。

其内含的高精度时钟与数字量化模块、COSS/FOSS转换器以及快速控制电路等，使其在调制精度、计算速度、同时售价等方面相对更高。

DDS1直接数字频率合成

DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。

时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

DDS有如下优点：⑴频率分辨率高，输出频点多，可达个频点(N为相位累加器位数)；⑵频率切换速度快，可达us量级；⑶频率切换时相位连续；⑷可以输出宽带正交信号；⑸输出相位噪声低，对参考频率源的相位噪声有改善作用；⑹可以产生任意波形；⑺全数字化实现，便于集成，体积小，重量轻，因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。

这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般功能到集成有D/A转换器和正交调制器。

DDS频率合成的具体原理！！频率合成器是现代电子系统的重要组成部分,在通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等许多领域中被广泛应用。

例如,在雷达设备中,他为发射机的调制器提供载频信号,也为接收机的混频器提供本振信号；在测试仪器中,他可单独作为标准信号源。

随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频率转换时间、频率分辨力、相对工作带宽、体积及功耗等多种指标提出了更高的要求。

所以在研制频率合成源时,应根据具体应用和要求选择适当的方案,以满足系统设计指标要求。

直接频率合成（DDS）技术因有突出的特点，如输出波形灵活且相位连续（这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛应用，但DDS合成频率比较低且输出频谱杂散较大，又限制了其应用。

直接数字频率合成器DDS的实现方法

收稿日期:2000201210作者简介:郭刚(19562),男,河南郑州人,河南省电子规划研究院高级工程师。

文章编号:100423918(2000)022*******直接数字频率合成器(DDS )的实现方法郭　刚1,　胡新华2(1.河南省电子规划研究院,河南郑州　450008;2.郑州市乐金科技发展有限公司,河南郑州　450003)摘　要:分析了直接数字频率合成器的基本算法和误差。

研究了用可编程逻辑器件实现直接数字频率合成器的方法。

提出了工程应用中注意的问题。

关键词:直接数字频率合成器;分频器;除法器;减计数器;超前借位中图分类号:TN784 文献标识码:A在科学实验或工程应用中,我们可能会需要一个可以连续调整频率的信号源。

例如在一个步进电机控制系统中,步进电机的转速范围是0.01转/秒～几十转/秒,转速绝对误差≤0.005转/秒。

那么就需要信号源的频率能从几Hz 到10kHz 之间连续变化;并且在任意一频率点时,频率绝对误差小于0.01Hz 。

如果使用模拟锁相环的方法来实现就是非常困难的;采用直接数字频率合成器(Direct Digital Frequency Synthesis 简称DDS )技术,就可以很容易的实现上述要求。

直接数字频率合成技术是70年代发展起来,但是因为工艺和成本等原因,一直没有进入实用。

随着人们对通信技术、自动控制技术的要求越来越高,直接数字频率合成技术显示出了广阔的应用情景。

和模拟锁相环技术相比,数字直接分频技术具有信号响应速度快,相位调整方便,误差小的优点。

1　直接数字频率合成器基本原理我们在通过数字技术得到某一目标频率f d 时,一般情况下是需要有一个基准频率源f 0,一个分频系数为m 0的分频器。

分频器的分频系数和基准频率、目标频率有如下关系:m 0=f 0÷f d (1)令人遗憾的是分频器的分频系数只能是整数,所以在一般情况下,实际分频系数m 1,并不等于需要的分频器分频系数m 0,他们有如下关系:m 1=int (m 0)≤m 0(2)因此,我们只能通过分频器得到的实际频率f d1,也就有f d1≥f d 。

直接数字频率合成器DDS

1. 直接数字频率合成器DDS直接数字频率合成器DDS 是Direct Digital Synthesizer 的缩写，它是通信系统中常用到的部件。

用DDS 还可以作为很有用的信号源，与模拟式的频率锁相环PLL 相比，它有许多优点，其中以下两条最为突出：（1）频率切换迅速由于不存在滤波环路，所以可以在极短的时钟周期内改变频率。

（2）频率稳定度高由于采用了晶体振荡器作为时钟源，因此极高的频率稳定度。

2. 数字式波形生成的基础知识存储器与波形数据如果一个存储器有n 条地址线，则这个存储器的存储空间为2n。

存储器中数据与波形的关系如图1所示。

假设在2n个存储单元内存放了一个周期的正弦波数据，则每个单元内的数据就表示正弦值的大小，这种存储器称为波形数据存储器。

图1表明了存储单元与正弦波形的对应关系。

如果重复地从0~2n -1单元读出波形数据存储器中的数据，在波形存储器的输出端就会得到周期的正弦序列；如果将周期的正弦序列输入到D/A 转换器，则会在D/A 转换器的输出端得到连续的正弦电压。

输出的正弦序列（或连续的正弦电压）的周期是由什么决定呢？它是由读出数据的时钟频率决定的。

如图2所示，设CLK 为加于波形存储器的时钟，该时钟的周期为T0，则其频率为fclk=1/T0。

显然，时钟频率越高，读取波形存储器内一个周期的数据所用的时间就越短，因而从D/A 转换器得到的正弦信号的频率就越高。

波形发生器的系统组成如图3所示为波形发生器的系统组成，其中，时钟fclk 加于二进制计数器，生成波形数据存储器所需的地址信号，地址信号的产生频率正比于时钟频率。

计数器的输出在0~2n -1之间周而复始地变化，从而使波形存储器输出周期的正弦序列，D/A 转换器则输出连续的模拟正弦电压波形。

图4所示给出了一周期的正弦波形与时钟周期的关系。

从图中可以得到fclk/f=2n ，这样一个重要关图1 存储器中的数据与波形的关系T0=1/fclk图2 时序逻辑电路的时钟形图3 波形发生器的系统组成系。

直接数字频率合成器(DDS)介绍

累加器的工作示意图
设相位累加器的位宽为2 设相位累加器的位宽为 N， Sin表的大小为表的大小为 2p,累加器的高位用于寻址表。累加器的高P位用于寻址位用于寻址Sin表时钟Clock的频率为 c，若累加器按步进为地累的频率为f 时钟的频率为，若累加器按步进为1地累加直至溢出一遍的频率为
AD9830
芯片特性：芯片特性：
+5V电压供电电压供电 50MHz频率频率片内正弦查询表片内10位数模转片内位数模转换器并行数据接口掉电功能选择 250mW功耗功耗 48引脚薄方扁封引脚薄方扁封装（TQFP））
DDS的信号质量分析的信号质量分析
取样系统信号的频谱
镜像频率分量为－60dB，而其他各种杂散分量镜像频率分量为－，分布在很宽的频带上，其幅值远小于镜像频率分量。分布在很宽的频带上，其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量，之后用的低通滤波器可用来滤去镜像频率分量，之后用的低通滤波器可用来滤去镜像频率分量谐波分量和带外杂散分量。第一个镜像频率分量谐波分量和带外杂散分量。最靠近信号频率，且幅度最大，实际应用时，最靠近信号频率，且幅度最大，实际应用时，应尽量提高采样时钟频率，应尽量提高采样时钟频率，使该分量远离低通滤波器的带宽,以减少低通滤波器的制作难度以减少低通滤波器的制作难度。滤波器的带宽以减少低通滤波器的制作难度。
DDS的信号质量分析的信号质量分析
DDS信号源的性能指标：信号源的 1、频率稳定度，等同于其时钟信号的稳定度。等同于其时钟信号的稳定度。 2、频率的值的精度，决定于决定于DDS的相位分辨率。即由的相位分辨率。的相位分辨率 DDS的相位累加器的字宽和的相位累加器的字宽和ROM函数表决定。如果要函数表决定。的相位累加器的字宽和函数表决定求频率按10Hz步进，频率值的误差应远小于步进，频率值的误差应远小于10Hz。求频率按步进。 DDS可达到很高的频率分辨率。可达到很高的频率分辨率。可达到很高的频率分辨率 3、失真与杂波，可用输出频率的正弦波能量与其他各失真与杂波，种频率成分的比值来描述。种频率成分的比值来描述。

第3章数字频率合成技术汇编

§3-2-2 环路性能讨论
(5)频率转换时间
tc 2ms
(6)输出频率稳定度
10 / s
P95 例3-2不作要求.
9
§3-2-3 单环数字式频率合成器的类型

按照实现单环数字式频率合成器的各种不同方法,可以分为以下四种类型的频率合成器. 一.直接方式的单环数字式频率合成器. 二.固定前置分频方式的单环数字式频率合成器. 三.脉冲吞除方式的单环数字式频率合成器. 四.混频方式的单环数字式频率合成器.
§3-2-3 单环数字式频率合成器的类型

一.直接方式的单环数字式频率合成器.
1.单片集成锁相环组成的频率合成器它内部包括VCO,LF和PD等部件,而且可变程序分频器由一般的中规模集成电路组成,接于PD和VCO之间.
§3-2-3 单环数字式频率合成器的类型

2.带有PLL-IC的数字锁相环频率合成器. 它由晶体振荡器,固定分频器(÷R),鉴相器,可变程序分频器组成).图3-7为方框图.图3-8为实际电路.
§3-2-3 单环数字式频率合成器的类型
f k f0 f m
fV fk fr fV ( f0 fm ) N
N
f0 Nf r f m
fV fr
三、多环频率合成器用高参考频率而且仍能得到高频率分辨力的一种可能的方法是，在锁相环路的输出端再进行分频，如图6-25。 VCO输出频率经M次分频之后为

目前,应用最常用的频率合成法之一是数字锁相法,采用单环数字式频率合成器,多环数字式频率合成器和小数分频频率合成器.
§3-1 频率合成器的主要性能指标
§3-1 频率合成器的主要性能指标

直接数字频率合成知识点汇总(原理_组成_优缺点_实现)

直接数字频率合成知识点汇总（原理_组成_优缺点_实现）直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。

DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。

DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。

直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。

此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。

因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。

直接数字频率合成原理工作过程为：1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。

2、两种方法可以改变输出信号的频率：（1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。

（2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。

步长即为对数字波形查表的相位增量。

由累加器对相位增量进行累加，累加器的值作为查表地址。

3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。

直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。

其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。

DDS的实质是对相位进行可控等间隔的采样。

直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。

但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。

（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。

直接数字频率合成

设计实例
MAX+PLUSⅡ的设计软件中的.tbl文件是纯文本文
件，它包含了.scf文件或.wdf文件中的所有信息。 .tbl 文件的生成很简单，在MAX+PLUSⅡ波形仿真结束后，打开.scf文件，然后从“File”菜单中选择“Create Table Files”选项，就可产生.tbl文件。 .tbl文件的基本格式如表8.9所示，文件的结构可分为四大部分，其中第三和第四部分对我们来说是最关键的，我们可以从中获取仿真波形数据，并利用计算机高级语言处理这些数据，将其转换为直观的波形曲线。需要读者注意的是，每做一次MAX+PLUSⅡ波形仿真，都要重新生成一次.tbl文件，以更新.tbl文件内的数据。
设计实例
L PM _ DIR E C T ION ＝ " ADD" L PM _ P IPE L INE ＝ L PM _ R E PR E S E NTAT ION ＝ " UNS IGNE D" L PM _ W IDTH ＝ 1 0 M AXIM IZE _ S PE E D ＝ ONE _ INP UT_ IS _ C ONS T ANT＝
j=0;
for i=1:number if data(b(i)-1)==′0′
设计实例
j=j+1; c_c(j,1)=data(b(i)+1); c_c(j,2)=data(b(i)+2); c_s(j,1)=data(b(i)+3); c_s(j,2)=data(b(i)+4); end end
8位D 触发器
L P M_ A V A L U E ＝ L P M _ SVAL U E ＝ L P M_ W ID T H ＝ 8

直接数字式频率合成器（DDS）的基本原理

直接数字式频率合成器（DDS）的基本原理雷达通信电⼦战相⽐于普通信号源，频率合成器通常频谱更纯、相位噪声更低、频率的切换更快，可分为直接式频率合成器、间接式频率合成器以及直接数字式频率合成器。

直接式频率合成器直接式频率合成器由混频器、倍频器和分频器等组成，对标准频率源进⾏加减乘除等必要的算术操作，再通过放⼤、滤波后分离选出需要的频率信号。

直接式频率合成器设计复杂、效率低下，输出的频率是离散调谐⽽不是连续调谐的，产⽣的虚假频率也可能很多。

它的频率选择速度取决于射频转换速度和在滤波器中的传播，⼀般为⼏⼗到⼏百纳秒级。

间接式频率合成器间接式频率合成器是利⽤锁相环(PLL)原理，⽤标准频率源来控制压控振荡器得到需要的频率。

它有模拟和数字之分，但是多采⽤数字式锁相环，从⽽实现特定场合的⾼性能频率源。

相⽐于直接式频率合成器，它的电路相对简单、体积⼩、重量轻、较省电等特定，但是其频率的切换速度较慢，达到⼏⼗微秒以上，并且环路还存在失锁的可能。

直接数字式频率合成器随着数字技术和MMIC技术的⾼速发展，直接数字式频率合成器(DDS)已⼴泛应⽤于信号产⽣器、电⼦战、数据数字传输等场合。

其关键部件包括：数模转换器、相位累加器、存储器等。

DDS的优点有：频率转换速度快、频率步长精确、相位连续、输出平衡⽆瞬变过程，同时它还具有结构简单、体积⼩、重量轻和成本低等优点。

基本原理DDS系统的核⼼是相位累加器，其内容会在每个时钟周期更新，存储在相位寄存器中的数字M就会累加⾄相位寄存器中，相位累加器的截断输出⽤作正弦(或余弦)查找表的地址，每个地址对应正弦波从0~360度的⼀个相位点，相位信息通过查找表映射⾄数字幅度字，进⽽驱动DAC。

对于n位的相位累加器，存在2的n次⽅个可能的相位点，如果时钟频率为fc，则输出正弦波的频率计算公式如上图中所⽰。

在实际DDS系统中，通常相位输出会被截断，这样可以⼤⼤减⼩查找表的⼤⼩，并且不会影响频率分辨率，但是会最终输出会增加相位噪声。

通信系统频率合成技术

谐波发生器 n 1MHZ
6MHZ 分频
10 0.6MHZ
1MHZ 混频

带通滤波
10 0.16MHZ
2MHZ 1 3 5 7 9 0 2 4 6 8
混频

带通滤波
倍频
10
X
2.16MHZ
21.6MHZ
8.1.2 锁相式频率合成器
（1）基本构成
第 6 页
fq
分频
R
fr
鉴相
低通
VCO
fo
存在各种周期性干扰（混频器的高次组合频率）；随机干扰（相位噪声）。
X
第
8.3 8.4 可变分频器、数字锁相频率合成器
（1）基本原理
11 页
fr
PD
LF
VCO
fo N fr
fo N
程序分频器
… … 频道选择
N
例如，当 f r = 100kHz，分频比 N 在 31 ～ 316范围内变化时，输出频率范围将为3.1～31.6MHz，频率间隔为 100 KHz.。当 f r = 100Hz，分频比 N = 30000 ～ 39999 时，输出频率将为 3 ～ 3.9999MHz，频率间隔为100Hz。
▼
26 页
实现由相位序列 ( n) 到幅度序列 S ( n) 的转化 ▼ 由于相位序列 ( n ) 和幅度序列 S ( n ) 之间有着确定的对应关系，如果将这对应关系固化在一个只读存储器（ROM）中。以 ( n)作为只读存储器的存储单元的地址，而量化后的正弦波形幅度序列 S ( n) 是存储单元的内容。
(n) nk mod 2
N
0 K 2
N 1

直接数字频率合成知识点汇总(原理_组成_优缺点_实现)

直接数字频率合成器(DDS)原理分析

第二章直接频率合成技术

DDS原理

直接数字频率合成的优缺点

直接数字频率合成器原理

一文看懂频率合成原理与特点

直接数字频率合成芯片-概述说明以及解释

直接数字频率合成器(DDS)总结

直接数字式频率合成器DDS

直接数字频率合成技术DDS

直接数字频率合成的优缺点

DDS1直接数字频率合成

直接数字频率合成器DDS的实现方法

直接数字频率合成器DDS

直接数字频率合成器(DDS)介绍

第3章 数字频率合成技术汇编

直接数字频率合成知识点汇总(原理_组成_优缺点_实现)

直接数字频率合成

直接数字式频率合成器（DDS）的基本原理

通信系统频率合成技术

第3章数字频率合成技术汇编