高速实时信号处理器结构与系统高梅国电话Email-精品

合集下载

数字信号处理-原理实现及应用(高西全-第3版)第1章时域离散信号和系统

2020/7/5
信息与通信工程系—数字信号处理
14
时域离散信号的表示
用图形表示
直观
1
0.5
xaT(n)
0
-0.5
-1
-4
-2
0
2
4
6
n
为了醒目，在每一条竖线的顶端加一个小黑点。
2020/7/5
信息与通信工程系—数字信号处理
15
Matlab 语言中的序列表示
t=-0.025:0.001:0.025; xat=0.9*sin(50*pi*t); subplot(2,1,1); plot(t,xat);axis([-0.025,0.03,-1,1]); xlabel('t'); ylabel('xat(t)');
a nun
1 a 0
1 1 O 1
23
4n
2020/7/5
信息与通信工程系—数字信号处理
24
正弦序列
x(n) Asin(nT ) Asin(n )
T 采样间隔；模拟信号的角频率
数字域的数字频率
T 1
x(n)
0
2 /10
-1
-10 -5
0
5 10
n
2020/7/5
信息与通信工程系—数字信号处理
信号的产生、传输和处理需要一定的物理装置，这样的物理装置常称为系统。
系统的基本作用是对输入信号进行加工和处理，将其
转换为所需要的输出信号。
2020/7/5
信息与通信工程系—数字信号处理
6
1.1 引言
信号、系统数学描述的意义
为了把握信号与系统的特征参数
系统输出的预测

《2024年高速高阶相干光通信系统中关键技术的研究》范文

《高速高阶相干光通信系统中关键技术的研究》篇一一、引言随着信息技术的飞速发展，数据传输速率和容量需求的不断增长，高速高阶相干光通信系统成为了研究热点。

相干光通信系统以其高带宽、大容量、低噪声等优势，在长距离、大容量的光网络传输中发挥着重要作用。

本文将重点研究高速高阶相干光通信系统中的关键技术，包括调制解调技术、光放大技术、光信号处理技术和光器件技术等。

二、调制解调技术调制解调技术是相干光通信系统的核心技术之一。

在高速高阶相干光通信系统中，调制技术的主要目标是提高光信号的传输速率和带宽利用率。

常见的调制方式包括正交振幅调制（QAM）、正交频分复用（OFDM）等。

这些调制方式能够有效地提高光信号的传输速率和带宽利用率，但同时也对解调技术提出了更高的要求。

解调技术主要包括数字信号处理和模拟信号处理两种方式。

数字信号处理解调技术具有高灵敏度、低噪声等优点，适用于高速高阶调制系统的解调。

模拟信号处理解调技术则具有较低的复杂度和成本，适用于一些低速或中等速率的系统。

在高速高阶相干光通信系统中，数字信号处理解调技术是主要的研究方向。

三、光放大技术光放大技术是提高光信号传输距离和保证系统性能的关键技术之一。

在相干光通信系统中，常用的光放大器包括掺铒光纤放大器（EDFA）、拉曼光纤放大器等。

EDFA具有增益高、噪声低等优点，但存在增益平坦度差的问题；拉曼光纤放大器则具有较宽的增益带宽和平坦的增益特性，但成本较高。

针对不同需求，研究者们还在不断探索新的光放大技术。

四、光信号处理技术光信号处理技术包括光滤波、光时分复用、光正交化等技术。

其中，光滤波技术用于提取有用的信号成分并抑制噪声和干扰；光时分复用技术则能进一步提高系统的传输容量；而光正交化技术则能提高系统的抗干扰能力和接收灵敏度。

这些技术在高速高阶相干光通信系统中发挥着重要作用，能够有效提高系统的性能和传输效率。

五、光器件技术光器件是构成相干光通信系统的基础，包括光源、光探测器、光纤等。

结构1_处理器PDF课件--北京理工大学DSP课件一次性下载(高梅国教授)

高速实时信号处理器结构与系统高梅国电话：68912875 Email：meiguo_g@数字信号处理器结构•处理器基本结构•指令控制单元与流水线•处理单元与数据通道•存储器结构•Cache•VLIW结构•SIMD结构•中断机制•片上通用外设结构1、处理器•中央处理器–是指能解释并执行指令的一种功能单元，它至少包含有一个指令控制单元和一个算术与逻辑运算单元，常称为CPU (CentralProcessing Unit)•微处理器–是包含中央处理器的能进行数据操作（处理和传输）的一种电子芯片，常简称处理器•处理器–常指微处理器，也指由微处理器为核心组成的数据处理设备或系统。

2、处理器：结构3、处理器：组成•构成–控制单元–数据处理单元（数据通道）–存储器•控制单元–是指令操作的部件，完成处理器指令的取指、译码、执行操作，由控制器、程序计数器和指令寄存器组成。

–采用程序存储结构，即程序存放在存储器中，程序由指令组成，控制单元操作由指令驱动，机器一经启动，就按照程序指定的逻辑顺序把指令从存储器中读出来逐条执行，自动完3、处理器：组成•控制单元3、处理器：组成•处理单元和数据通道–完成指令指定的数据操作，它由算术逻辑单元、寄存器堆组成。

–算术逻辑单元完成加法、乘法等算术运算和与、或、非、移位等逻辑操作；–寄存器堆存放算术运算和逻辑操作的操作数。

•存储器–是程序指令和数据的存储单元，它按层次结构组成–处理器芯片可包括高速存储缓存和片上存储器3、处理器：组成•处理单元和数据通道4、处理器：数字信号处理器•数字信号处理器根据信号处理的特点–控制单元包含地址产生器，专门负责按指令的要求产生下一条指令和操作数的存储单元地址，可进行数字滤波、FFT等处理的循环寻址和位翻转寻址。

–算术逻辑单元包含硬件乘法累加器，单指令周期实现MAC（Multiply and Accumulate）运算。

–存储器采用哈佛结构，程序存储空间和数据存储空间分开，在一个指令周期可同时进行指令和数据从存储器的读取。

北京理工大学雷达技术研究所

北京理工大学雷达技术研究所诚招保研生(2011-09-02 20:16:52)北京理工大学信息与电子学院雷达技术研究所的科研实力在国内高校同领域里居翘楚地位，科研工作几乎涉及到国内所有的与雷达相关的重大计划（e.g.探月计划），享誉国内外。

现诚募“新兵”！欢迎符合条件的优秀学生来我们所读研。

如果你来自“211”工程高校，并取得了贵校的推荐免试资格，英语四级在425分以上，即可与我们联系保研事宜（“985工程”高校优势学科和国家重点学科的大四学生、在一级学术刊物发表论文、或获科研成果奖、或在全国重大竞赛中获奖者可优先考虑）。

如果您关心助研费等具体问题，请Email联系，我会把具体情况告诉您。

我们的助研费和奖金是很丰厚的。

联系人：傅雄军，010-6891-8294，fuxiongjun@。

新浪微博上的用户名：冰溪布衣_傅雄军我们是一个团队，每个入学的研究生会得到多个导师的共同培养。

高梅国教授大课题组的10名硕士生导师简介如下。

高梅国：教授，博士生导师。

雷达技术研究所副所长，863专家，总装技术专业组专家，DSP应用技术专家委员会副主任委员。

主要从事雷达信号处理、电子对抗、空间目标探测识别技术、高速实时信号处理技术等方向的研究，在上述研究领域均具有很大的行业影响力。

主持参加完成了多种雷达、导引头、电子对抗的信号处理机和圆接收阵雷达、穿树丛雷达、空间目标雷达探测增程设备研制等40余项科研项目。

曾获国家发明三等奖1项、部级科技奖5项，发表论文100余篇，编著有《高速实时数字信号处理器结构和系统》。

已指导硕士生50余人，博士生20余人。

曾在加拿大卡尔加里大学任高级访问学者半年。

是北京市“五四”奖章获得者。

付佗：副研究员。

1995年9月至2004年3月就读于北京理工大学电子工程系，获工学博士学位，2004年4月至2006年10月在东南大学无线电工作系做博士后研究，2006年10月至今在北京理工大学工作。

目前主要从事雷达系统和信号处理方面的科研和教学工作，研究方向为空间监视和阵列信号处理。

基于CPCI的多通道数字接收机的设计与实现

天馈伺系统基于CPCI 的多通道数字接收机的设计与实现*陶青长,高梅国(北京理工大学信息科学技术学院电子工程系, 北京100081)摘要介绍了一种基于CPC I 总线的单板达到10通道的数字接收机。

它单通道最高采样频率达80M S /s ,分辨率14b it ,信号带宽270MH z ,单通道数据处理带宽达1MH z 。

同时板上使用DSP +FPGA 结构作为数据处理和传输单元,具有较强的运算能力和IO 互连能力。

关键词软件无线电;数字接收机;多通道;CPC I 总线中图分类号:TN 957.5 文献标识码:AD esi gn and I m ple m entation ofM ultichannel D i gital R eceiverB ased on CPCI BusTAO Q i n g chang ,GAO M e i guo(Depart m ent of E lectr onic Eng i n eeri n g ,School of I nfo r m ation Science and Techno logy ,Beiji n g I nstitute o fTechno logy , Be ijing 100081,Ch i n a)Ab stractT his arti c le i ntroduces a k i nd o f 10channel d i g ita l rece i ver board based on CPCI bus wh ich sa m pli ng rate is upto 80M S /s ,reso l uti on i s 14b it ,si gnal band w itdh is up t o 270MH z ,signa l processi ng bandw i dth of each channe l i s up to 1MH z .In add i tion ,the board has pow erful capability o f data processi ng and I O i nter li nkage f o r usi ng D SP +FPGA structure .K ey w ords soft rad i o ;dig ital rece i ver ;mu lti channe ;l CPCI bus0 引言软件无线电代表着包括无线通信在内的几乎所有无线电电子信息系统的发展趋势。

高速电路设计1_信号完整性PDF课件--北京理工大学DSP课件一次性下载(高梅国教授)

• 不完整的信号现象有：过冲、欠冲、阻尼震荡、非单调等。
BIT/TI
7
2、信号完整性
BIT/TI
8
3、传输线理论
• 传输线是微波技术中最重要的基本元件之一，，传输线的研究涉及很多复杂的理论。
• 在高速数字设计中只涉及到四种：同轴电缆、双绞线、微带线和带状线
• 最重要参数：传输线的特性阻抗和信号在传输线中的时延。
BIT/TI
14
3、传输线理论
• PCB板中的传输线分析
w
信号线(带状传输线)
平面层
h
ξr
Hale Waihona Puke t信号层平面层
Z0 =
60 ln 1.9h
ξr 0.8w + t
t pd = 85 ξ r
BIT/TI
15
3、传输线理论
• PCB板中的传输线分析 – 对某参数： • 微带传输线 Z0 = 54Ω • 带状传输线 Z0 = 43Ω – 对于同样的电介质， • 微带传输线的传输速度要比带状传输线的快 • 一般微带传输线的阻抗也比带状传输线的高。
第四层，信号层，带状传输线第五层，平面层底层（第六层），信号层，微带传输线
BIT/TI
13
3、传输线理论
• PCB板中的传输线分析
w
t
h
ξr
信号线(微带传输线) 信号层
平面层
Z0 =
87 ln 5.98h
ξr + 1.41 0.8w + t
t pd = 85 0.475ξr + 0.67
BIT/TI
9
3、传输线理论
同轴电缆
外层介质外层屏蔽内层介质内层导体

高速电路设计3_电路板级设计PDF课件--北京理工大学DSP课件一次性下载(高梅国教授)

高速数字电路设计与实现•高速数字电路简介•信号完整性•电路的调试与测试•电路板级设计1、电路板级设计流程•创造一个电路板或系统级的电子产品设计的主要步骤有：–概念（concept）：定义技术需求、描述系统行为和决定设计的整体结构–原理图设计（schematic capture）：通过描述产品功能来获得设计原理图–板图设计（layout）阶段包含确定电路板上器件的最优布局和布线，还需要考虑用于多个电路板之间连接的电缆或者连接器的数量–制造（manufacture）和发布2、设计流程中的仿真验证•电路板传统的设计方式是设计然后建立一个物理（硬件）原型，把它放在测试工作台上进行调试直至可以工作•现在对系统工程师和布局布线工程师来说有许多可用的计算机辅助（computer-aided）仿真验证和分析工具。

2、设计流程中的仿真验证2、设计流程中的仿真验证•*模拟信号仿真，*混合信号仿真•*可制造性设计(DFM)•*射频(RF)•*设计规则检查(DRC)•*数字信号仿真•*信号完整性(SI)•*电气规则检查(ERC)•*焊接/热剖析(profile)•*电磁兼容性(EMC)*电磁干扰(EMI)•*热•*时序•*机械特性（振动、冲击、受压），*可靠性2、设计流程中的仿真验证•仿真模型包括–数字器件的VHDL，Verilog，C模型；–器件驱动和负载的IBIS模型；电源开关–放大器，稳压器，二极管和三极管，混合信号模／数转化器和比较器的SPICE模型–VHDL-AMS（混合信号，IEEE1076.1）–Verilog-A（模拟）和Verilog AMS（混合信号）3、通用信号处理机设计•指导思想–标准化–模块化–可重构–可配置–可编程–易开发3.1 系统设计的目标•基于标准总线的通用信息处理机•多处理器并行系统•“异构处理器的通用结构”•高速数据传输能力•标准化、模块化、可扩展•具有二次开发能力软硬件系统3.2 系统总线设计•以C-PCI标准总线技术为基础，配以高速数据传输总线、精确定时总线、以太网的4套总线相结合的并行处理机方案。

数字信号处理第三版(高西全丁玉美)信号处理章

方框图能够形象地表明实现系统所要求的硬件数量、算法步骤以及运算过程的复杂程度
第4章数字滤波器的基本结构 2. 离散时间系统结构的信号流图表示法
第4章数字滤波器的基本结构 2. 离散时间系统结构的信号流图表示法例二阶数字滤波器系统的信号流图可表示为
信号流图与方框图完全等效，但是画起来要更简单些
1 直接型 (Ⅰ型)
N阶的IIR滤波器的差分方程表示如下
M
N
y(n) bi x(n i) ai y(n i)
i0
i 1
令M=N时，方程对应的信号流图可表示成
第4章数字滤波器的基本结构
M
N
y(n) bi x(n i) ai y(n i)
i0
i 1
直接I型结构
M
H (z)
Y (z) X (z)
第4章数字滤波器的基本结构直接型(II型 )---结构特点
➢ 两个网络级联，第一个有反馈的N节延时网络实现极点，第二个横向结构M节延时网络实现零点。
➢ 实现N阶滤波器（N>=M），只需N级延时单元。所需延时单元最少，故称典范型。
➢ 具有直接型实现的一般缺点。
第4章数字滤波器的基本结构
系统函数为
bk z k
k 0
N
ak zk
k 0
第4章数字滤波器的基本结构直接型(I型 )---结构特点
➢ 两个网络级联，第一个横向结构M节延时网络实现零点，第二个有反馈的N节延时网络实现极点。
➢ 共需（N+M）级延时单元。 ➢ 系数ai,bi不是直接决定单个零极点，因而不能很好地进行滤波
器性能控制。 ➢ 极点对系数的变化过于灵敏，从而使系统频率响应对系数变化
M

联合培养博士研究生指导教授简介

联合培养博士研究生指导教授简介
姓名
程黎
职称
研究员
所在单位
北京华航无线电测量研究所
联系电话
在学科
信息与通信工程
研究方向
精确制导技术
个人概况
1989年毕业于航天三院35所，通信与信息系统专业，工学硕士学位。同年3月在航天三院35所参加工作，历任主管研究师、副主任研究师、主任研究师、主任设计师，三十五所图像与信号处理技术专业副总工程师等职务，三十五所硕士点研究生导师。2008年9月起，任三十五所副所长。负责总装“十一五”精确制导课题“某型号主被动雷达复合技术研究”课题研究工作，任课题负责人，主任研究师，研制出某复合导引头样机；负责航天科工集团三院2006年创新项目“某机载目标指示雷达”研制工作，任课题负责人，研制出某机载目标指示雷达样机。经过十几年的技术研究工作，对主动相参雷达导引头及其信号处理、宽带被动雷达导引头及其信号处理、主被动雷达复合导引头及其信号处理都具有较深的研究。担任三十五所多项目研制工作行政指挥以来，组织设计师队伍联合国内技术优势高校共同努力攻关，分别在合成孔径雷达实时成像技术、运动补偿技术、下降段成像技术、高速成像处理平台、耐高温共形天线等关键技术研究方面，取得了一个又一个实用的研究成果。2009年作为导师，培养出1名硕士研究生，论文被三院学位评定委员会评为优秀论文；2010年作为导师，培养出1名硕士研究生，论文被三十五所学位评定分委员会推荐为优秀论文，待三院学位评定委员会评审通过。
联合培养博士研究生指导教授简介
姓名
高梅国
职称
教授
所在单位
北京理工大学信息与电子学院雷达与对抗技术研究所
联系电话
E-mail
所在学科
信号与信息处理
研究方向

高速信号采集与处理系统

高速信号采集与处理系统
李志强
【期刊名称】《车辆与动力技术》
【年(卷),期】1996(000)003
【摘要】该文简要介绍冷却风扇试验台高速信号采集与处理系统的主要特点、基本构成和信号采集与处理能力。

【总页数】7页(P28-34)
【作者】李志强
【作者单位】中国北方车辆研究所!北京100072
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于DSP+FPGA的高速信号采集与处理系统的信号完整性分析 [J], 邱燕军;申功勋
2.基于FPGA的高速压电板形仪信号采集与处理系统设计 [J], 刘丰;杜凤山;肖海荣
3.基于高速DSP的红外热成像信号采集和处理系统 [J], 王明飞;熊显名;董大明;郑文刚
4.基于DSP的高速信号采集与处理系统 [J], 罗鸿飞;张英堂;任国全;范红波
5.Zynq的高速声信号采集处理系统设计 [J], 李冒金
因版权原因，仅展示原文概要，查看原文内容请购买。

基于StarFabric互联的并行雷达信号处理机

基于StarFabric互联的并行雷达信号处理机
刘国满;郑坤;高梅国
【期刊名称】《北京理工大学学报》
【年(卷),期】2010(30)3
【摘要】提出了一种基于StarFabric互联的并行雷达信号处理机构架,并对其进行了建模,分析了StarFabric网络传输性能,设计了其中的数字信号处理(DSP)模块和其它模块.DSP模块集成8片C64x DSP和2 GB的存储容量;其它模块仅仅功能电路部分不同,互联接口完全相同.所提出的并行处理构架及设计模块已经成功应用于某SAR干扰信号处理中.
【总页数】5页(P335-339)
【关键词】雷达;信号处理机;StarFabric互联;并行
【作者】刘国满;郑坤;高梅国
【作者单位】北京理工大学雷达技术研究所
【正文语种】中文
【中图分类】TN957.52
【相关文献】
1.基于雷达处理机高速信号的信号完整性设计 [J], 郁昊;叶勇
2.基于多片ADSP-TS101的分布式并行频谱监测信号处理机 [J], 武胜波;李鹏
3.基于ADSP-21160的雷达脉冲压缩并行处理机的设计 [J], 贺知明;黄巍;张剑;向敬成
4.基于多片TS101的分布式并行信号处理机 [J], 宋玉霞;李晨阳
5.雷达信号处理机并行自动测试系统设计 [J], 张晓曦;吴翼虎;刘永强
因版权原因，仅展示原文概要，查看原文内容请购买。

三种信号处理器的CPLD设计

三种信号处理器的CPLD设计
高梅国;潘君;陈炜炜
【期刊名称】《电子技术应用》
【年(卷),期】1999(000)003
【摘要】采用可编程逻辑器件CPLD,对FIR滤波、求模、恒虚警检测三种典型信
号处理进行了参数化的模块设计,介绍了这三种信息处理器参数化模块设计的结构、算法、占用资源、最高速度等.
【总页数】3页(P9-11)
【作者】高梅国;潘君;陈炜炜
【作者单位】北京理工大学电子工程系,100081;北京理工大学电子工程系,100081;北京理工大学电子工程系,100081
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于CPLD的天气雷达信号处理器的设计实现 [J], 朱毅;何建新
2.手把手教你学CPLD／FPGA设计（十五）CPLD（FPGA）的设计应用 [J], 周
兴华
3.基于FPGA的三种信号处理器的集成设计 [J], 向骥;赵永波;张睿
4.基于CPLD的天气雷达信号处理器的设计实现 [J], 朱毅;何建新
5.复杂可编程逻辑器件CPLD专题讲座(Ⅴ)──CPLD的应用和实现数字逻辑单元及系统的设计 [J], 李景华;王君
因版权原因，仅展示原文概要，查看原文内容请购买。

大容量高速数据采集系统的设计

大容量高速数据采集系统的设计
贾金锁;高梅国;韩月秋
【期刊名称】《电讯技术》
【年(卷),期】2003(043)006
【摘要】提出了一种新颖的高速数据采集系统实现方案,以DSP作为数据采集、传输和存储的核心控制器,利用通用串行总线技术实现与计算机的通信.该采集器采用模块化的思想设计,具有较强的可扩展性,适用于多路高速信号的同步记录.
【总页数】4页(P60-63)
【作者】贾金锁;高梅国;韩月秋
【作者单位】北京理工大学,电子工程系,北京,100081;北京理工大学,电子工程系,北京,100081;北京理工大学,电子工程系,北京,100081
【正文语种】中文
【中图分类】TN957
【相关文献】
1.GPS同步高速大容量数据采集系统设计 [J], 石福升
2.高速大容量多通道数据采集系统设计 [J], 杨坤德;赵亚梅;马远良
3.GPS同步高速大容量数据采集系统设计 [J], 石福升
4.高速大容量数据采集系统设计与实现 [J], 张卫杰;侯孝民
5.基于FPGA的高速大容量数据采集系统设计 [J], 潘建国;阙沛文;雷华明
因版权原因，仅展示原文概要，查看原文内容请购买。

雷达模拟器信号处理机

雷达模拟器信号处理机
高梅国
【期刊名称】《北京理工大学学报》
【年(卷),期】1999(19)5
【摘要】目的研究电子对抗测量雷达模拟器信号处理机的系统结构和实现方法方法信号处理机以开放化、模块化、标准化、程控化为设计原则,采用具有重配置和高速传输能力的VXI总线系统结构和具有灵活编程和超高速处理能力的DSP处理器,构造多功能的信号处理机结果与结论该雷达模拟器信号处理机能够满足雷达模拟器多种信号处理和实际干扰效果测量的要求,具有编程性好、可靠性高。

【总页数】4页(P608-611)
【关键词】雷达模拟器;信号处理机;干扰评估;电子对抗;仿真
【作者】高梅国
【作者单位】北京理工大学电子工程系
【正文语种】中文
【中图分类】TN957.51;TN972
【相关文献】
1.多处理机结构的雷达信号模拟器设计与应用 [J], 范国生;张兵
2.基于雷达处理机高速信号的信号完整性设计 [J], 郁昊;叶勇
3.多功能自适应信号处理机视频信号模拟器的研制 [J], 陈军;苏洪涛;张守宏
4.基于宽带DAC的雷达信号模拟器信号产生设计 [J], 王思远;江友平
5.雷达/雷达干扰实验系统信号处理机的设计 [J], 董伟;冯小平
因版权原因，仅展示原文概要，查看原文内容请购买。

基于APEX20KE系列FPGA的超长M序列限幅脉冲压缩实现

基于APEX20KE系列FPGA的超长M序列限幅脉冲压缩实
现
沈光;高梅国;王飞
【期刊名称】《电讯技术》
【年(卷),期】2002(042)003
【摘要】首先介绍了高占空比、长M序列搜索雷达信号处理中超长M序列脉冲限幅压缩的实现及其特点以及APEX20KE系列FPGA的特点,指出实现超长M序列实时脉冲压缩的困难.在此基础上介绍一种以ALTERA的APEX20KE系列FPGA 为处理器的超长M序列实时脉冲压缩算法的实现.
【总页数】6页(P60-65)
【作者】沈光;高梅国;王飞
【作者单位】北京理工大学电子工程系,北京,100081;北京理工大学电子工程系,北京,100081;北京理工大学电子工程系,北京,100081
【正文语种】中文
【中图分类】TN957.51
【相关文献】
1.基于FPGA的数字脉冲压缩算法的设计与实现 [J], 高星
2.一种基于FPGA的频域脉冲压缩处理器的实现 [J], 顾峰;戴健
3.基于FPGA的多模式频域脉冲压缩系统实现 [J], 龚志浩;陈章友
4.基于FPGA和时域卷积实现线性调频信号脉冲压缩方法 [J], 王晓迪;余佩;陈建臣
5.基于FPGA的分段复用脉冲压缩实现方法 [J], 刘艳苹
因版权原因，仅展示原文概要，查看原文内容请购买。