数字频率计仿真实验报告
数字频率计实训报告
ALE/ :党访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低8位字节。当在Flash编程时还可以作为编程脉冲输出（ ）。
一般情况下，ALE是以晶振频率的1/6输出，可以用作外部时钟或定时目的。但也要注意，每当访问外部数据存储器时将跳过一个ALE脉冲。
1.1课题背景
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。
当执行内部编程指令时， 应该接到VCC端。
·XTAL1：振荡器反相放大器以及内部时钟电路的输入端。
·XTAL2：振荡器反相放大器的输出端。
在本次设计中，采用89C51作为CPU处理器，充分利用其硬件资源，结合D触发器Cቤተ መጻሕፍቲ ባይዱ4013，分频器CD4060，模拟转换开关CD4051，计数器74LS90等数字处理芯片，主要控制两大硬件模块，量程切换以及显示模块。下面还将详细说明。
2.1系统硬件的构成
本频率计的数据采集系统主要元器件是单片机AT89C51，由它完成对待测信号频率的计数和结果显示等功能，外部还要有分频器、显示器等器件。可分为以下几个模块：放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。
各模块关系图如图2所示：
图2数字频率计功能模块
2.2系统工作原理图
关键词：频率测量,频率计,单片机,LED显示
目录
摘要…………………………………………………………………………………………1
实验六基于Multisim8的简易数字频率计仿真
闸门
门控
B 放大 整形
S2
1000Tx
1Tx
10Tx 100Tx
÷10
÷10
计数锁存译码 显示系统
÷10
四、实验参考电路
（1）控制时序产生电路
图4.8.5 是由秒脉冲发生器（可由晶体振荡器和 多级分频器组成）和可重触发单稳态74LS123 组成
的控制时序产生电路。秒脉冲发生器产生脉冲宽度 为的定时脉冲，74LS123单稳态电路产生锁存和清 零脉冲。（仿真软件Multisim 8的元件库中，没有 74LS123单稳态电路，可用555定时器组成单稳态 电路）。 5V
4. 闸门电路
闸门电路由与门组成，该电路有两个输入端和一 个输出端，输入端的一端，接门控信号，另一端接 整形后的被测方波信号。闸门是否开通，受门控信 号的控制，当门控信号为高电平“1”时，闸门开启； 而门控信号为低电平“0”时，闸门关闭。显然，只 有在闸门开启的时间内，被测信号才能通过闸门进 入计数器，计数器计数时间就是闸门开启时间。可 见，门控信号的宽度一定时，闸门的输出值正比于 被测信号的频率，通过计数显示系统把闸门的输出 结果显示出来，就可以得到被测信号的频率。
5. 电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来 测量频率比直接测量频率有更高的准确度和分辨率， 且便于测量过程自动化。该测量方法在许多科学技 术领域中都得到普遍使用。图4.8.4是用电子计数器 测量信号周期的原理方框图。
晶振
Tx
时基 分频
1µs
S1 Tc
10µs 1ms 100µs Tx1
①可控制的计数、锁存、译码显示系统； ②石英晶体振荡器及分频系统（可用Multisim 8中
的函数发生器替代）；
数字频率计实验报告
考虑到测量方便，将数字频率计划分为四档：10～99Hz 、100～999Hz 、1000～9999Hz 、10000～99999Hz 。
这样可以保证每一档三位有效数字，而且第三位有效数字误差在±2以内时即可达到精度要求。
三个输入信号：待测信号、标准时钟脉冲信号和复位脉冲信号。
设计细化要求：频率计能根据数字频率计设计计双0102 雷昊 2001011830786一、课程设计内容及要求本次课程设计要求设计并用FPGA 实现一个数字频率计，具体设计要求如下：测量频率范围： 10Hz ～100KHz 精度： ΔF / F ≤ ±2 %系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED 发光二极管编程语言：Verilog HDL / VHDL二、系统总体设计输入待测信号频率自动选择量程，并在超过最大量程时显示过量程，当复位脉冲到来时，系统复位，重新开始计数显示频率。
基于上述要求，可以将系统基本划分为四个模块，分别为分频、计数、锁存和控制，并可以确定基本的连接和反馈，如上图所示。
三、系统及模块设计与说明如左图所示为数字频率计测量频率的原理图。
已知给定标准时钟脉冲高电平时间，将此0T 高电平信号作为计数器闸门电平，通过计数器得到时间内待测脉冲的个数N ，则有。
由图示可以看出，一个闸门电平时间内0T 0T Nf计数的最大误差为N ±1，为保证误差要求取N ≥100。
经计算，四档的闸门电平时间分0T 别为10s 、1s 、0.1s 和0.01s 。
仅对计数器计数值N 进行简单的移位即可得到结果。
产生闸门电平的工作由分频器完成。
分频器采用计数分频的方法，产生计数闸门电平和一系列控制脉冲，并接受计数器和控制器的反馈。
控制器主要用来判断计数器计数是否有效，从而控制档位转换，锁存器打开、关闭和设定值。
计数器在分频器和控制器的作用下对输入待测信号计数，并把计数值输出，在计数溢出时向控制器和分频器发送溢出脉冲。
数字频率计设计实验报告
成绩指导教师日期张歆奕2011-5-12 五邑大学实验报告实验课程名称：电子系统EDA院系名称：信息学院专业名称：通信工程实验项目名称：实验3 数字频率计班级：AP08054 学号：AP0805422 报告人：彭志敏实验3 数字频率计一、实验目的1、学会利用Quartus II 进行层次化设计；2、练习混合设计输入方法；3、巩固用实验箱验证设计的方法。
二、频率计的原理数字频率计是用来测量输入信号的频率并显示测量结果的系统。
一般基准时钟的高电平的持续时间为01T S ，若在这0T 内被测信号的周期数为N 则被测信号的频率就是N ，选择不同的0T ，可以得到不同的测量精度。
一般0T 越大，测量精度越高，但一次的测量时间及频率计所需的硬件资源也增加。
下面是数字频率计测量原理示意图（图一）：▲图一：数字频率计测量原理示意图三、频率计设计及其简要说明（可分模块进行说明）数字频率计可由三模块组成，控制模块、计数模块、锁存显示模块。
下面先介绍顶层设计，然后分模块介绍。
1.顶层设计。
改频率计顶层设计采用原理设计，主要包过6个10进制计数器，一个门控制电路和一个锁存器。
输入引脚包括时钟信号CLK 和复位按钮reset 以及待测频率信号输入端signer ，输出引脚一个24位output 。
▲图二：数字频率计顶层设计原理图2.控制模块。
控制模块是此次设计的设计重点和难点，在标准时钟的作用下，它需要提供计数模块的时钟信号和周期为2秒的控制信号，还要提供锁存器必要时候的锁存允许信号，在一定时候锁存计数器测得的频率值。
主要由门电路和D 触发器构成，下面是控制模块原理图（图三）和时序图（图四）。
▲图三控制模块原理图▲图四控制模块时序图3.计数模块。
计数模块有六个相同的十进制计数器构成，各级计数器之间采用级联方式。
计数器就就采用参数化宏单元调用即可。
下图是参数化宏单元计数器生成的符号（图五）：▲图五 10进制计数器4.锁存显示模块。
EDA实验报告数字频率计
河南工业大学EDA技术实验报告
专业电科班级1202 姓名高兆华学号201216030211
实验地点6316+ 6515 实验日期2014-11-25成绩评定
一、实验项目
简易数字频率计
二、实验目的
根据已经学习的有关知识，如计数器、锁存器、扫描器、译码器、分频器等，再根据频率的定义，我们来设计一个简易的数字频率计，它的计数范围在0~99999999Hz 之间，并让误差尽可能的小，所以根据这个定义我们很容易想到它所用到的核心原理与模块。
三、实验原理
计数器模块：
分频器模块：
数码管显示模块：
32位译码器模块：
电路原理图：
四、仿真结果及分析
五、硬件验证过程及结果分析
我用CLOCK9作为输入频率，用CLOCK0作为待测信号，通过连接CLOCK0上的跳帽可以改变待测信号的频率。
通过验证，基本可以测出待测信号的频率，并且误差范围较小，基本满足了实验要求。
六、实验总结
通过这次频率计的设计，让我对以往所学的模块又进行了一次系统的复习。
因为这是一个比较综合的实验，涉及到的模块知识也比较多。
这就要求我们既要弄懂各个模块的功能和作用，又能够把各个模块相融合。
通过不断的编译仿真，终于得到了我想要的实验结果，同时也系统的将以往所学内容进行了一下总结，这是一次受益匪浅的实践。
频率计实验报告1
简易的数字频率计实验报告逻辑与数字系统设计——实验部分作者姓名班级学号一、实验目的1．学习数字系统设计的步骤和方法；2．学习QUARTUS II的编译环境，和VHDL编程语言；3．熟悉ALTERA公司的MAX7000S系列的使用及程序下载方法；二、实验内容本实验要求设计并实现简易的数字频率计电路，要求可以实现以下功能：(1) 频率计的频率测量范围：最低要求0~9999Hz。
(2) 闸门时间为1s，测量结果以十进制数字显示。
(3) 设计一位复位键，对频率计进行清零复位。
(4) 利用实验箱上的四个七段数码管显示频率计结果，要求显示结果稳定，无闪烁。
三、实验任务1. 设计频率计的原理图，完成频率计子模块的功能设计；2. 在QUARTUS II环境下，建立新工程文件；3. 新建VHDL文件，完成各个子模块的VHDL编程，并利用QuartusII的工具生成相应的原理图文件；4. 在QUARTUS II环境下，新建原理图文件（注意：原理图文件名应与新建的工程文件名相同），完成各个模块之间的电路连接；5. 电路的功能仿真，验证设计的正确性；6. 为电路分配输入输出引脚，生成.pof文件；6. 下载.pof文件到MAX7128SL84-15；7. 连接MAX7128SL84-15与实验箱，并利用信号发生器和示波器检验频率计是否正常工作并测试频率计的相对误差；8. 撰写实验报告。
四、考核方法实验成绩由三个部分组成：考核内容所占分值频率计设计合理，编译通过，功能仿真结果正确30分程序可以正常下载，连接实验箱后频率计能够正常工作30分频率计工作稳定性好，误差小，测量范围广（1.2MHz以上）10分实验报告内容详实，叙述准确30分五、实验原理5.1 Max7000S系列开发板简介MAX7000系列是高密度，高性能的CMOS CPLD，采用先进的0.8um CMOS E2PROM技术制造。
MAX7000系列提供600-5000个可用门，引线端子到引线端子的延时为6ns。
数字频率计实验报告
2011年电子技术实验实验报告频率计一、概述数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。
通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。
本实验中，我们使用VHDL开发FPGA的一般流程，采用频率计开发的基本原理和相应的测量方案，在FPGA实验开发板进行数字频率计的设计和实现。
数字频率计是数字电路中的一个典型应用，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。
本次的频率计设计主要是顶层设计，通过各个模块综合使用，学习常用的数字系统设计方法。
采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。
该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
本实验，我采用硬件描述语言VHDL，在软件开发平台ISE上完成，该设计的频率计能准确的测量频率在10Hz到100MHz之间的信号。
使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到FPGA上。
VHDL主要用于描述数字系统的结构、行为、功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部分，即端口）和内部（又称为不可视部分），即设计实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
数字频率计设计实验报告
数字频率计设计实验报告1.实验目的本实验旨在通过设计数字频率计的电路，使学生掌握数字电路的设计与运用，加深对计数器、分频器等数字电路的理解，同时熟悉数字电路及测量方法。
2.实验原理数字频率计的原理基于时间测量，将待测信号的周期或频率转化为时间或计数值，再转化为显示在数码管上的频率或周期。
其电路主要由时基、型切换及显示部分组成。
时基部分是实现数字频率计最核心的部分，具有准确的定频测量功能。
根据时基频率的稳定性，数字频率计还可分为光学时基式和晶体时基式，后者是目前数字频率计设计中较为主流和有效的方案。
型切换部分是将输入信号的周期或频率转化为电平，经一个比较器进行比较，输出脉冲后送到后端的计数器。
可分为一级型切换和两级型切换，一级型切换分频系数较小，能测量的频率范围较宽，但精度相对较低；两级型切换分频系数较多，能够实现更高的精度，但测量范围相对较窄。
显示部分主要由解码器、数码管、驱动器等构成，将计数器输出的数字部分经过解码器解码，以驱动数码管显示实际测量结果。
3.实验内容3.1电路设计本实验按照晶体时基式数字频率计的设计原理，设计一个简单的频率计电路。
时基部分采用简单的晶体振荡器电路，输入3V的电源电压，晶体振荡频率为6M，采用CD4066B型CMOS开关实现时填充寄存器与计数控制部分的切换。
型切换部分采用两级型切换，以加强精度，输入信号经过第一级分频后送到S1端，S1端接CD4066B的开关控制引脚，在S1位置上的6dB衰减电阻衰减输入信号再经过第二级分频后进入计数控制部分。
显示部分采用三片74LS47数码管显示器驱动芯片将数码转移至共阴数码管，选用CD4052B组成的位选开关循环驱动数码管。
3.2电路测试将方法频率计电路搭建完成后，接通电源，输入300Hz、3kHz、30kHz和300kHz的信号，观察数码管的测量结果。
并与示波器进行对比，计算相对误差。
4.实验结果通过实验测试，本设计可以稳定地测量300Hz至300kHz范围内的信号频率，并且测量误差相对较小。
数字频率计实训报告
一、实训目的本次数字频率计实训旨在使学生掌握数字频率计的基本原理、结构、工作原理以及实际操作技能。
通过实训，学生能够了解数字频率计在电子技术中的应用，提高电子测量和信号处理能力，为今后从事相关领域的工作打下坚实基础。
二、实训环境1. 实训设备：数字频率计、示波器、信号发生器、万用表等。
2. 实训软件：数字频率计操作软件、示波器操作软件等。
3. 实训场地：电子实验室。
三、实训原理数字频率计是一种用于测量信号频率的仪器，它通过数字电路对输入信号进行采样、计数、处理，最终显示出信号的频率。
其基本原理如下：1. 采样：将输入信号按照一定的采样频率进行采样，得到一系列离散的采样值。
2. 计数：对采样值进行计数，得到在一定时间内信号变化的次数。
3. 处理：根据计数结果和采样频率，计算出信号的频率。
四、实训过程1. 数字频率计的结构认识：了解数字频率计的组成部分，如：模拟输入电路、数字信号处理电路、显示电路等。
2. 数字频率计的使用方法：学习数字频率计的操作步骤，包括：开机、设置测量范围、输入信号、读取频率值等。
3. 信号发生器的使用：掌握信号发生器的操作方法，产生不同频率、幅度和波形的信号。
4. 数字频率计的测量：使用数字频率计测量信号发生器产生的信号频率，并与理论值进行比较，分析误差原因。
5. 示波器的使用：观察信号波形，分析信号的频率、幅度、相位等特性。
6. 数据分析与处理：对测量数据进行处理和分析，得出结论。
五、实训结果1. 成功掌握了数字频率计的基本原理、结构和工作原理。
2. 熟练掌握了数字频率计的操作方法，能够独立进行测量和数据分析。
3. 通过实验，验证了数字频率计在电子技术中的应用价值。
4. 提高了电子测量和信号处理能力。
六、实训总结1. 数字频率计是一种重要的电子测量仪器，广泛应用于电子技术领域。
2. 掌握数字频率计的基本原理、结构和工作原理，对于从事电子技术工作具有重要意义。
3. 实训过程中，应注意以下几点：- 熟悉数字频率计的操作方法，避免误操作。
简易数字频率计的设计与仿真
《电子仿真技术》实训报告题目简易数字频率计的设计、仿真所在学院电子信息工程学院专业班级***学生姓名 *** 学号***指导教师 ***完成日期 * 年* 月* 日一．设计思路（1）电路简述所谓频率，就是周期性信号在单位时间(1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为fx=N/T 。
因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。
可见数字频率计主要由闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成。
数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（1S ）内信号发生周期变化的次数。
如果我们能在给定的1S 时间内对信号波形计数，数值保持及自动清零，并将计数结果在显示器上显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的基本原理。
被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。
可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键。
（2）任务目标利用multisim9.0软件设计一个简易数字频率计，其基本要求是：1. 被测信号的频率范围1KHZ～100MHZ（理想频率范围）；2. 被测信号可以为正弦波、三角波或方波信号；3. 四位数码管显示所测频率，并用发光二极管表示单位。
简易数字式频率计仿真设计
简易数字频率计仿真设计报告班级学号姓名平时成绩答辩成绩报告成绩总分122039304 杨现涛30122039310 郭慧泽30目录一、设计要求 (2)二、设计过程 (2)三、元器件清单 (3)四、电路连线图 (4)放大整形电路图 (4)单脉冲发生器电路图 (4)闸门电路电路图 (5)计数部分电路图 (5)译码显示电路图 (6)整体电路图 (7)五、实验（仿真结果） (8)六、出现的问题及解决方法 (8)一）设计要求1）设计一个单脉冲发生器，其脉冲宽度t 与手动按钮时间长短无关，与两次按钮的时间间隔无关，仅与时钟脉冲频率有关，且有下列关系：t=1/f12）设计一个四位十进制计数器，实现0000-9999计数。
3）将上述两种电路图组成一个简易数字式频率计。
实现如图效果： F2 F1 0-1 1清零信号1清11111清零清零信号二、设计过程根据实验要求，要完成数字式频率计的设计任务就要了解其中包含的电路以及用到的知识及元器件。
首先经过查阅资料了解数字是频率计的原理和工作过程，下面简单介绍一下数字是频率计。
数字式频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物频率进行测 量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经 过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周 期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出 来。
闸门电路译码显示电路闸门控制信号产生的电路（t ）计数电路其次是了解本次试验设计的频率计的工作原理和具体工作过程，本次的频率计基本上与以往的频率计大同小异，首先要设计的是一个放大整形电路，通过采用555多谐振荡器件把输入到频率计的各种波形整形成标准的方波以便进行取样计数。
然后设计的是一个闸门控制信号产生电路，使其输入1hz基准频率能够产生一个脉冲宽度为1s的单脉冲，同时该电路接上一个0-1手动按钮，按下按钮该电路能够发出两种信号，一种为宽度为1s的单脉冲控制闸门的开启，开启时间为1s，另一种为清零信号，输入到计数器中，使计数器清零。
低频数字频率计设计仿真电路图及报告
数字频率计设计报告一内容提要:数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号.方波信号,尖脉冲信号及其他各种单位时间内变化的物理量.本文粗略讲述了我在本次实习中的整个设计过程及收获。
二设计内容及要求:要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比较稳定的。
1.测量信号:方波；2.测量频率范围: 1Hz~999Hz ;3.显示方式: 3位十进制数显示;4.时基电路由 555 定时器产生；三设计思路及原理:数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。
由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端 C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.因此,可得出数字频率计的原理框图如下:四:设计分析1.时基电路其基本电路图如左:I555定时器组成的振荡器(即脉冲产生电路),要求其产生1S高电平的脉冲.振荡器的频率计算公式为:T1=（R30+R31）*C*ln2,因此,我们可以计算出各个参数通过计算确定了R30取30k欧姆,R31取10k欧姆,电容取47uF.这样我们得到了比较稳定的一秒时基信号。
EDA实验四数字频率计实验报告
EDA技术与应用实验报告学院：电气与信息工程学院班级：指导老师：谭会生老师姓名：学号：实验四：数字频率计的设计一.实验目的(1)熟悉artus I/ISE Suite/ispLEVNRI软件的基本使用方法。
（2）熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。
（3）学习VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合使用。
二．实验条件与要求（1）开发软件：Quartus II 9.0（2）实验设备：PC、GW48-CK EDA实验开发系统。
（3）画出系统的原理框图，说明系统中各个主要功能、编写各个VHDL源程序。
画出输入信号波形并调试和仿真。
三.实验内容设计并调试好八位十进制数字频率计，用GW48-CK实验开发系统进行硬件验证（实现应选择拟采用的实验芯片的型号）进行硬件验证。
四．实验设计（1）VHDL源程序1、8位可自加载加法计数器的源程序CNT10.VHD如下--CNT10.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CNT10 ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;ENA:IN STD_LOGIC;CQ:OUT INTEGER RANGE 0 TO 15;CO:OUT STD_LOGIC);END ENTITY CNT10;ARCHITECTURE ART OF CNT10 ISSIGNAL CQI:INTEGER RANGE 0 TO 15;BEGINPROCESS(CLK,CLR,ENA) ISBEGINIF CLR='1'THEN CQI<=0;ELSIF CLK'EVENT AND CLK='1'THENIF ENA='1'THENIF CQI<9 THEN CQI<=CQI+1;ELSE CQI<=0;END IF;END IF;END IF;END PROCESS; PROCESS(CQI) ISBEGINIF CQI=9 THEN CO<='1'; ELSE CO<='0';END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;（3）.完成设计文件输入后，保存文件，对文件进行编译和仿真。
数字频率计实训报告心得
一、引言随着科技的飞速发展，数字技术在各个领域的应用越来越广泛。
数字频率计作为数字测量技术中的一种重要工具，其在电子、通信、科研等领域扮演着至关重要的角色。
为了更好地理解和掌握数字频率计的使用方法，提高自身的实践能力，我参加了数字频率计实训课程。
通过这段时间的学习和实践，我对数字频率计有了更深入的了解，以下是我对这次实训的心得体会。
二、实训内容与过程1. 实训内容本次实训主要围绕数字频率计的基本原理、测量方法、功能应用等方面展开。
具体内容包括：（1）数字频率计的基本原理及结构（2）数字频率计的测量方法及误差分析（3）数字频率计在通信、电子、科研等领域的应用（4）数字频率计的维护与保养2. 实训过程实训过程中，我们首先学习了数字频率计的基本原理和结构，了解了其内部电路及工作原理。
接着，通过实验操作，掌握了数字频率计的测量方法，并进行了误差分析。
最后，我们结合实际应用，探讨了数字频率计在各个领域的应用案例。
三、实训心得体会1. 理论与实践相结合的重要性在实训过程中，我深刻体会到了理论与实践相结合的重要性。
虽然我们在课堂上学习了数字频率计的基本原理，但只有通过实际操作，才能真正掌握其使用方法。
通过动手实践，我对理论知识有了更深刻的理解，同时也提高了自己的动手能力。
2. 数字频率计在各个领域的应用价值实训过程中，我了解到数字频率计在通信、电子、科研等领域的应用非常广泛。
例如，在通信领域，数字频率计可以用于测量信号的频率、相位等参数，为通信设备的研发和调试提供重要依据；在电子领域，数字频率计可以用于测量电路元件的频率特性，为电路设计提供参考；在科研领域，数字频率计可以用于测量物理量的频率，为科学研究提供数据支持。
3. 误差分析的重要性在实训过程中，我们学习了数字频率计的误差分析方法。
误差分析是数字频率计测量过程中的重要环节，通过对误差的识别、分析、修正，可以提高测量结果的准确性。
因此，在今后的工作中，我将更加注重误差分析，提高自己的测量技能。
数字频率计实训报告总结
一、实训背景与目的随着科技的飞速发展，数字频率计在各个领域得到了广泛应用。
为了更好地了解数字频率计的工作原理和实际应用，提高自身的实践能力，我们选择了数字频率计作为实训项目。
本次实训旨在使学生掌握数字频率计的设计原理、实现方法及调试技巧，提高学生在电子设计、电路分析等方面的综合能力。
二、实训内容与过程1. 实训内容本次实训主要包括以下内容：（1）数字频率计的基本原理和设计方法（2）TMS320F2812 DSP芯片及其在数字频率计中的应用（3）数字频率计的硬件电路设计（4）数字频率计的软件编程（5）数字频率计的调试与优化2. 实训过程（1）理论学习：通过查阅相关资料，了解数字频率计的基本原理、TMS320F2812 DSP芯片的功能和应用，为后续的实践环节打下理论基础。
（2）硬件电路设计：根据实训要求，设计数字频率计的硬件电路，包括电源管理模块、输入调理模块、信号处理模块、通讯模块和D触发器等。
（3）软件编程：编写数字频率计的软件程序，实现频率测量、脉宽和占空比测量等功能。
（4）调试与优化：对数字频率计进行调试，检查电路性能，优化软件程序，确保数字频率计能够稳定、准确地测量频率。
三、实训成果与分析1. 实训成果本次实训成功设计并实现了一款基于TMS320F2812 DSP芯片的简易数字频率计。
该频率计具有以下特点：（1）高精度：采用多周期测量原理，提高了测量精度。
（2）宽量程：在保证最大相对误差的前提下，尽可能扩大了测量范围。
（3）易于扩展：可根据实际需求，增加其他功能模块。
2. 实训成果分析（1）硬件电路设计方面：在硬件电路设计过程中，我们充分考虑了电路的稳定性和可靠性，选用合适的元器件，确保电路性能。
（2）软件编程方面：在软件编程过程中，我们采用了模块化设计，提高了代码的可读性和可维护性。
同时，针对数字频率计的测量原理，进行了详细的误差分析，优化了软件程序。
（3）调试与优化方面：在调试过程中，我们针对电路性能和软件程序进行了多次优化，确保数字频率计能够稳定、准确地测量频率。
实验报告模板：实验四 数字频率计设计
实验四数字频率计设计（1）【实验目的】1．掌握数字频率计的Verilog描述方法；2．学习设计仿真工具的使用方法；3．学习层次化设计方法；【实验内容】1．用4位十进制计数器对用户输入时钟进行计数, 计数间隔为1秒, 计数满1秒后将计数值（即频率值）锁存到4位寄存器中显示, 并将计数器清0, 再进行下一次计数。
2．为上述设计建立元件符号【实验原理】设计clk为1秒的计数器, 对用户输入的时钟进行计数, 所以记数间隔为1秒。
而在计数器后是寄存器, 所以可以将产生的数据放在寄存器里进行寄存, 然后再进行4位到7位转换, 在led上显示。
【程序源代码】（加注释）module CNT(CLKK,CNT_EN,RST_CNT,LOAD);input CLKK;output CNT_EN,RST_CNT,LOAD;wire CNT_EN,LOAD;reg RST_CNT,div2clk;always @(posedge CLKK) //定义CLKK为上升沿敏感信号div2clk<=~div2clk;always@(CLKK or div2clk)beginif(CLKK==1'b0&div2clk==1'b0)RST_CNT<=1'b1; //使用非阻塞赋值语句else RST_CNT<=1'b0;endassign LOAD=~div2clk;assign CNT_EN=div2clk;endmodule //模块结束module C10(CLK,EN,RST,COUT,DOUT);input CLK,EN,RST;output COUT;output [3:0]DOUT; //定义DOUT为4位带宽reg[3:0]Q; //定义Q为4位位宽reg COUT;assign DOUT=Q;always@(posedge CLK or posedge RST)beginif(RST)Q=0;else if(EN)beginif(Q<9)Q=Q+1; //当Q小于9时Q=Q+1else Q=0;endendalways@(Q)if(Q==4'b1001) //当Q为4位的1001时执行语句COUT=1;elseCOUT=0;endmodulemodule RGB4(DIN,LOAD,Dout);input LOAD;input [3:0] DIN; //定义DIN为4位位宽output [3:0] Dout;reg [3:0] Dout; //定义Dout为4位位宽的寄存器变量always@(posedge LOAD)Dout=DIN;endmodulemodule LED(in,led7);input [3:0] in;output [6:0] led7;reg [6:0] led7; //定义了led7为4位位宽的寄存器变量always@(in)begincase(in) //使用case语句0:led7<=7'b0111111; //in=0时输出7位的二进制01111111:led7<=7'b0000110; // in=1时输出7位的二进制00001102:led7<=7'b1011011; // in=2时输出7位的二进制10110113:led7<=7'b1001111; // in=3时输出7位的二进制10011114:led7<=7'b1100110; // in=4时输出7位的二进制11001105:led7<=7'b1101101; //in=5时输出7位的二进制11011016:led7<=7'b1111101; // in=6时输出7位的二进制11111017:led7<=7'b0000111; // in=7时输出7位的二进制00001118:led7<=7'b1111111; // in=8时输出7位的二进制11111119:led7<=7'b1101111; // in=9时输出7位的二进制1101111default led7<=7'b1110111; //当出现错误时输出7位二进制1110111endcaseendendmodulemodule freg(CLK1,UCLK,led0,led1,led2,led3,rst,en,load);input CLK1,UCLK;output[6:0] led0,led1,led2,led3;output rst,en,load;wire [3:0] dout0,dout1,dout2,dout3, //定义dout0, dout1, dout2, dout3为网线型变量trs0,trs1,trs2,trs3;wire inload,inrst,inen,co,c1,c2; //定义inload, inrst, inen, c1, c2为网线型变量assign rst=inrst,load=inload,en=inen;CNT u1(.CLKK(CLK1),.CNT_EN(inen),.RST_CNT(inrst),.LOAD(inload)); //例化CNT模块C10 u2(.CLK(UCLK),.EN(inen),.RST(inrst),.COUT(c0),.DOUT(dout0));C10 u3(.CLK(c0),.EN(inen),.RST(inrst),.COUT(c1),.DOUT(dout1));C10 u4(.CLK(c1),.EN(inen),.RST(inrst),.COUT(c2),.DOUT(dout2));C10 u5(.CLK(c2),.EN(inen),.RST(inrst),.DOUT(dout3));RGB4 u6(.DIN(dout0),.LOAD(inload),.Dout(trs0));RGB4 u7(.DIN(dout1),.LOAD(inload),.Dout(trs1));RGB4 u8(.DIN(dout2),.LOAD(inload),.Dout(trs2));RGB4 u9(.DIN(dout3),.LOAD(inload),.Dout(trs3));LED u10(.in(trs0),.led7(led0));LED u11(.in(trs1),.led7(led1));LED u12(.in(trs2),.led7(led2));LED u13(.in(trs3),.led7(led3));endmodule【仿真和测试结果】【元件符号与总框图】【硬件仿真结果】:【实验心得和体会】随着做实验的次数越来越多, 我对QuartusII越来越熟悉, 对EDA也越来越熟悉, 对于这门课程也越来越有兴趣了, 我将会在接下来的学习中继续努力学习。
数字频率计设计实训报告
一、实训目的1. 熟悉数字频率计的原理和设计方法。
2. 学会使用数字电路设计工具进行电路设计。
3. 提高实际动手能力，培养创新思维。
4. 增强团队协作意识。
二、实训内容本次实训以设计一款简易数字频率计为目标，主要内容包括：1. 确定设计指标和功能要求。
2. 设计数字频率计的硬件电路。
3. 编写程序实现频率计的功能。
4. 进行电路调试和测试。
三、设计指标和功能要求1. 频率测量范围：1Hz～99.99kHz。
2. 波形测量：正弦波、方波、三角波等。
3. 数码显示：LCD1602液晶显示屏。
4. 量程选择：手动切换。
5. 误差：≤±1%。
四、硬件电路设计1. 信号输入电路：采用LM324运算放大器作为信号放大和整形电路，确保信号幅度在1Vpp以上。
2. 分频电路：采用74HC390计数器进行分频，将输入信号频率降低到计数器可计数的范围内。
3. 计数电路：采用74HC595移位寄存器实现计数功能，计数结果通过串口输出。
4. 显示电路：采用LCD1602液晶显示屏显示频率值。
5. 控制电路：采用AT89C52单片机作为主控制器，负责信号处理、计数、显示和量程切换等功能。
五、程序设计1. 初始化：设置计数器初值、波特率、LCD1602显示模式等。
2. 主循环：检测信号输入、计数、计算频率、显示结果。
3. 信号处理：对输入信号进行放大、整形、分频等处理。
4. 计数：根据分频后的信号频率，对计数器进行计数。
5. 计算频率：根据计数结果和分频系数计算实际频率。
6. 显示：将计算出的频率值通过串口发送到LCD1602显示屏。
7. 量程切换：根据手动切换的量程，调整分频系数。
六、电路调试与测试1. 调试信号输入电路，确保信号幅度在1Vpp以上。
2. 调试分频电路，确保分频后的信号频率在计数器可计数的范围内。
3. 调试计数电路，确保计数器能够正确计数。
4. 调试显示电路，确保LCD1602显示屏能够正确显示频率值。
频率计实验报告
频率计实验报告信息工程实验任务及要求：1.设计一个可测量的数字式频率计，测量范围为1Hz-12MHz。
2.用层次化的设计方法设计该电路，编写各个功能模块的程序。
3.仿真各功能模块，通过观察有关波形确认电路设计是否正确4.完成电路设计后，通过在实验系统上下载，验证设计的正确性实验原理分析：根据总的设计图可知：8位十进制数字频率计的设计有一个测频控制信号发生器TESTCTL，8个有时钟使能的十进制数字计数器CNT10，一个32位锁存器REG32B组成。
测频控制信号发生器的设计原理和要求：频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
这就要求TESTCTL的计数使能信号TSTEN能产生1秒脉宽的周期信号，并对频率计的每一个计数器CNT10的ENA使能端进行不同控制。
当ＴＳＴＥＮ高电平时允许计数，低电平时停止计数，并保持所计的数。
在停止计数的期间，首先需要一个锁存信号Ｌｏａｄ的上跳沿将计数器在前一秒的计数值锁存进３２位锁存器REG32B中，且由外部的七段译码器译出并稳定显示。
设置锁存器的好处是，显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
锁存信号之后，必须有一个清零信号CLR_CNT对计数器进行清零，为下一秒钟的计数操作做准备，测频控制信号发生器的工作时序为周期2秒，占空比为0.5的方波，为了产生的方波，需首先建立一个由D触发器构成的二分频器，在每秒时钟CLK上升沿到来时使其翻转，其中控制信号时钟CLK的频率为1Hz,那么信号TSTEN的脉宽恰好为1秒，可以用作闸门信号，然后根据测频的时序要求，可得出信号Load和CLR_CNT的逻辑描述，在一个计数完成后，即计数使能信号TSTEN在1秒的高电平后，利用其反向值的上升沿产生一个锁存信号Load，0.5秒后，CLR_CNT产生一个清零信号跳沿。
各个模块的源程序如下所示：TESTCTL仿真波形：REG32B仿真波形：分析：设置锁存器的好处是，显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
数字频率计实验报告
大连理工大学城市学院数字电路与系统课程设计设计题目：数字频率计学院：电子与自动化学院专业：自动化学生：揣智涵同组人：王晓宁周英茹指导教师：于海霞完成日期：2012年3月26日目录第一章设计任务1.1项目名称1.2项目设计说明1.2.1设计任务和要求1.2.2进度安排1.3项目总体功能模块图第二章需求分析2.1问题基本描述（要求分析得出整个系统流程图）2.2系统模块分解及各模块功能的基本要求第三章设计原理3.1 设计原理3.2 MAXPLUSII介绍第四章系统功能模块设计4.1 FEN模块4.1.1 FEN模块流程图4.1.2 输入输出引脚及其功能说明4.1.3 程序代码实现4.2 SEL模块4.2.1 SEL模块流程图4.2.2输入输出引脚及其功能说明4.2.3程序代码实现4.3 CORNA模块4.3.1 CORNA模块流程图4.3.2 输入输出引脚及其功能说明4.3.3 程序代码实现4.4 LOCK模块4.4.1 LOCK模块流程图4.4.2 输入输出引脚及其功能说明4.4.3 程序代码实现4.5 CH模块4.5.1 输入输出引脚及其功能说明4.5.2 程序代码实现4.6 DISP模块4.6.1 输入输出引脚及其功能说明4.6.2 程序代码实现第五章调试并分析结果5.1输入说明5.2预计输出5.3测试结果记录5.4测试结果分析第六章结论心得体会参考文献第一章设计任务1.1 项目名称：数字频率计1.2 项目设计说明1.2.1 设计任务和要求此频率计共分4档：一档：0~9999Hz;二档：10~99.99kHZ;三档：100.0~999.9kHz;，四档：1.000~999MHz;在换挡的设计方面，此程序突破了以往改变闸门时间的方法，使自动换挡的实现更加简单可靠。
1.2.2 进度安排第一节课：画出模块及程序流程图第二节课：调试各模块程序使其无误第三节课：连接整个程序并下载到试验箱是数字频率计的功能实现第四节课：改进程序设计实现创新，然后完成课程设计报告第五节课：完成答辩1.3 项目总体功能模块图如下图1-1第二章需求分析2.1 问题基本描述所谓频率，就是周期信号在单位时间（1秒）内变化的次数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上海电力学院课题名称数字频率计课题代码 201 院（系）电力与自动化工程学院专业电气工程及其自动化班级学号及姓名时间指导教师签名：教研室主任（系主任）签名：任务书一、目的1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力。
2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。
3、学会使用EDA软件Multisim对电子电路进行仿真设计。
4、初步掌握普通电子电路的安装、布线、调试等基本技能。
5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。
二、设计内容、要求及设计方案1、任务设计并制作1个数字式频率计。
2、基本要求1）被测信号为TTL脉冲信号。
2）显示的频率范围为00~99Hz。
3）测量精度为±1 Hz。
4）用LED数码管显示频率数值。
3、扩展部分1）输入信号为正弦信号、三角波，幅值为l0mV。
2）显示的频率范围为0000~9999Hz。
3）提高测量的精度至0.1Hz。
4、设计方案频率是指单位时间（1s）内信号振动的次数。
从测量的角度看，即单位时间测得的被测信号的脉冲数。
电路的方框图如图1所示。
被测信号送入通道，经放大整形后，使每个周期形成一个脉冲，这些脉冲加到主门的A输入端，门控双稳输出的门控信号加到主门的B输入端。
在主门开启时间内，脉冲信号通过主门，进入计数器，则计数器记得的数，就是要测的频率值。
图1 数字式频率计框图如果主门的开启时间为T s，计数器累积的数字为N，则被测的频率为f O＝N/T。
5、可选元器件锁存器74LS273；计数器74LS90;定时器555；单稳态触发器74LS123;显示译码器74LS47；共阳极数码管：电阻、电容若干。
三、设计进度安排（时间及地点）第19周：讲授设计方法；学生上机进行仿真设计、答疑；仿真实现设计课题，演示仿真设计结果，经指导教师认可。
领取面包板和元器件。
第20周：安装电子电路，在电子实验室调试，指导教师指导。
调试通过后，演示硬件设计结果，由指导教师验收签字，拍照留档。
周五进行答辩，上交课程设计报告。
电自楼指定办公室、电子实验室。
四、考核形式及成绩评定办法设计过程中的工作表现、答疑情况；仿真设计结果演示、硬件设计作品演示；答辩。
5级分制。
一、整体方案设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图1-1所示的算法。
图1-2是根据算法构建的方框图。
图1-1 频率测量算法示意图被测信号图1-2频率测量算法对应的方框图在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。
该闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s 闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s 闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s 内被测信号的周期个数，即为被测信号的频率。
但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz 时其周期是2s ，这时闸门脉冲仍是1s 显然是不行的，故应加宽闸门脉冲宽度。
假设闸门脉冲宽度加至10s ，则闸门导通期间可以计数5次，由于数值5是10s 的计数结果，故在显示之间必须将计数值除以10. 二、整体方框图及原理输入电路 闸门 计数电路显示电路闸门产生图2-1输入电路：由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
频率测量：测量频率的原理框图如图2-1，被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号由555定时器构成一个较稳定的单稳，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。
控制电路工作波形的示意图如图2-2图2-2 控制电路波形工作示意图三、单元电路设计 1、时基电路设计10kΩKey=A50%R2430ΩR3500Ω5VC11uF IC=0VC210nF IC=0VU1LM555CMGND 1DIS 7OUT3RST 4VCC 8THR 6CON5TRI 2U274161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT10~LOAD 9~CLR 1CLK25VU374161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT10~LOAD 9~CLR 1CLK2图3-1 时基电路与分频电路它由两部分组成:如图3-1所示，第一部分为555定时器组成的振荡器 (即脉冲产生电路),要求其产生1000Hz 的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。
在R1和R3之间接了一个10K 的电位器便于在后面调节使得555能够产生非常接近1KHz 的频率。
第二部分为分频电路,主要由74161组成（74161的管脚图，功能表详见附录）。
如图3-2所示，555产生的1kHz 的信号经过三次分频后得到3个频率分别为100Hz 、10Hz 和1Hz 的方波。
图3-2 1kHz 的方波分频后波形图2、闸门电路设计如图3-3所示，通过555定时器来构成单稳形成门控电路。
单稳的脉宽为T=1.1RC 。
为了使门控电路的有效开通时间为1秒，选择电容为C=4.7uF ，所以电阻R=193.4 。
当由时基电路产生并分频的信号输入闸门电路，则Uc 充电，然后放电，这是的输出即使一个一秒宽的波形，如图3-4所示。
VCC5VA1555_VIRTUALGNDDISOUTRST VCCTHR CONTRIU5193.4k WU64.7uFVCC2U40.01uF1U3A7402NU2B7402NJ1Key = Space V212 VR11kΩR21kΩ8761094图3-3 闸门电路图3-43、控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
控制电路要产生74161的清零信号，74373的锁存信号。
图3-5 计数锁存显示电路计数电路和译码显示电路详细的电路如图3-5所示。
ET是高电平的时候计数器开始工作。
CLR为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进行了清零。
根据74373（74373的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，74373不送数。
如果不让74373锁存的话，那么计数器输出的信号一直往数码管里送。
由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
4、信号放大处理的设计。
图4-1，是放大处理被测信号的电路图。
被测信号通过第一个运放放大5倍左右，通过由运放构成的施密特后，波形处理为矩形波，通过二极管与与门后将波形调整为全部大于零。
图3-6整体电路图图3-7元件清单四、调试问题分析1、信号放大整形部分分析：当给的信号是TTL脉冲信号时，如果信号幅值大小合适可以直接加到计数器的CP脉冲端，但是当信号幅值较小，并且信号是正弦波或者三角波的情况下，就必须对信号进行处理，经过放大整形等处理后再作为被测信号输入计数器的CP端。
这里通过运算放大电路和施密特触发器组成信号处理电路，在multisim10仿真过程中，刚开始通过函数信号发生器给了电路一个幅值为1v的的正弦信号，发现信号能变成方波，但是方波信号有负值，而实际上要求的脉冲信号只有1和0两种状态，即高电平和低电平，需要把方波信号在0以下的部分处理掉，因此我们又在施密特触发器输出端接了一个或门，还有二极管，很好地利用二极管的单向导电性，让方波信号本身和其通过二极管后的信号一起经过7432或门，这样就把信号变成了符合要求的脉冲信号。
2、计数器部分分析：原来两个161芯片异步连接。
具体是：用个位数161芯片通过与非门输出1变成0，下跳沿触发控制十位数161芯片计数，但由于芯片延时等原因，使得此种方法行不通。
后改接成两个芯片同步触发，通过个位数计数器的与门控制十位数计数器的使能端，才使得芯片得以正常工作。
3、用555定时器组成的单稳态触发器，刚开始选用连续脉冲作输入信号，但由于脉冲信号的频率与电容充放电时间长短不好确定，最好将输入信号改为单次脉冲。
而Multisim10元件库里并没有单次脉冲，只好人为的通过开关来打到高低电平。
而手动控制，会带来误差，因此加入了一个防抖动开关，有效避免了人手触动开关时的影响。
4、Multisim10元件库中的555-VIRTUAL，与课本中常用的555芯片管脚功能不同，在连接的过程中多次出错，后一一对应其功能，终于将555定时器加上相关的元器件连接构成了单稳态触发器。
5、单稳态触发器的脉宽，需要调整为1S，来控制计数脉冲的作用时间，这是本电路最重要的一部分。
而脉宽Tw=1.1RC，在RC的选择过程中，理论上的数值应用到仿真实验中，得不到理想的脉宽，而在具体做调试的过程中，也有较高的误差，因此我们也根据实际情况对电阻和电容的参数进行了相应的更改。
6、锁存器部分，刚开始忘了接使能端的使能信号，使得锁存器根本没起作用。
后加上使能信号，仿真实验选用了DED-HEX作为频率显示器。
而在实际实验中，由于DED-HEX数量有限，改用了283芯片，该芯片具有锁存和显示功能，但由于其管脚较多，功能表较为复杂，同时实验台上有类似DED-HEX的显示元件，我们最终选用其作为频率显示器。
7、由于仿真时，只用总的开关来控制电路，开关闭合时从0000开始计数，而实验台操作时，在没有没有关闭开关的情况下，给第二次单次脉冲，计数器在第一次的计数结果上累加，因此，我们又改接电路，将单次脉冲通过导线引到了两片161计数器的CR 清零端。