微电子工艺2022试卷--张建国-答案

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

电子科技大学2022-2022学年第二学期期末考试B卷

课程名称:微电子工艺考试形式:开卷考试日期:20年月日考试时长:120分钟课程成绩构成:平时10%,期中%,实验%,期末90%本试卷试题由三部分构成,共4页。

题号得分得分一、简答题(共72分,共12题,每题6分)

1、名词解释:集成电路、芯片的关键尺寸以及摩尔定律

集成电路:多个电子元件,如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。

关键尺寸:硅片上的最小特征尺寸

摩尔定律:每隔12个月到18个月,芯片上集成的晶体管数目增加一倍,性能增加一倍

2、MOS器件中使用什么晶面方向的硅片,双极型器件呢?请分别给出原因。

MOS:<100>Si/SiO2界面态密度低;双极:<111>生长快,成本低

3、倒掺杂工艺中,为形成p阱和n阱一般分别注入什么离子?为什么一般形成P阱所需的离子注入能

量远小于形成n阱所需的离子注入能量?PMOS管一般做在p阱还是n

阱中?

P阱:注B;N阱:注P。B离子远比P离子要轻,所以同样注入深度,注P所需能量低PMOS管做在n阱中

4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别,哪

种工艺依赖于温度,为什么LPCVD

淀积的薄膜比APCVD淀积的薄膜更均匀?

质量输运限制CVD:反应速率不能超过传输到硅片表面的反应气体的

传输速率。反应速度限制CVD:淀积速度受到硅片表面反应速度的限制,

依赖于温度。

LPCVD工作于低压下,反应气体分子具有更大的平均自由程,反应器

内的气流条件不重要,只要控制好温度就可以大面积均匀成膜。

一二三四五六七八九十合计第1页共6页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺,而不采用铝栅

工艺?

多晶硅栅工艺优点:

1、通过掺杂得到特定电阻

2、和二氧化硅更优良的界面特性

3、后续高温工艺兼容性

4、更高的

可靠性

5、在陡峭的结构上的淀积均匀性

6、能实现自对准工艺

6、现在制约芯片运算速度的主要因素在于RC延迟,如何减少RC延迟?

办法:1、采用电导率更高的互连金属,如Cu取代Al2、采用低K质

介质取代SiO2作为层间介质

7、列出引入铜金属化的五大优点,并说明铜金属化面临的三大问题,如何解决这些问题?

优点:1、电阻率减少,RC延迟减少2、减少功耗

3、更高的集成密度

4、良好的抗电迁移特性

5、更少的工艺步骤

问题:1、铜的高扩散系数,有可能进入有源区产生漏电2、不能采

用干法刻蚀3、低温下很快氧化

办法:采用大马士革工艺、增加铜阻挡层金属

8、解释什么是硅栅自对准工艺,怎么实现以及有何优势。

提供稳定的金属半导体接触结构、减小源和漏区接触电阻以及栅极和

源极以及漏极的寄生交叠电容的工艺。

实现过程:侧墙形成—过渡金属(如Ti)PVD淀积—低温RTP—氨水

和双氧水混合液湿法化学腐蚀—高温RTP。

主要优点在于避免光刻的对准误差。

9、化学放大如何在光刻胶中实现?为什么要对化学放大深紫外光刻

胶进行后烘?对化学放大深紫外光

刻胶,PHS树脂与显影液之间是否发生了化学反应?实现:采用一种

光酸产生剂(PAG),进行酸致催化反应而增加DNQ酚醛树脂的敏感性。

这种酸仅在曝光区中产生。

后烘:化学放大光刻胶含有化学保护成分使其不溶解于显影液。曝光

后曝光区域由PAG产生酸,在后烘步骤加热时,通过催化反应将保护基团

移走,曝过光的区域树脂可溶于显影液。PHS树脂与显影液之间没有发生

化学反应。

10、什么是离子注入时的沟道效应?列举出三种控制沟道效应的方法。

沟道效应:单晶硅原子为长程有序排列,当注入离子未与硅原子碰撞

减速,而是穿透了晶格间隙时,

第2页共6页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

就发生了沟道效应,使预期的设计范围(如掺杂深度和浓度)大大扩展。方法:1、倾斜硅片2、掩蔽氧化层3、预非晶化11、列举出3种抑

制CMOS电路中闩锁效应(Latchup)的方法?

方法:1、深埋层2、倒掺杂阱

3、采用SOI基片

4、采用外延层

12、简述有哪几种平坦化工艺,为什么CMP对现今深亚微米光刻很关键?要实现铜金属化必须要采用

CMP,为什么?

反刻、玻璃回流、旋涂膜层以及化学机械平坦化(CMP)

表面起伏使光刻时对线宽失去控制,无法在光刻平面内对准;而通过CMP平坦化硅片表面可以减少焦深从而获得较高的图形分辨率。

铜不能利用于干法刻蚀,而要形成铜金属互连,只能采用CMP实现大马士革工艺。得分二、作图题(共12分)

1、简单示意画出制作在P+硅衬底的P-外延层上的PMOS管的剖面结构示意图,并标注出电极以及阱、

源区和漏区的掺杂类型。(3分)

2、从LOCOS工艺和STI工艺这两种隔离工艺中任选一种画出形成隔离氧化硅的工艺流程图,包括基本

的介质层生长(氧化和淀积)、光刻(请注明正胶、负胶)、以及刻蚀工艺。(9分)LOCOS隔离工艺

第3页共6页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

STI隔离工艺

第4页共6页

相关文档
最新文档