三位二进制同步减法计数器
3位2进制同步计数器(约束项：000,010)
图a
图2.2.3电位器左端时刻仿真图1
图b:
图2.2.4电位器左端时刻仿真图2
(3)估算当电位器滑动端调至最右端时,由图（a）可得
Uom=4.877V Ucm=2.809V T=7.836ms
由图（b）可得：
T2=1.586ms ,所以T1= T—T2=7.836ms—1.586ms=6.25ms
1.3ms
5.2ms
0.2
仿真结果
1.68ms
6.063ms
0.217
(3)当电位器的滑动端调至最右端时
T1
T2
D
估算结果
5.2ms
1.3ms
0.8
仿真结果
6.25ms
1.586ms
0.798
对比表中的估算结果和仿真结果，数值有较大的误差，其误差原因是在仿真中二极管影响输入波的周期，以及读数的误差。总的来看，估算的结果和仿真的结果是一致的。
(4)状态方程：
电路次态卡诺图：
图1.3.2电路次态卡诺图
Q1N+1的次态卡诺图为：
图1.3.3Q1N+1的次态卡诺图
Q0N+1的次态卡诺图为：
图1.3.4Q0N+1的次态卡诺图
状态方程：
Y= Q1nQ0n
= +
= +X =
(5) 驱动方程为 :
= =
= =1
(6) 检查能否自启动（无无效状态）
(7) 最后结果
1数字电子设计部分
1.1
（1）了解同步加法计数器工作原理和逻辑功能。
（2）掌握计数器电路的分析，设计方法及应用。
（3） 学会正确使用JK触发器。
数电综合复习题集
数字电子技术综合复习题一、填空题I 1、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。
二进制数A=1011010；B=10111，则A-B=＿ (43)10 或 (101011)2 。
2、组合电路没有＿记忆＿功能，因此，它是由＿门电路＿组成。
同步RS 触发器的特性方程为：Q n+1=＿nQ R S +,其约束方程为：＿0RS =＿。
将BCD 码翻译成十个对应输出信号的电路称为＿二-十进制译码器＿，它有＿4＿个输入端，＿10＿输出端。
3．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_与、或运算__互换，_0、1_互换，_原变量、反变量_互换，就得到F 的反函数⎺F 。
4．格雷码又称__循环__码，其特点是任意两个相邻的代码中有__一__位二进制数位不同。
5．从TTL 反相器的输入伏安特性可以知道两个重要参数，它们是_输入短路电流_和 输入漏电流。
6． 输出n 位代码的二进制编码器，一般有 ___2 n _个输入信号端。
7．全加器是指能实现两个加数和__(低位)进位信号___三数相加的算术运算逻辑电路。
8． 时序电路除了包含组合电路外，还必须包含具有记忆功能的__存储__电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进__时间_ 变量。
9．要使触发器实现异步复位功能（Qn+1=0），应使异步控制信号（低电平有效）⎺R D =__0__，⎺S D =_1__。
10．JK 触发器当J =K =__1__时，触发器Q n+1=⎺Q n 。
11．n 位二进制加法计数器有___2 n ___个状态，最大计数值为__2 n -1___。
12．用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R 、C 表示，则该单稳态触发器形成的脉冲宽度t w ≈_1RC _。
13．施密特触发器具有两个_稳定_状态，当输出发生正跳变和负跳变时所对应的 输入__电压是不同的。
数电期末试卷及答案(共4套)
##大学信息院《数字电子技术根底》期终考试试题〔110分钟〕(第一套)一、填空题：〔每空1分，共15分〕1．逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。
2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的结构主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位D/A转换器当输入数字量10000000为5v。
假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。
5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数P=AB+AC写成“与或非〞表达式，并用“集电极开路与非门〞来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。
要求只设定一个输出，并画出用最少“与非门〞实现的逻辑电路图。
〔15分〕五、电路与CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。
〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电子技术计数器
1 00 01 01 1 01 1
d3 d2 d1 d0 1 1
Q3n+1 Q2n+1 Q1n+1 Q0n+1
000 0
d3 d2 d1
d0
加法计数
减法计数
保持
注
异步清零 异步置数
BO =CO=1
4. 集成十进制同步计数器 (1) 集成十进制同步加法计数器74160、74162 VCC CO Q0 Q1 Q2 Q3 CTT LD 同步计数功能：
若用T 触发器：
T0 = 1 T1=Q0n T2= Q1n Q0n
&
FF0
Q0
1J
FF1
1J
Q1
C1
C1
FF1
1J C1
&
B
Q2
1K
1K
Q0
Q1
1K
Q2
3. 3 位二进制同步可逆计数器 (1) 单时钟输入二进制同步可逆计数器
加/减 控制端
&1
&1
C/B &1
U/D 1
1
1J C1
Q0
1K
CP
FF0 Q0
按计数的增 减分：
加法计数器 减法计数器 可逆计数 (Up-Down Counter)
按计数值的 二进制编码计数器 编码方式分： 二—十进制计数器
按数制分：
二进制计数器 十进制计数器
N 进制(任意进制)计数器
同步二进制加法计数器结构组成及原理
计数器计数容量、长度或模的概念
计数器能够记忆输入脉冲的数目，即电路的有效状态
CP2=Q1
二-八-十六进制计数器的实现
FF0 Q0
数电检测题1-3及答案
数电检测题1及答案一、填空题（20分）1．数字信号只有 和 两种取值。
2．十进制123的二进制数是 ；八进制数是 ；十六进制数是 。
3．设同或门的输入信号为A 和B ，输出函数为F 。
若令B=0，则F= 若令B=1，则F=4．三态门的输出有 、 、 三种状态。
5．设JK 触发器的起始状态Q=1 若令J=1，K=0，则=+1n Q 。
若令J=1，K=1，则=-1n Q 。
6．BCD 七段翻译码器输入的是 位 码，输出有 个。
7．一个N 进制计数器也可以称为 分频器。
8．有一个6位D/A 转换器，设满度输出为6.3V ，输入数字量为110111，则输出模拟电压为 。
9．设ROM 容量为256字×8位，则它应设置地址线 条，输出线 条。
10．用256字×4位RAM ，扩展容量为1024字×8位RAM ，则需要 片。
二 、选择题（20分）1． 离散的，不连续的信号，称为（ ） A 、模拟信号 B 、数字信号2． 组合逻辑电路通常由（ ）组合而成。
A 、门电路 B 、触发器 C 、计数器3． 十六路数据选择器的地址输入（选择控制）端有（ ）个 A 、16 B 、2 C 、4 D 、84． 一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ） A 、4：6 B 、1：10 C 、4：10 D 、2：4 5． 能实现脉冲延时的电路是（ ）A 、多谐振荡器B 、单稳态触发器C 、施密特触发器6．8线—3线优先编码器的输入为70I I - ，当优先级别最高的7I 有效时，其输出012Y Y Y 的值是（ ）A 、111B 、010C 、000D 、1017．JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A 、J=K=0 B 、J=K=1 C 、J=O ，K=18．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）A 、1011—0110—1100—1000—0000B 、1011—0101—0010—0001—0000 9．有一位二进制数码需要暂时存放起来，应选用（ ）A、触发器B、2选1数据选择器C、全加器10．EPROM是指（）A、随机读写存储器B、可编程逻辑阵列可编程只读存储器 D、可擦除可编程只读存储器三、判断题（10分）1、n个变量的逻辑函数，其全部最小项共有n个。
三位二进制减法计数器真值表
三位二进制减法计数器真值表在计算机科学和数字电子技术中，二进制是一种常用的计数系统。
它由两个数字0和1组成，可以用来表示数字、字符和其他信息。
在许多计算机中，使用二进制进行加法和减法运算是非常常见的。
而二进制减法是通过将减数与被减数相减得到差值的过程。
为了进行二进制减法运算的实现，我们可以使用一个二进制减法计数器。
这个计数器可以将两个二进制数相减，并输出差值。
一个三位二进制减法计数器由三个二进制位构成，每个位可以取0或1的值。
这样的计数器可以表示从0到7之间的数字范围。
下面是一个三位二进制减法计数器的真值表：被减数（A）减数（B）差值（D）000 000 000001 000 001010 000 010011 000 011100 000 100101 000 101110 000 110111 000 111000 001 111001 001 000010 001 001011 001 010 100 001 011 101 001 100 110 001 101 111 001 110 000 010 110 001 010 111 010 010 000 011 010 001 100 010 010 101 010 011 110 010 100 111 010 101 000 011 101 001 011 110 010 011 111 011 011 000 100 011 001 101 011 010 110 011 011 111 011 100000 100 011 001 100 100 010 100 101 011 100 110 100 100 111 101 100 000 110 100 001 111 100 010 000 101 010 001 101 011 010 101 100 011 101 101 100 101 110 101 101 111 110 101 000 111 101 001 000 110 001 001 110 010 010 110 011 011 110 100 100 110 101101 110 110110 110 111111 110 000000 111 000001 111 001010 111 010011 111 011100 111 100101 111 101110 111 110111 111 111在这个真值表中，被减数（A）和减数（B）分别取0和1的所有情况下，都列出了对应的差值（D）。
三位二进制同步减法计数器
1 三位二进制同步减法计数器的设计(000、010)1.1 课程设计的目的1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能3、学会使用实验箱、使用软件画图4、了解计数器的工作原理1.2 设计的总体框图1.3 设计过程1逻辑抽象分析CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图状态000、010为无效状态，据分析状态图为：/0 /0 /0 /0 /0001011100101110111/13 选择触发器，求时钟方程、输出方程和状态方程● 选择触发器由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个下降沿触发的JK 触发器。
● 求时钟方程因为是同步，故012CP CP CP CP ===● 求输出方程1.3.1 输出C 的卡诺图根据输出C 的卡诺图可得输出方程为C=Q 2n Q 1n● 求状态方程计数器的次态的卡诺图为1.3.2 次态210n n nQ Q Q 的卡诺图各个触发器的次态卡诺图如下：1.3.3 2nQ 次态卡诺图1.3.4 1n Q 的次态卡诺图1.3.5 0nQ 的次态卡诺图根据次态卡诺图可得次态方程为：Q 2n+1=Q 1n Q 0n +Q 2n Q 1nQ 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n4 求驱动方程Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n驱动方程是：J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2J 2 = Q 1n K 2=Q 0n Q 1n5 检查是否能自启动将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：/0 /0000 111 010 001而000、010都是有效状态，故设计的电路能够自启动。
三位二进制同步减法计数器(无效状态：000、111)电压串联负反馈放大电路教材
课程设计任务书目录1. 数字电子设计部分 (1)1.1 课程设计的目的与作用 (1)1.2设计任务： (1)1.2.1同步计数器 (1)1.2.2串行序列信号检测器 (1)1.3设计原理： (2)1.3.1同步计数器 (2)1.3.2串行序列信号检测器 (2)1.4实验步骤： (3)1.4.1同步计数器： (3)1.4.2串行序列检测器 (6)1.5设计总结和体会 (9)1.6参考文献 (10)2．模拟电子设计部分 (11)2.1课程A设计的目的与作用 (11)2.1.1课程设计 (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.2.1 设计任务：负反馈放大电路的基本框图 (11)2.2.2 Multisim软件环境的介绍 (12)2.3电路模型的建立 (15)2.4理论分析及计算 (15)2.4.1电路反馈类型的判断 (15)2.4.2对电压串联负反馈电路的理论分析 (16)2.5仿真结果分析 (19)2.6设计总结和体会 (23)2.7 参考文献 (24)1. 数字电子设计部分1.1课程设计的目的与作用1．了解同步计数器及序列信号发生器工作原理；2．掌握计数器电路的分析，设计方法及应用；3．掌握序列信号发生器的分析，设计方法及应用；4．学会正确使用JK触发器。
1.2设计任务：1.2.1同步计数器1. 使用设计一个循环型3位2进制同步减法计数器，其中无效状态为（000,111），组合电路选用与门和与非门等。
2. 根据同步计数器原理设计减法器的电路图。
3. 根据电路原理图使用Multisim进行仿真。
4. 将电路图进行实际接线操作。
5. 检查无误后，测试其功能。
1.2.2串行序列信号检测器1.使用设计一个序列信号检测器，其中序列为（1110），组合电路选用与门和与非门等。
2.根据序列发生检测器原理设计检测器的原理图。
3.根据电路原理图使用Multisim进行仿真。
4.将电路图进行实际接线操作。
三位二进制减法计数器与芯片仿真新编进制减法计数器
三位二进制减法计数器与芯片仿真新编进制减法计数器IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】目录1课程设计的目的与作用课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2所用multisim软件环境介绍软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim10启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
NIMultisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。
凭借NIMultisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。
借助专业的高级SPICE分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。
与NILabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
三位二进制同步减法计数器
3、朱定华、陈琳、吴建新编著 《电子电路测试与实验》
4、楼顺天、周佳社主编 《微机原理与接口》
5、刘红玲、邵晓根主编 《微机原理与接口技术》
物理与电子信息学院数字电路课程设计成绩表专业：电气技术教育班级：10电气本学号：100805004姓名：胡丹
课题名称
对课程设计进行了总结，有体会，并能提出设计的改进、建设性意见。（0-5分）
设计报告成绩：
电子
作品成绩
评分标准：
电路正确，能完成设计要求提出的基本功能。（0-30分）
电路板焊接工艺规范，焊点均匀，布局合理。（0-20分）
(其中直流电源部分占20%，功能部分80%)
电子作品成绩：
课程设计成绩
总成绩：
指Байду номын сангаас教师：
101
图（3）
00 01 11 10
0
1
x
0
0
1
x
0
1
1
图（4）
00 01 11 10
0
1
x
1
1
1
x
1
1
0
图（5）
00 01 11 10
0
1
x
0
0
1
x
1
0
1
图（6）
2.2.3 状态方程与驱动方程
状态方程:
= +
= +
= + +
驱动方程：
J2= K2=
J1=1 K1=
J0= K0=
2.2.4 电路图
图（7）
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。设计同步计数器按照下面的思路进行分析。
三位二进制同步加法计数器设计
目录1 数字电子设计部分 (1)1.1课程设计的目的 (1)1.2设计的总体框图 (1)1.3设计过程 (1)1.4设计的逻辑电路图 (7)1.6实验仪器 (10)1.7实验结论 (10)1.8参考文献 (11)2 模拟电子设计部分 (11)2.1 课程设计的目的与作用: (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.3 差分放大电路 (12)2.3.1长尾式差分放大电路 (12)2.3.2 恒流源式差分放大电路 (16)2.4 反馈 (21)2.4.1电压并联负反馈 (21)2.4.2电压串联正反馈 (23)2.5 电压比较器 (24)2.5.1单限比较器 (24)2.5.2滞回比较器 (26)2.5.3双限比较器 (28)2.6 设计总结和体会 (30)2.7 参考文献 (31)1 数字电子设计部分1.1课程设计的目的1、加深对教材的理解和思考，并通过设计、验证证实理论的正确性。
2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。
3、检测自己的数字电子技术的掌握程度。
1.2设计的总体框图①下图为三位二进制同步加法器示意框图：②下图为三位二进制同步加法器示意框图：1.3设计过程1、三位二进制同步加法计数器（无效态为010、011）（设输出为进位数）。
①根据题意可以确定出3位二进制加法器的状态图：000/0−−→001/0−−→100/0−−→101/0−−→110/0−−→ 111/1排列：nnn210Q Q Q3位二进制加法计数器的状态图下图为三位二进制同步加法计数器（无效态为010、011）的时序图：②选择触发器，求时钟方程。
选择触发器：由于JK 触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK 触发器。
求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即012CP CPCP CP === ③求输出方程和状态方程：卡诺图如下：ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：ⅱ、下图为3位二进制同步加法器的输出的卡诺图：ⅲ、下图为3位二进制同步加法器的次态n+12Q 的卡诺图：ⅳ、下图为3位二进制同步加法器的次态n+11Q 的卡诺图：ⅴ、下图为3位二进制同步加法器的次态n+10Q 的卡诺图：根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：nY Q=1nQ CP↓n+1n n n n n n n n20210202102()n nQ Q Q Q Q Q Q Q Q Q Q=++=+n+1n n n n120101nQ Q Q Q Q Q=+n+1n00Q Q=④求驱动方程JK触发器的特性方程为：1n n nQ JQ KQ+=+CP↓直接对照现态的系数，写出驱动方程的：n20n n210J QK Q Q==n n120n10J Q QK Q==11JK==⑤检查电路是否能够自启动将无效态010、011代入状态方程中进行计算，结果如下：010/0−−→011/0−−→100（有效态）故而能够自启动。
数字逻辑设计试题(4)完成
1、逻辑变量的取值有_______ 、________2、基本的逻辑门电路有___________ ____________ ____________3、若将输入变量的全部组合和对应的输出函数列成的表格称为____________4、最简单的逻辑函数表达式的条件为___________、5、F(A.B.C)=BC它包含了_______个最大项。
6、F=AB(BC+AD+B)=_____________7、F=A+B+C+D的表达式称为___________表达式。
8、用0、1组成一串数码代表某个具有特定含义信息的过程称_________9、如图1.9电路称为_________10、PAL器件由一个_________和一个固定___________组成，中文名字称为_________11、DAC是将_________信号转换为___________信号的电路。
12、时序逻辑电路根据时钟脉冲源可分为______ 和_________电路二、选择题（20分）1、和二进制数（10001010.1）等值的十六进制数（）A (8 A．8) 8B (212．2)8 C. (76．8)8 D. (92．8)82、和二进制数（100101）2对应的格雷码（）A. 101010B. 110111C. 101000D. 1101103、和8421BCD码（100010010011.0011）对应的十进制数为（）A. 893.3B. 896.7C. 893.6D. 983.74、F(ABC)=ABC+A BC+A B C+A B C的最大项为( )A. ΠM(0.2.4.7)B. ΠM(1.3.5.7)C.ΠM(0.2.4.6)D.ΠM(0.2.3.6)5、F=(A+B)(A+C)的反演式为（）A. F=A B+A CB. F=A B+A CC. F=A B+A CD. F=A+BC6、对负逻辑而言，电路为与非门，对正逻辑而言为（）A. 与门B. 或门C. 或非门D. 异或门7、D触发器在同步工作时，Q n=0要求达到Q n+1=1, 则D应为（）A. 0B. 1C. 0或1 D 无法确定8、1个具有n位地址码输入，m位数据输出的ROM其存贮容量为（）A. n×mB. 2n×mC. 2m×nD. 2m9、A·A·B·C·B=( )A. BB. AC. CD. 010、如图2.10为（）A 三位同步二进制加法计数器 B. 三位同步二进制减法计数器C. 三位异步二进制加法计数器D. 三位异步二进制减法计数器三、改错题（指出错误并改正10分）1、两个n位二进制相加，第i位被加数为A i,加数为B i相邻低位进位为C i-1，则第i位的本位和S i的表达式为S i=A i B i C i+A i B i C i-1+A i B i C i-1+A i B i C i-1改正表达式为：2、只读存储器是由与阵列构成3、某一RAM器中，某同学说，它是只能读出而不能写入的一种存储器4、竞争冒险是由于门电路的延迟而产生的5、MUX称为数据分配器，也称为多路选择开关四、化简题（10分）1、用代数法化简F=A+C+A·B+C+B+C+AB C+A B C2、用卡诺图化简F=A B C+AB C+ABC+B C D五、分析题（本科16分，专科20分）1、如图5.1分析其逻辑功能2、如图5.2有边沿JK触发器组成，分析其逻辑功能六、设计题（本科班做1—3题，24分，专科做1—2题，20分）1、试用与非门设计一个“三变量一致电路”，假设输入信号原变量、反变量都存在2、试将T＇触发器转换为J-K触发器，并用与非门转换，画出逻辑电路图3、试设计一个可逆的同步四进制计数器，要求：X=0时进行加法计数, X=1时进行减法计数, 用J-K触发器实现.。
三位二进制减法计数器的设计样本
目录1设计目与作用 (1)1.1设计目及设计规定 (1)1.2设计作用 (1)2设计任务 (1)3三位二进制减法计数器设计 (1)3.1设计原理 (1)3.2设计过程 (2)4 74161构成227进制同步计数器并显示 (4)4.1设计原理 (4)4.2设计过程 (4)5仿真成果分析 (5)5.1三位二进制减法计数器仿真成果 (5)5.2 74161构成227进制同步计数器仿真成果 (8)6设计总结 (8)7参照文献 (9)1设计目与作用1.1设计目及设计规定按规定设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术理解，巩固课堂上学到知识，理解计数器，并且加强对软件multisim理解。
1.2设计作用multisim仿真软件使用，可以使咱们对计数器及串行检测器有更深理解，并且学会分析仿真成果，与理论成果作比较。
加强了自我动手动脑能力。
2设计任务1.三位二进制减法计数器（无效状态001，011）2.74161构成227进制同步计数器并显示3三位二进制减法计数器设计3.1设计原理设计一种三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111/1排列n n n210Q Q Q图3.1.1 状态图3.2设计过程a ．选取触发器由于JK 触发器功能齐全，使用灵活，在这里选用3个CP 上升沿触发边沿JK 触发器。
b ．求时钟方程采用同步方案，故取012CP CP CP CP === c ．求状态方程由3.1所示状态图可直接画出电路次态n+1n+1n+1210Q Q Q 卡诺图。
再分解开便可以得到如图各触发器卡诺图。
Q 1n Q 0nQ 2n 00 01 11 101图3.2.1次态n+1n+1n+1210Q Q Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 10 01图3.2.2n+12Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 10 0 1图3.2.3 n+11Q 卡诺图Q 1n Q 0nQ 2n 00 01 11 100 1图3.2.4 n+1Q 卡诺图状态方程：nn Q Q Q Q Q Q 01n 2n 1n 21n 2++=+ （1）n n n n n Q Q Q Q Q 010111+=+ （2）n 0n 1n 2n 1n 21n 0Q Q Q Q Q Q +=+ （3） （2）求驱动方程JK 触发器特性方程为n n 1n Q K Q J Q +=+120Q Q J ⊕=，n Q Q K 1n20+=n 011Q K J ==n 0n 12Q Q J +=，n 0n 12Q Q K =（3）画逻辑电路图选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示逻辑电路图。
重庆理工大学考研试题804电子技术2013年-2018年(含2018年答案)
重庆理工大学硕士研究生试题专用纸
图2 三、（本题 16 分）在图 3 示电路中，设 A1、A2、A3 均为理想运算放大器， 其最大输出电压幅值为±12V。 1. 试说明 A1、A2、A3 各组成什么电路？(6 分) 2. A1、A2、A3 分别工作在线性区还是非线性区？(3 分) 3. 若输入为 1V 的直流电压，则各输出端 uO1、uO2、uO3 的电压为多大？(7 分)
CR LD CTP CTT CP D0 D1 D2 D3 0 × × × × ×××× 1 0 × × ↑ d0d1 d2 d3 1 1 1 1 ↑ ×××× 1 1 × 0 × ×××× 1 1 0 1 × ××××
Q0 Q1 Q2 Q3 0000
d0 d1 d2 d3 正常计数
保持（但 C=0）
重庆理工大学硕士研究生试题专用纸
重庆理工大学 2013 年攻读硕士学位研究生入学考试试题
学院名称：电子信息与自动化学院 学科、专业名称：仪器科学与技术 考试科目（代码）：802 电子技术（A）
（试题共 6 页）
注意：1.所有试题的答案均写在专用的答题纸上，写在试题纸上一 律无效。
2.试题附在考卷内交回。
失真。
4．在放大电路中，欲减低输出电阻应引入
负反馈。
5．理想运放工作在非线性区时的特点是
第3页
重庆理工大学硕士研究生试题专用纸
图8
第4页
重庆理工大学硕士研究生试题专用纸
重庆理工大学 2015 年攻读硕士学位研究生入学考试试题
学院名称：电子信息与自动化学院 学科、专业名称：仪器科学与技术；精密仪器及机械、测试计量技术及 仪器、电气测试技术与仪器 考试科目（代码）：电子技术(含模拟电路、数字电路)(804)(A 卷) （试题共 5 页） 注意：1.所有试题的答案均写在专用的答题纸上，写在试题纸上一律 无效。
数电 第6章时序电路
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
数字电子技术基础课件：5.2 计数器 (Counter)
2) CC4520
VDD 2CR 2Q32Q22Q12Q02EN2CP
16 15 14 13 12 11 10
9
CC4520
12345678
Q0 Q1 Q2 Q3
1 2
CC4520
1CP1EN1Q0 1Q1 1Q1Q31CR VSS
触发器
C1 1K
负载均匀
Q2
&
C
FF2
并行进位
1J C1
Q2
低位触发
1K
器负载重
Q2
(4) 用T ’型触发器构成的逻辑电路图
Q0
Q1
Q2
1
FF0
1J
1
FF1
1J
1
FF2
1J
C1
C1
C1
1K
1K
1K
Q0
Q1
&
&
Q2 C
&
CP
(5) n 位二进制同步加法计数器级联规律：
i -1
Ti Qin1Qin2 Q1nQ0n
CP，CPD= CP，CPU=
0 0
4. 集成二进制同步计数器
(1) 集成 4 位二进制同步加法计数器
1) 74LS161 和 74LS163
引脚排列图 VCC CO Q0 Q1 Q2 Q3 CTT LD
逻辑功能示意图
Q00 Q01 Q012 0Q13
16 15 14 13 12 11 10 9
CTP
CO
74161(3)
CTT
74161
1 2 3 4 56 7 8
计数器的分类
1. 按照进位制数（计数器的模数）划分：★ 二进制计数器随着计数脉冲（时钟脉冲）的输入，按照二进制数规律计数的计数器称为二进制计数器，再具体划分，2个状态循环的是1位二进制计数器，4个状态循环的是2位二进制计数器，8个状态循环的是3位二进制计数器，以此类推。
★ 十进制计数器随着计数脉冲（时钟脉冲）的输入，按照十进制数规律计数的计数器称为十进制计数器，与二进制计数器的内涵不同的是，这里不区分位数，也就是说，十进制计数器就是10个状态循环的计数器。
★进制计数器 除了上述的二进制计数器和十进制计数器外，其他进制（其他 个状态循环）的计数器，都统称为进制计数器。
2. 按计数的增减趋势（状态迁移顺序）划分：★ 加法计数器工作循环中，状态以递增规律迁移的计数器就称为加法计数器，也叫递增计数器。
★ 减法计数器工作循环中，状态以递减规律迁移的计数器就称为减法计数器，也叫递减计数器。
★ 可逆计数器既可以进行递增计数，也可以进行递减计数的计数器，称为可逆计数器，也叫双向计数器。
一般而言，可逆计数器设置有加减控制信号，加减控制信号的不同信号输入，决定了该计数器具体的状态迁移顺序，上一节中，【例8.2.2】所示电路就是一个典型的可逆计数器。
3. 按时钟脉冲输入方式（计数器工作方式）划分：★ 同步计数器计数器电路中，使用的触发器类型相同，且共用相同的计数脉冲（时钟脉冲）信号时，就称为同步计数器，其内部的触发器的工作点一致，状态变化同时发生。
★ 异步计数器计数器电路中，使用的触发器的工作点不一致，状态变化的时间不一致，就称为异步计数器。
从电路结构上看，异步计数器内部，往往有的触发器的时钟信号是输入的计数脉冲，有的触发器的时钟信号却是其他触发器的输出状态。
N N N按照时钟脉冲输入方式来划分计数器种类，其实际含义，和时序逻辑电路分为同步时序电路和异步时序电路的划分是一致的，常常就称为计数器按照工作方式的区分。
综合上述三种分类方式，形成了计数器繁多的种类区分，如图8.3.1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6、参考文献
1、清华大学电子学教研组、杨素行主编 《数字电子技术简明教程》
3位二进制同步减法计数器
设计任务与要求Biblioteka 1、设计一个3位二进制同步加法计数器（无效状态为001 100）
设计报告成绩
评分标准：
有合理的方案设计和论证、电路参数的计算、总原理图和清单。（0-20分）
电路板制作、调试规范，有详细制作和调试过程。（0-10分）
电路板测试合理，对性能指标测试数据完整，正确；进行数据处理规范，进行了误差计算和误差分析。（0-15分）
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。设计同步计数器按照下面的思路进行分析。
图（1）
2.2 设计过程
2.2.1 状态图
000111110101011010
图（2）
2.2.2 卡诺图
00 01 11 10
0
111
xxx
010
000
1
xxx
011
110
2、张丽萍、王向磊老师主编 《数字逻辑实验指导书》
3、朱定华、陈琳、吴建新编著 《电子电路测试与实验》
4、楼顺天、周佳社主编 《微机原理与接口》
5、刘红玲、邵晓根主编 《微机原理与接口技术》
物理与电子信息学院数字电路课程设计成绩表专业：电气技术教育班级：10电气本学号：100805004姓名：胡丹
课题名称
2012年4月8日
对课程设计进行了总结，有体会，并能提出设计的改进、建设性意见。（0-5分）
设计报告成绩：
电子
作品成绩
评分标准：
电路正确，能完成设计要求提出的基本功能。（0-30分）
电路板焊接工艺规范，焊点均匀，布局合理。（0-20分）
(其中直流电源部分占20%，功能部分80%)
电子作品成绩：
课程设计成绩
总成绩：
指导教师：
101
图（3）
00 01 11 10
0
1
x
0
0
1
x
0
1
1
图（4）
00 01 11 10
0
1
x
1
1
1
x
1
1
0
图（5）
00 01 11 10
0
1
x
0
0
1
x
1
0
1
图（6）
2.2.3 状态方程与驱动方程
状态方程:
= +
= +
= + +
驱动方程：
J2= K2=
J1=1 K1=
J0= K0=
2.2.4 电路图
图（7）
赣南师院物理与电子信息学院
数字电路课程设计报告书
***********
班级：电气教育技术10级
学号：*********
时间：2012年 4月8日
3位二进制同步减法计数器
1、设计任务与要求
设计一个3位二进制同步减法计数器（无效状态为001 100）
2、方案设计与论证
2.1 基本原理
计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
3、总原理图及元器件清单
3.1 原理图
图（8）
3.2 原件清单
元器件
数量
74LS112
3
74LS00
1
LED数码显示管
1
图（9）
4、实验结果
图（10）
图（11）
图（12）
图（13）
图（14）
图（15）
图（16）
5、结论与心得
通过这次课程设计，使我对计数器的工作原理有了深刻的理解，这对以后我用计数器的有关芯片做一定功能的电路打下了一定的基础。不过，在使用WORD时，有一定的障碍，设计课程的同时也使我对WORD有了更深一层的理解！同时，老师耐心的辅导，使得自己的课程设计可以顺利完成，并且老师对实验原理深入透彻的讲解，使我对数电这门课有了更深入的了解，受益匪浅。