数电第二章习题.docx
数电第2章作业答案
自我检测题解
题 2.1 答：TTL 与非门输入端采用多发射极管的主要作用是 速度快 。 题 2.2 答：TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其他输入 端并接 。 题 2.3 答：题 2.3 肖特基三极管是普通三极管集电结并联一个 肖特基二极管 （SBD） ，其正向压降较小容易导通。当三极管趋于深度饱和状态时，肖特基二极 管 分流 了三极管的一部分电流，使三极管工作在浅饱和状态。 题 2.4 答：TTL 与非门输出端采用推拉式输出的主要作用是 较强的负载能力 。 题 2.5 答：TTL 与非门的灌电流负载发生在输出低电平电平情况下，负载电流越大，则 输出电平越 高 。 题 2.6 答：门电路输入端个数称为门的 扇入 系数，门电路带同类门数量的多少称为门 扇出 系数。 题 2.7 答：TTL 三态门的三种可能的输出状态分别是 高电平 、 低电平 和 高阻态 。 题 2.8 答：在 TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路 有 OC 门，三态门 ，能实现总线连接方式的门电路有 三态门 。 题 2.9 答：CMOS 门电路与 TTL 门电路相比最大的优点是 低功耗 。 题 2.10 答：用工作速度来评价 TTL、ECL 和 CMOS 集成电路，速度快的集成电路依次 为 ECL；TTL；CMOS 。 题 2.11 答：用抗干扰能力来评价 TTL、ECL 和 CMOS 集成电路，抗干扰能力强的集成 电路依次为 CMOS；TTL；ECL 。 题 2.12 两输入异或电路的一输入端接地，另一输入端接信号，输出与输入的关系式 （A) F=A； （B) F=B； （C) F= A ； （D) F= B 。
数电各章复习题及答案(DOC)
数电各章复习题及答案(DOC)第1章逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为A.8421BCD码B.5421BCD码C.余三码D.格雷码2．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D.163．十进制数25用8421BCD码表示为A.10101B.00100101C.100101D.101014．与十进制数（53.5）10等值的数或代码为A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)26.常用的BCD码有A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有A.容易设计B.通用性强C.保密性好D.抗干扰能力强8.逻辑变量的取值１和０可以表示：A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F的对偶式，可将F中的A.“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10.A+BC=A.A+BB.A+CC.（A+B）（A+C）D.B+C11.在何种输入情况下，“与非”运算的结果是逻辑0。
A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为113.以下表达式中符合逻辑运算法则的是2A.C·C=CB.1+1=10C.0<1D.A+1=114.当逻辑函数有n个变量时，共有个变量取值组合？2nA.nB.2nC.nD.215.逻辑函数的表示方法中具有唯一性的是A.真值表B.表达式C.逻辑图D.卡诺图16.F=AB+BD+CDE+AD=A.ABDB.(AB)DC.(AD)(BD)D.(AD)(BD)17.逻辑函数F=A(AB)=A.BB.AC.ABD.AB二、判断题（正确打√，错误的打某）1.8421码1001比0001大。
数字电路与逻辑设计 第02章 习题解答
IoH 0.5mA = ≈ 167 IiH 3 × 1uA IoH 0.5mA = ≈ 167 IiH 3 × 1uA
由 CMOS 的与非门电路可以得到，当与非门的 3 个输入端并接到高电平时，三个串接的 NMOS 管导通，而三个并接的 PMOS 管都截止，所以其输入高电平总电流为 3×IiH， n = 2）当非们输出为低电平时： 由 CMOS 的或非门电路可以得到，当或非门的 3 个输入端并接到低电平时，三个并接的 NMOS 管都截止，而三个串接的 PMOS 管导通，所以其输入低电平总电流为 3×IiL， n =
题图 2-7 答案：不能 2-8 由 CMOS 门组成的电路如题图 2-8 所示。已知 VDD =5V，VOH ≥3.5Ｖ，VOL ≤0.5Ｖ。门的驱动能力 IO=±4mA。问某人根据给定电路写出的输出表达式是否正确？
题图 2-8 (a) F1 = AB • CD 2-9 正确 (b) F2 =AB+CD 正确 (c) F3 =AB+CD 不正确
题图 2-5
∴ RL ≤
答案：①输出为高电平时：
′ − VOH (min) VCC nI OH + mI IH
(n = 2, m = 8)
=
5−3 = 3.2k 2*0.15 + 8*0.04
RL ≥
②当输出为低电平：
′ − VOL VCC (m ' = 6) I LM − m′I IL 5 − 0.3 = 0.47 K 16 − 6 ×1
RP (V − v BE 1 ) RP + R1 CC
0.1 (5 − 0.7) = 0.14V = 0.1 + 3
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
数字电子技术第二章（逻辑门电路）作业及答案
数字电子技术第二章（逻辑门电路）作业及答案第二章（逻辑门电路）作业及答案1．逻辑门电路如下图所示：（1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。
（2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。
答案:（1）,,,（2）,,,2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。
答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。
3、试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。
解：（1）（2）4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
（2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题：（1）电源电压范围；（2）输出高电平电压范围；（3）输出低电平电压范围；（4）输入高电平电压范围；（5）输入低电平电压范围；（6）该芯片的电源电流；（7）典型传播延迟时间；（8）扇出系数。
数电第二章习题教材
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
数字电路与系统设计：第2章习题答案
习题目录2.1 (2)2.2 (2)2.3 (2)2.4 (3)2.5 (3)2.6 (4)2.7 (4)2.8 (4)2.9 (4)2.10 (4)2.11 (5)2.12 (5)2.13 (7)2.14 (8)2.1 有A 、B 、C 三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m （ ）。
（1）如果A 、B 、C 均为0或其中一个信号为1时。
输出F=1，其余情况下F=0。
（2）若A 、B 、C 出现奇数个0时输出为1，其余情况输出为0。
（3）若A 、B 、C 有两个或两个以上为1时，输出为1，其余情况下，输出为0。
F 1m 4）F 2m ）3m 7）2.2 试用真值表证明下列等式：（1）A ⎺B+B ⎺C+A ⎺C=ABC+⎺A ⎺B ⎺C （2）⎺A ⎺B+⎺B ⎺C+⎺A ⎺C=AB BC AC 证明：（1）真值表相同，所以等式成立。
（真值表相同，所以等式成立。
2.3 对下列函数，说明对输入变量的哪些取值组合其输出为1？ （1）F （A,B,C ）=AB+BC+AC（2）F （A,B,C ）=(A+B+C)(⎺A+⎺B+⎺C) （3）F （A,B,C ）=(⎺AB+⎺BC+A ⎺C)AC解：本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。
（1）F 输出1的取值组合为：011、101、110、111。
（2）F 输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。
2.4试直接写出下列各式的反演式和对偶式。
(1)F(A,B,C,D,E)=[(A⎺B+C)·D+E]·B(2) F(A,B,C,D,E)=AB+⎺C⎺D+BC+⎺D+⎺CE+B+E(3) F(A,B,C)=⎺A⎺B+C ⎺AB C解：(1) ⎺F=[(⎺A+B)·⎺C+⎺D]·⎺E+⎺BF'=[(A+⎺B)·C+D]·E+B(2) ⎺F=(⎺A+⎺B)(C+D)·(⎺B+⎺C)·D·(C+⎺E)·⎺B·⎺EF'=(A+B)(⎺C+⎺D)·(B+C)·⎺D·(⎺C+E)·B·E(3)⎺F=(A+B)·⎺C+ A+⎺B+CF'=(⎺A+⎺B)·C+⎺A+B+⎺C2.5用公式证明下列等式：(1)⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D=⎺A+BC(2)AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=⎺A + B +⎺C+⎺D证明：(1) ⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D ——⎺A⎺C⎺D被⎺A⎺C削去=⎺A(⎺B+⎺C)+BC=⎺A BC+BC ——削去互补因子=⎺A+BC(2) AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+BC D+BC ——增加冗余因子BC，为了削去BCD中的BC =AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C⎺D ——B⎺CD与BCD合并成BD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C ——BD与B⎺C⎺D削去互补因子=⎺BC⎺D+BD+ACD+⎺BCD+B⎺C ——⎺AB⎺C⎺D被B⎺C削去=⎺BC+BD+ACD+B⎺C ——⎺BC⎺D与⎺BCD合并=⎺BC+BD+CD+ACD+B⎺C ——增加CD，可削去ACD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=A⎺B⎺C (BC+BC⎺D)+⎺A+B+⎺D ——BC+BC⎺D削去互补因子=A⎺B⎺C (⎺B+⎺C+⎺D)+⎺A+B+⎺D=A⎺B⎺C +A⎺B⎺C⎺D+⎺A+B+⎺D=A⎺B⎺C+⎺A+B+⎺D=⎺A+ B +⎺C+⎺D2.6已知⎺ab+a⎺b=a⊕b,⎺a⎺b+ab=a b,证明：（1）a⊕b⊕c=a b c（2）a⊕b⊕c=⎺a ⎺b ⎺c证明：(1)a⊕b⊕c=(a⊕b)⊕c=a⊕b · c+(a⊕b)·⎺c=(a b)·c+ a b⎺c=a b c(2)(a⊕b)⊕c = (a⊕b) c=a b c=a b ⎺c=⎺a ⎺b ⎺c2.7试证明：（1）若⎺a⎺b+ a b=0则a x+b y=a⎺x + b⎺y证明：⎺a⎺b+ a b=0 即a b=0 ∴a =⎺bax + by =⎺bx + by = ⎺bx · by=(b+⎺x)(⎺b+⎺y)=b⎺y+⎺b⎺x+⎺x⎺y=a⎺x+b⎺y（2）若⎺a b+a⎺b=c，则⎺a c + a⎺c=b证明：a⊕b=c => a⊕b⊕c=c⊕c => a⊕b⊕c=0 => a⊕b⊕c⊕b=0⊕b => a⊕c=b2.8将下列函数展开成最小项之和：（1）F（ABC）=A+BC（2）F（ABCD）=（B+⎺C）D+(⎺A+B) C（3）F(ABC)=A+B+C+⎺A+B+C解：（1）F（ABC）=A+BC=A（B+⎺B）(C+⎺C)+(A+⎺A)BC=⎺ABC+A⎺B⎺C+A⎺BC+AB⎺C=∑m(3,4,5,6)(2) F（ABCD）=（B+⎺C）D+(⎺A+B) C=BD+⎺CD+⎺AC+BC=∑m(1,3,5,6,7,9,13,14,15)(3) F(ABC)=A+B+C+⎺A+B+C=∑m(0,2,6)2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电路课后习题答案第二章
2.8
(a)
(b)
2.9
(a)
(b)
2.10 (a)
(b)
(c)
2.11 decimal signed-magnitude two’s-magnitude one’s-complement 2.12 (a)
11010100 (b) 101110011 (c) 01011101 (d) 00100110 + 10101011 + 11010110 + 00100001 + 01011010 ------------------------------------------------------------------------------------------------------------------------01111111 10001111 01111101 10000000 yes no no yes
2.6
(a) (c) (e) (g) (i)
125 10 = 1111101 2 209 10 = 11010001 2 132 10 = 1000100 2 727 10 = 10402 5 1435 10 = 2633 8 1100010 110101 + 11001 ------------------------1001110 110000 110101 - 11001 -----------------------011100 1372 + 4631 ------------------6223 1372 + 4631 ------------------59A3 (b)
2.7
(a)
111111110 (d) 11000000 1011000 (c) 11011101 101110 1110010 + 1100011 + 100101 + 1101101 ------------------------------------------------------------------------------------101000000 1010011 11011111 0011010 000010 (c) 11000100 (d) 1110010 11011101 101110 - 1101101 - 1100011 - 100101 ------------------------------------------------------------------------------------0000101 01111010 001001 47135 + 5125 ------------------54262 4F1A5 + B8D5 ---------------------5AA7A + 18 00010010 00010010 00010010 (c) 175214 (d) 110321 + 152405 + 56573 ---------------------------------------------347621 167114 F35B + 27E6 -------------------11B41 + 115 01110011 01110011 01110011 (d) 1B90F + C44E --------------------27D5D +79 01001111 01001111 01001111 –49 10110001 11001111 11001110 –3 10000011 11111101 11111100 –100 11100100 10011100 10011011
数电第二章 门电路习题参考答案
第二章 门电路思考题与习题参考答案： [题2-1]解：图p2-1(a)：V v I 7.0-<时，二极管D 导通，否则D 截止。
输出信号1O v 波形如图D2-1(a)所示。
图p2-1 (b)：V v I 7.0>时，二极管D 导通，否则D 截止。
输出信号2O v 波形如图D2-1(b)所示。
图p2-1 (c)：V v I 7.3-<时，二极管D 导通，否则D 截止。
输出信号3O v 波形如图D2-1(c)所示。
图p2-1 (d)：V v I 7.3>时，二极管D 2导通，V v I 7.2-<时，D 1导通，V v V I 7.37.2<<-时， D 1、D 2截止。
输出信号4O v 波形如图D2-1(d)所示。
图D2-1[题2-2]解：图p2-1(a)：设三极管导通，mA i B 14.0807.012=-=, mA i C 2.414.030=⨯=而mA I CS8.75.13.012=-=,所以三极管处于导通状态，V v O 7.55.12.412=⨯-= 图p2-1(b)：因为0<I v ，三极管截止，V V v CC O 12== 图p2-1(c)：设三极管导通，mA i B 28.0407.012=-=,(a)(b)(c)(d)mA i C 4.828.030=⨯=，而mA I CS 8.75.13.012=-=, 所以三极管处于饱和状态，V v v CES O 3.0== [题2-3]解：当TN GS I V v v <=时，TN U 为N 沟道增强型MOS 管的开启电压，此时处于截止状态，此时漏极D 和源极S 之间未形成有效的N 型导电通道， 0=D i ，这个状态为截止状态, D 、S 之间就如同一个断开的开关。
当V V v v TN GS I 2=≥=时，此时处于导通状态。
导通状态时，D 、S 之间形成N 型导电沟道，当GS V 一定时，D 、S 间可近似等效为线性电阻，这个电阻称为导通电阻ON R ，在D 、S 极之间就如同一个导通电阻为ON R 的闭合开关。
数字电子技术基础课后习题答案第2章习题答案
思考题：题2.1.1 答：肖特基二极管（SBD）、分流。
题2.1.2 答：基区、滞后。
题2.1.3 答：（A)、（B) 。
题2.1.4 答：对。
题2.2.1 答：A、B。
题2.2.2 答：C、D。
题2.2.3 答：4ns。
题2.2.4 答：（A）、（C）、。
题2.2.5 答：降低、降低。
题2.2.6 答：0、1和三态题2.2.7 答：若一个输出高电平，另一个输出低电平时，会在T4和T5间产生一个大电流，烧毁管子。
OC门“线与”在输出接一电阻和一5-30V电源电压。
题2.2.8 答：能、分时。
题2.2.9 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输入级的多发射极管改用SBD代替，由于SBD没有电荷存储效应，因此有利于提高电路的工作速度。
电路中还接入了D3和D4两个SBD，当电路的输出端由高电平变为低电平时，D4经T2的集电极和T5的基极提供了一条通路，一是为了加快负载电容的放电速度，二是为了加速T5的导通过程。
另外，D3经T2的集电极为T4的基极提供了一条放电通路，加快了T4的截止过程。
2. 为降低功耗，提高了电路中各电阻的阻值，将电阻R5原来接地的一端改接到输出端，以减小T3导通时电阻R5上的功耗。
题2.3.1 答：A。
题2.3.2 答：A。
题2.3.3 答：A。
题2.3.4 答：导通。
题2.3.5 答：B、C。
思考题：题2.4.1 答：（A）分流。
题2.4.2 答：(B) 内部电阻和容性负载。
题2.4.3 答：(B) 3.3V；（C）5V；(D) 30V。
题2.4.4 答：CMOS反相器和CMOS传输门。
题2.4.5 答：加入缓冲器保证输出电压不抬高或者降低，正逻辑变负逻辑或者相反，与非变成或非，或者或非变为与非。
题2.4.6 答：（C）低、高。
题2.4.7答：（A) OD门；(B) OC门；（C）三态门。
16题2.4.8 答：（A)驱动大负载；(B)电平移位。
数字电路_第二章答案
（A）
（B）
图 T2.19
（C）
（D）
［ T2.20 ］ 设图 T2.20 所示 电路 均 为 LSTTL 门电路，能 实现 F = A 功能的电路
PDF 文件使用 "pdfFactory Pro" 试用版本创建
2 集成门电路习题解答
3
是
。
EN
（A）
（B）
图 T2.20
8
解：电路为 OC 输出的同或门 ［P2.6］ 图 P3.6 中 G1、G2、G3 为 LSTTL 门电路，G4、G5、G6 为 CMOS 门电路。 试指出各门的输出状态（高电平、低电平、高阻态？） 。
G1 5V & 20Ω Y1 5V 0.3V 3.6V G2 & EN Y2 5V G3 & 10kΩ Y3
PDF 文件使用 "pdfFactory Pro" 试用版本创建
2 集成门电路习题解答
10
图 P2.9
解： F1 = A + B
F2 = A + BC
F3 = AB CD
F4 = AB EN + CD EN
［P2.1功能？如能的在括号内写 “Y” ，错的写“N” 。
+ 5V
0.2kΩ
RC
G1
A B
≥1
VD
RB
10kΩ
T2
＆
G2
C D
图 P2.8
解： （1）要使发光二极管 VD 发光必须使 T 管饱和导通，要使 T 管饱和导通，必须使 G1 输出高电平，G2 输出低电平，即 A=B=0，C=D=1，因此，当且仅当 ABCD=0011 时，VD 才可能发光。 （2）为使三极管导通时进入饱和状态，三极管β的选择必须满足 IB≥IBS，式中
数电第二章习题(DOC)
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
数电各章习题全解第2章习题作业
02..715VV
T1
· 1.4V
10kΩ
VI2
（4）经51Ω电阻接地： 51Ω
VI1= R1+51Ω (VCC - VBE) = 0.05V VB1=0.75V，VI2=0.05V （5）经10kΩ电阻接地：
VI1=1.4V，VB1=2.1V，VI2=1.4V 10kΩ电阻上和20kΩ电阻上各自的电流值不同。
题2-15 试说明在下列情况下，用万用表测量图2-71中的端得 到的电压各 VI2为多少：
（1）VI1悬空； （2）VI1接低电平（0.2V）； （3）VI1接高电平（3.2V）； （4）VI1经51Ω电阻接地； （5）VI1经10kΩ电阻接地。
图中的与非门为74系列的TTL电路，万用表使用5V量程， 内阻为20 kΩ/V。
系列的OC门，输出管截止时的漏电流 ICEO ≤ 100μA，输出低电平 VOL ≤0.4V时允许的最大负载电流 IOL (max)=8mA 。G4,G5 ,G6 为74LS 系列与非门，它们的输入电流为 |IIL|≤0.4mA、IIH≤ 20μA 。给定 VCC=5V,要求OC门的输出高、低电平应满足 VOH≥3.2V ,VOL≤0.4V。
TTL或非门 IIH=40μA， IIL=-1.6mA。
CMOS门输出高低电平虽然满
足TTL门电路的要求，但输出电流
不满足要求。
<4mA
1.6×6mA
驱动TTL门较多时，采用三极管反 相器进行转换，电流满足要求，检 验电平是否满足要求：
VOL
×
VOL
T
1. CMOS门输出VOL=0.05V时， 晶体管T截止，输出：
(完整word版)数电1-10章自测题及答案(2)
第一章绪论一、填空题1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23。
75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是:补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。
-1100101的原码为11100101，反码为10011010,补码为10011011。
10、负数-35的二进制数是—100011，反码是1011100，补码是1011101。
二、判断题1、二进制数有0~9是个数码,进位关系为逢十进一。
（）2、格雷码为无权码,8421BCD码为有权码。
（√）3、一个n位的二进制数，最高位的权值是2^n+1. （√）4、十进制数证书转换为二进制数的方法是采用“除2取余法”. (√）5、二进制数转换为十进制数的方法是各位加权系之和。
（√)6、对于二进制数负数，补码和反码相同。
（)7、有时也将模拟电路称为逻辑电路。
（）8、对于二进制数正数,原码、反码和补码都相同. (√）9、十进制数45的8421BCD码是101101。
（）10、余3BCD码是用3位二进制数表示一位十进制数. ( ）三、选择题1、在二进制技术系统中,每个变量的取值为（A ）A、0和1B、0～7C、0~10D、0~F2、二进制权值为（B ）A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为( B )A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为（B ）A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中，不是余3BCD码的是( C ）A、1011B、0111C、0010D、10016、十进制数的权值为（D ）A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于（D )A、原码B、反码C、原码加1D、反码加18、算术运算的基础是（A ）A、加法运算B、减法运算C、乘法运算D、除法运算9、二进制数-1011的补码是（D ）A、00100B、00101C、10100D、1010110、二进制数最高有效位（MSB）的含义是( A )A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。
数字电子技术基础 第02章门电路习题解
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
10kΩ
IH 3
+UCC UIH 悬空
&
Y1
UIL
≥1
Y2
5.1kΩ
(a)
UIL 10kΩ ≥1 Y4
+UCC 1kΩ
Y5
&
+UCC UIL
=1
Y6
(d)
(e)
(f)
解:TTL电路的开门电阻RON=2.5kΩ (a) 输入悬空相当于高电平,电路输出为低电平 (b) R>RON,电路输出为低电平 (c) R>RON,电路输出为低电平 (d) R=10kΩ>RON,电路输出为低电平 (e) 三态门EN=0,电路输出为高阻态 (f) R=10kΩ>RON,电路输出为低电平
下面是PMOS AB并联后再和C串联
解(1) N = I OL = 13 = 13 OL 1 I IL (2) UNL=UOFF-UOL=0.8-0.35=0.45V UNH=UOH-UON=3-1.5=1.5V
A B
R1 3kΩ T1
R2 750Ω T3
R4 100Ω
+UCC (+5V)
T4 T2 T5 R3 360Ω R5 3kΩ F
《数电》教材习题答案 第2章习题答案
思考题与习题2-1 输入信号的波形如图T2-1(a)所示，试画出图(b)中Y 1-Y 6的波形图（不考虑门电路的传 输延迟时间）。
DA Y DB Y B Y CDAB Y ABCY AY ⊕=+===+===6543211图T2-1 2-2 指出图T2-2中各门电路的输出是什么状态（高电平、低电平或高阻状态）。
已知这些门电路均为74系列TTL 门电路。
图T2-2011110010101011010111874321=⋅+⋅==⊕==+==⋅==+==⋅⋅=Y Y Y Y Y Y Y 5为高阻，Y 6为高阻。
2-3试说明在下列情况下，用内阻为20k Ω/V 的三用表的5V 量程去测量如图T2-3所示的74 系列与非门U I2端的电压应为多少： (1)U I1悬空；U I2＝1.4 V (2)U I1接0V ；U I2＝0 V (3)U I1接3V ；U I2＝1.4 V (4)U I1接5.1Ω电阻到地；U I2＝0 V(5) U I1接10k Ω电阻到地。
U I2＝1.4 V图T2-3图T2-32-4试说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同 ）。
(1) 具有推拉式输出级的电路；×(2) TTL 的OC 门；√线与(3) TTL 的三态门；√总线应用(4) 普通的CMOS 门；×(5) CMOS 三态门。
√2-5 CMOS 门电路不宜将输入端悬空使用，请说明原因。
CMOS 门电路输入阻抗高，很容易受到干扰，并且CMOS 电路为场效应管，是电压控制电流器件，悬空时容易出现静电等瞬时高压烧毁器件的现象，因此输入端不宜悬空，必须根据 实际情况做相应的处理。
2-6 请对应于输入波形画出图T2-6所示电路在下列两种情况下的输出波形：（1）忽略所有门的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。
图T2-62-7 电路如图T2-7所示，试分别列出电路的功能真值表以及输出端F 1和F 2的逻辑表达式， 并说明电路实现的逻辑功能。
数电_数电习题答案.doc
第 1 章习题答案1-1 ．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（ 1）触发器；（ 2）中央处理器；（ 3）大型存储器； （ 4）单片计算机； （ 5）多功能专用集成电路； （ 6）计数器；（ 7 ）可编程逻辑器件。
解：（ 1）小规模；（ 2）大规模；（ 3）超大规模；（ 4）超大规模；（ 5）甚大规模；（ 6）中规模；（ 7）甚大规模。
1-2 ．将下列十进制数转换为二进制数、八进制数和十六进制数。
（ 1） 45（ 2） 78（ 3） 25.125 （ 4） 34.25 （ 5）65 （ 6） 126解 ：（ 1 ） (45) 10=(101101) 2=(55) 8=(2D) 16 （ 2 ） (78) 10=(1111000) 2=(170) 8=(78) 16 （ 3 ） (25.125) 10=(11001.001)2=(170.1) 8=(78.2)16（ 4 ） (34.25) 10 =(100010.01) 2=(42.2) 8=(22.4)16（ 5） (65) 10=(1100101) 2=(145) 8=(65) 16 （ 6） (126) 10=(1111110) 2=(176) 8=(7E) 16 1-3 ．将下列十六进制数转换为二进制数和十进制数。
解：（1）(49) 16=(1001001) 2=(73) 10（2）(68) 16=(1101000) 2=(104) 10（ 3）(22.125) 16=(1100101) 2=(145) 10（ 4 ） (54.25) 16=(1010100.00100101) 2=(84.14453125) 10 （ 5 ） (35) 16=(110101) 2=(53) 10 （ 6 ） (124) 16=(100100100) 2=(292) 101-4 ．将下列八进制数转换为二进制数和十进制数。
解：（ 1）(27) =(010111) =(23) （ 2）(56) =(101110) =(46) （3）(12.34) =(1010.011100) =(10.4375)108210 82 10 82（ 4 ） (74.25)8 =(111100.010101) =(84.328125)10 （ 5 ） (35) 8=(11101) 2=(29)10（ 6 ）2(124) 8=(1010100) 2=(84) 101-5 ．将下列二进制数转换为十六进制数、八进制和十进制数。
数字电子技术基础 第02章门电路习题解
& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强；工作速度较慢 TTL门电路工作速度快；功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门： (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0
数字电子基础第二章答案
习题22－1 试用列真值表的方法证明下列等式成立。
(1) A+BC=(A+B)(A+C) (2) A AB A B +=+ (3) 0A A ⊕= (4) 1A A ⊕=(5) ()A B C AB AC ⊕+=⊕ (6) 1A B A B A B ⊕==⊕⊗解：（1）设1F A BC =+ 2()()F A B A C =++(2) 1F A AB =+ 2F A B =+(3) 10F A =⊕ 2F A =(4) 11F A =⊕ 2F A =(5) 1()F A B C =⊕+ 2F AB AC =⊕(6) 1F A B =⊕ 2F A B = 31FA B =⊕⊗2－2 分别用反演规则和对偶规则求出下列函数的反函数式和对偶式 。
(1) [()]F AB C D E B =++ (2) ()()F AB A C C DE =+++(3) F A B C D E =++++ (4) ()0F A B C ABC =++= (5) F A B =⊕解：（1）[()]F A B C D E B =+•++'[()]F A B C D E B =+•+•+(2) ()[()]F A B AC C D E =+•++'()[()]F A B A C C D E =+•++(3) ()F A B C D E =•+++'F A B C D E =••••(4) ()1F A B C A B C =••+++='()1F A B C A B C =••+++=(5) F A B ='F AB AB =+2－3 用公式法证明下列各等式。
(1) ()AB A C B C D AB A C D +++=++ (2) ()()BC D D B C AD B B D ++++=+ (3) AC AB BC ACD A BC +++=+ (4) AB BC C A AB BC CA ++=++ (5) A B C A B C ⊕⊕= (6) A B A B ⊕=⊕(7) ()()A CD ACD A C A D +=⊕⊕ 解：（1）()C B C D AB A C BC BCD AB A C BC D AB A C D ++=+++=+++=++=左边=AB+A 右边（2）()()()B C AD B BC D BC AD B BC D AD B B D ++=+++=+++=+=左边=BC+D+D 右边(3) C AB BC ACD C AB BC A C ACD A BC +++=++++=+=左边=A A 右边 (4) BC CA AB BC AC CA BC AB AC BC AB ++=+++++=++=左边=AB 右边 (5) C A B C A B C ⊕⊕=⊕==左边=A B 右边 (6) B AB AB A B ⊕=+=⊕=左边=A 右边 (7)()()()()D AACD AACD ACD AC AC AD AD A C A D +++=++=⊕⊕=左边=AC 右边2－4对于图P2－4（a ）所示的每一个电路：（1） 写出电路的输出函数表达式，列出完整的真值表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章一、选择题1 .下列表达式中不存在竞争冒险的有_CD ___________________ 。
A. Y= B+ ABB. Y=AB+ B CC. Y=AB C +ABD.Y=(A+^B)A D2•若在编码器中有50个编码对象，则要求输出二进制代码位数为B ________________________ 位。
A. 5B. 6C. 1 0D. 503. 一个1 6选一的数据选择器，其地址输入(选择控制输入)端有C 个。
A. 1B. 2C. 4D. 1 64. 下列各函数等式中无冒险现象的函数式有D 。
A. F =BC AC ABB. F =AC BC ABC. F =AC BC AB ABD. F =BC AC AB BC AB ACE. F=BC AC AB AB5 .函数F =AC ∙ AB ∙ BC ,当变量的取值为ACD 时，将出现冒险现象。
A. B=C=1B. B=C=0C. A= 1 , C=0D.A=0, B=06 .四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。
A. A I A Q X O A I A O X I A1A O X2A1A O X3B. A I A Q X OC. A I A O X ID. A I A0X37. 一个8选一数据选择器的数据输入端有E 个。
A. 1B. 2C. 3D. 4E. 88 .在下列逻辑电路中，不是组合逻辑电路的有_D _______________________ 。
A.译码器B.编码器C.全加器D.寄存器9.八路数据分配器，其地址输入端有C 个。
A. 1B. 2C. 3D. 4E. 810 .组合逻辑电路消除竞争冒险的方法有AB 。
A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰1 1 . 101键盘的编码器输出C 位二进制代码。
A. 2B. 6C. 7D. 81 2 . 用三线■-八线译码器74LS138实现原码输出的8路数据分配器，应_ABC。
A.ST A =1, ST B =D, Sl C =0B.ST A = 1 , ST B =D, ST C=DC.S T A =1, ST B = 0 , ST C=:D D.ST A = D, ST B =0 , ST C =01 3 . 以下电路中，加以适当辅助门电路，AB 适于实现单输出组合逻辑电路。
用四选一数据选择器实现函数Y=A I A 0 ∙ AA o ,应使 A 。
A.编码B.译码C.编码和译码 17•组合逻辑电路输出状态的改变（ A）A. 仅与该时刻输入信号的状态有关B. 仅与时序电路的原状态有关C. 与A 、B 皆有关18.16位输入的二进制编码器，其输出端有 （C）位 A. 256B. 128C. 4D. 319. 对于四位二进制译码器，其相应的输出端共有 （B ）A.4 个B. 16 个C. 8 个D. 10 个20. 在下列逻辑电路中，不是组合逻辑电路的有 （D ）A.译码器B.编码器C.全加器D.寄存器22.对于输出低电平有效的 2—4线译码器来说要实现， Y= AB ∙ AB 的功能，应外加（D ）A.或门B.与门C.或非门D.与非门 23•两片8-3线优先编码器（74148）可扩展成（ A ）线优先编码器。
A. 16-4B. 10-5C. 16-8D. 10-824•两片3-8线译码器（74138）可扩展成（A ）线译码器。
A. 4-16B. 5-10C. 8-16D.8-1025.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出丫7~丫0=（ C ）A.11101111B.10111111C.11111101D.1111001126.对于三位二进制译码器，其相应的输出端共有 （C ）A.4 个B. 16 个C. 8 个D. 10 个27.3线-8线译码器74LS138处于译码状态时，当输入 A 2A 1A 0=110时，输出丫7 ~丫0=（ B ）A. 进制译码器B.数据选择器C.数值比较器D.七段显示译码14 . A. D o = D 2 = 0 , D 1 = D 3 = 1 B. D o = D 2 = 1 , D 1 = D 3 = 0 C. D o = D 1 = 0 , D 2 = D 3 = 1 D. D ° = D [ = 1 , D 2=D 3=O用三线-八线译码器74LS1 38和辅助门电路实现逻辑函数Y = A 2 A 2A 1 ,A .用与非 门,Y= Y O Y ；YY 5Y 6Y 7C.用或门，Y =Y 2 Y 3D.用或 门，Y= Y o +Y +Y 4 +Y 5 +丫6 +丫716•编码电路和译码电路中， （B ）电路的输入是二进制代码A.11011111B.10111111C. 11111101D. 1111001128•具有3条地址输入线的选择器含（B ）条数据输入线。
A.4B.8C.12D.1629.八选一数据选择器74LS151的地址线为011时，输出Y= （C ）A.0B.1C. D3D. D530.1位半加器的输入和输出分别为（B ）A. A, B,CI 和S,COB. A,B 和SC. A, B 和S,CO31. 半加器的求和的逻辑关系是（D ）A.与非B.或非C.与或非D.异或32. 优先编码器74LS148输入为：—输出为：、1、〔。
当使能输入• ：1，I ■■,时，输出应为（A ）A.001B.010C.110D.01133. 在下列逻辑电路中，不是组合逻辑电路的有（C ）A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是（C）A.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（B）A.编码器B.译码器C.数据选择器D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为（B）A.2B.3C.4D.539. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（C）A.2B.3C.4D.540. 用4片74148可扩展成的编码器是（D）A.8线-3线B.16线-4线C.24线-5线D.32线-5线41. 用4片74138可扩展成的译码器是（D）A.3线-8线B.4线-16线C.5线-24线D.5线-32线42. 编码电路和译码电路中，（A ）电路的输出是二进制代码。
A.编码B.译码C.编码和译码43. （B）是构成组合逻辑电路的基本单元。
A.触发器B.门电路C.门电路和触发器44. 下列说法错误的是（C ）oA. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
45.对于3位二进制译码器，其相应的输出端共有（ B ）个。
A. “电路工作，但无编码输入”52. 8线一3线优先编码器的输入为 I o —17 , 值是（C ）oA . 111B.010C. 00054.已知74LS138译码器的输入三个使能端（ 则输出丫7〜丫0是（C ） oA.11111101B.1011111156、半加器和的输出端与输入端的逻辑关系是 （D ）A 、 与非B 、或非C 、 与或非D 、异或57、 TTL 集成电路74LS138是3 / 8线译码器，译码器为输出低电平有效，若输入为A.00100000B. 11011111C.11110111D.00000100 58、属于组合逻辑电路的部件是( A )o A 、编码器B 、寄存器 C 、触发器 D 、计数器 59. 以下错误的是（B ）a .数字比较器可以比较数字大小b .实现两个一位二进制数相加的电路叫全加器C .实现两个一位二进制数和来自低位的进位相加的电路叫全加器47. 两个 1位二 二进制数A 和B 相比较，可以用 ( A ）作为 A>B 的输出信号 Y (A>B )。
A. ABB. ABC. A 二 BD. (A 二 B)48. 两个 1位二 二进制数A 和B 相比较， 可以用 (B ) 作为 A< B 的输出信号 Y(A<B )。
A.ABB. ABC. A 二 BD. (A 二 B)49. 两个 1位二 二进制数A 和B 相比较， 可以用 ( D) 作为 A= B 的输出信号Y(A=B )。
A.ABB. ABC. A 二 BD. (A 二 B)50. 一个4选1数据选择器的地址端有（ D ）个。
A. 8B. 1C. 3D. 2A. 3B. 8C. 6D. 10 51.在8线—3线优先编码器74HC148中，扩展端Y EX 的低电平输出信号表示（ A ）。
当优先级别最高的 I 7有效时，其输出 Y 2 *Y 1 ∙Y 0 的D. 101E 1 = 1 , E 2A = ^∈2B =0)时, 地址码 A 2A 1A 0=011, C. 11110111D. 11111111A 2 A 1 A 0 =101 时，输出: 为（B ）oB. “电路工作，而且有编码输入”d •编码器可分为普通全加器和优先编码器 二、判断题（正确打√,错误的打×） 1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（× ）2. 编码与译码是互逆的过程。
（√）3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（√ ）4. 液晶显示器的优点是功耗极小、工作电压低。
（√ ）5. 液晶显示器可以在完全黑暗的工作环境中使用。
（× ）6. 半导体数码显示器的工作电流大，约 IOmA 左右，因此，需要考虑电流驱动能力问题。
（√ ）7. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（√）8. 数据选择器和数据分配器的功能正好相反，互为逆过程。
（√ ）9. 用数据选择器可实现时序逻辑电路。
（× ）10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（× ）11. 八路数据分配器的地址输入（选择控制）端有 8个。
（× ）12•优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（× ） 13. 译码器哪个输出信号有效取决于译码器的地址输入信号（√） 14.组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关， ，还与电路原来的状态有关。
（×） 15.寄存器、编码器、译存器、加法器都是组合电路逻辑部件。