电工电子综合实Ⅱ多功能数字计时器实验报告
电工电子综合实验Ⅱ-电子计时器电路设计实验报告-优秀
（1）脉冲发生电路………………………………………10 （2）计时电路……………………………………………11 （3）译码显示电路………………………………………12 （4）校分电路……………………………………………13 （5）清零电路……………………………………………15 （6）整点报时电路………………………………………16 七、 实验总逻辑电路图………………………………………17 八、 电子计时器引脚接线图…………………………………18 九、 创新设计及实验总结……………………………………19
1Cr
U3 CD4518
BCD 码加法计数 保持 BCD 码加法计数 保持
6. CD4511(译码器)
f1
g1
a1
b1
c1
d1
Vdd
e1 Vss
~LI
~BI
U4 CD4511
LE
B
C
D
图 6.
CD4511 引脚布局图
表 6. 逻辑功能表 输入 功能 试灯 消隐 锁存 译码 错码
LT
A
输出 B A X 0 X a b c d e f g 1 1 1 1 1 1 1 0 0 0 0 0 0 0 原态不变 正确译码 错误或消隐
6
5. CD4518（BCD 码十进制计数器）
Vdd 2Cr 2Qd 2Qc 2Qb 2Qa 2EN 2CP Vss
1CP
1EN
1Qa
1Qb
1Qc
1Qd
图 5. 表 5. 功能 CR 清零 计数 保持 计数 保持 1 0 0 0 0 输入 CP × ↑ ↑ 0 1
CD4518 引脚布局图 CD4518 逻辑功能表 输出 EN × 1 0 ↓ ↓ QD 0 QC 0 QB 0 QA 0
电工电子实验报告
电工电子实验报告电工电子综合实验（U）实验报告—多功能数字计时器摘要设计搭建一个多功能数字计数器，从0分0秒开始计时, 计到9分59秒后自动清零。
具有计时、清零、校分、整点报时的基本功能和闹钟、秒表的附加功能。
显示电路使用的是动态显示方式，即只使用一片译码器外加较高频率的时钟控制电路来实现数码管的“同时”显示功能AbstractDesig n a multi-purpose digital register which candisplay the time . It starts from 0 mi nute 0 sec on ds, countsafter 9 minute 59 sec onds automatic clear zero.The clock has the basic functions of clearing,minute-correcting, beeping in the sharp hour and thestopwatch. We use dyn amic display circuit to display, n amelyrealiz ing display ing in the same time using one en coder and ahigh freque ncy.目录设计目的二. 设计要求三. 实验原理四. 单元电路设计及其电路图1信号发生电路2、计时电路3、显示电路4、清零电路5、校分电路6、报时电路五. 附加电路六. 实验感想七. 实验中遇到的问题八. 附录1、工具及器件清单2、各元件的引脚图及功能表3、总电路逻辑图4、参考文献、实验目的1.掌握常见集成电路实验单元电路的设计过程。
2.了解各单元再次组合新单元的方法。
二. 设计要求（1）设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器发声的脉冲信号；（2）设计计时和显示电路，完成0分00秒至59分59秒的计时和显示功能；（3）设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零；（4）设计校分电路，在任何时候，按下校分开关，可以进行快速校分；（5）设计报时电路，使数字计时器从59分53秒开始报时，每隔2秒发一声，共发三声低音，一声高音；［即59分53秒、59分55秒、59分57秒发低音（频率为1KH0 ,59分59 秒发高音（频率为2KHZ ］；（6）可增加数字计时器附加功能，例如数字计时器定时功能、电路启停功能、电路采用动态显示功能。
数字钟实验报告--多功能计时电路的设计
电类综合实验报告题目：多功能计时电路的设计--数字钟姓名：马冯生学号：114116001203学院：材料学院专业：材料加工工程指导：电子技术中心完成时间：2015年3月24日目录一、引言二、实验目的三、实验设计要求四、实验原理及框图五、单元电路设计及其电路六、实验中遇到的问题及解决方法七、心得体会八、元器件清单一．引言随着数字技术在仪表和通信系统中的广泛应用，数字钟已经应用到生活的方方面面，而数字钟的功能也随着人们要求的提高在不断的增加，同时在数字技术的快速发展下，功能也越来越强大。
数字钟能够比传统的时钟更加精确的进行计时，并且能够实现多种显示。
在调节方面，能够内嵌许多诸如报时、万年历、彩铃等计时以外的功能。
本设计在介绍数字钟工作原理的基础上，运用数字集成技术，来设计实现一个多功能数字钟。
二．实验目的1、通过实验掌握十进制加法计数、译码、显示电路的工作过程。
2、通过实验深入掌握电路的分频原理和数字信号的测量方法。
3、熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。
三．实验设计要求1、秒信号发生电路：为计时器提供信号。
2、及时电路：完成0分00秒-9分59秒的计时功能。
3、清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。
4、译码显示电路：显示计时电路产生的数字信息。
5、系统级联调试：将以上电路进行级联完成等计时器的所有功能。
四．实验原理及框图图1 三位计时器示意图数字钟示意图如图1所示，计时电路完成计时功能，并将计时结果传送至显示电路，进而实现显示功能。
原理框图如图2所示，主要由计时电路、秒信号发生电路、清零电路和译码电路组成。
计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。
图2 数字钟的原理框图五．单元电路设计及其电路1、秒信号发生电路图3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图3所示。
实验报告
多功能数字计时器的设计姓名：鲍辰学号：060601102院系：紫金学院计算机系指导教师：王玉珏实验时间：2008.12.22~~2008.12.26目录一.设计电路功能要求----------------------------1二.电路设计原理框图----------------------------1三.电路逻辑原理图及工作原理--------------------2四.各单元电路原理及逻辑分析与设计--------------2五.电路安装与调试说明--------------------------7六.对电路的改进意见----------------------------7七.收获体会及建议------------------------------7八.设计参考资料 -------------------------------7一、设计电路功能要求1．设计一个脉冲发生电路*为计时器提供秒脉冲*为报时电路提供驱动蜂鸣器的脉冲信号2．设计计时电路*完成0分00秒——9分59秒的计时功能3．设计报时电路*使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音：即9分53秒、9分55秒、9分57秒发低（频率1KH），9分59秒发高音（频率2KH）4．设计校分电路*在任何时候，拨动校分开关，可进行快速校分5．设计清零电路*开机自动清零*在任何时候，按动清零开关，可以进行计时器清零二、电路设计原理框图图2.0三、逻辑原理图图3.0四、各单元电路原理及逻辑分析与设计4.1秒脉冲发生电路4.1.1功能描述：为整个系统提供脉冲信号。
4.1.2工作原理：由于晶体振荡器的突出优点是有极高的频率稳定度，多用于要求高精度时基的数字系统中，所以脉冲电路由32768Hz晶体片构成的振荡器产生信号，经过14位二进制串行计数／分频器CD4060分频，由管脚3产生2Hz信号分别给校分电路，计时电路和起停电路（给计时电路的信号是经过双上升沿D型触发器74LS74进行二分频后产生的1Hz信号）4.1.3所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10PF电容、CD4060、74LS744.1.4电路原理图：RILOG图4.14.2计时电路4.2.1功能描述：实现计时、译码、显示及秒个位到秒十位的进位功能。
电子电工综合试验2——电子计时器
电子电工综合试验2——电子计时器电子计时器一：实验内容及要求内容：1：安装调试四位BCD码译码显示电路2：设计、安装、调试秒脉冲发生器电路3：设计、安装、调试六十进制计数器电路（分位秒位）4：设计、安装、调试整点报时电路（59分53秒、59分55秒、59分57秒报时低声，59分59秒报时高声）5：设计、安装、调试校分、清零电路。
要求：校分电路要防抖动，清零电路任意状态可以清零。
6：连接1——5各项设计电路实现一小时整点报时的电子计时器电路。
要求：设计正确，布局合理，排线整齐，功能齐全。
二：电路设计框图数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如下：译码显示电路脉冲发生电路计时电路报时电路校分电路清零电路以下是各部分原理：1：脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成。
555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。
而后通过CD4040产生几种频率供后面使用。
下面是脉冲发生电路的原理图：其中1HZ频率用于计时器电路，2HZ频率用于校分、清零电路，500HZ和1KHZ 用于整点报时电路。
2：计时电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。
60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。
以下是计时电路的原理图：校分电接D触发这部分电路中上半部分对应的是分的十位和个位，下半部分对应的是秒的个位和十位。
清零信号最后由清零电路统一提供。
秒的个位的CP端和分的个位的EN端都由校分电路提供信号。
根据计数特点，在1000时，个位向十位发一个高位信号，但十位不变化，在个位由1001变为0000时，又向十位发了低位信号，十位由0000变为0001，依次计数下去。
南理工电工电子综合实验(II)数字钟优秀
南京理工大学电工电子综合实验（II）实验报告姓名：学号：学院：专业：指导老师：目录一、实验内容 (3)二、设计原理 (3)分部原理图 (4)1.脉冲信号发生电路 (4)2.计时与显示电路 (4)3.校分电路 (5)4.清零电路 (6)5.报时电路 (7)整体原理图 (8)三、遇到的问题及解决方法 (9)四、实验体会 (9)五、附录 (10)1.元件清单 (10)2.芯片引脚图和功能表 (11)3.参考文献 (12)一、实验内容1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的1HZ脉冲信号。
2、设计计时电路，完成 0分00秒—9分59秒的计时功能。
3、设计清零电路，具有开机自动清零功能，并且在任何时候，闭合清零开关，可以进行计时器清零。
4、设计校分电路，在任何时候，闭合校分开关，可进行快速校分。
5、设计报时电路，使数字计时器从9分53秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）。
二、设计原理数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：图1：数字计时器原理框图数字计时器以一个标准频率（1Hz）进行计数，实验使用了石英晶体振荡器构成脉冲发生电路以保证其准确与稳定。
为使电路更加简单，使用CD4518对计时器的秒个位和分十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。
利用计数器的异步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。
利用校分电路，校正分时刻的数字，并可以利用校分先于蜂鸣电路来节省时间。
分部原理图：1.脉冲信号发生电路振荡器是数字时钟的重要组成部分。
石英晶体振荡器提供的脉冲频率为32768Hz（=215Hz），而分频器CC4060的最大分频系数是214，因此两者组合最小可提供2Hz的脉冲信号，为得到秒脉冲信号，还需经过一个二分频器件（由D 触发器74LS74实现）。
电工电子综合实验2实验报告
电工电子综合实验报告题目：多功能数字计时器设计指导：电子技术中心完成时间：2013.09.06目录1. 电路功能设计要求介绍……………………………………………2. 电路原理简介……………………………………………………3. 单元电路设计……………………………………………………3.1 脉冲发生电路…………………………………………………3.2 计时电路……………………………………………………3.3 译码显示电路…………………………………………………3.4 清零电路……………………………………………………3.5 校分电路……………………………………………………3.6 仿电台报时电路………………………………………………4.总电路图…………………………………………………………5.电路调试和改进意见………………………………………………6.实验中遇到的问题、出现原因及解决方法……………………………7.实验体会…………………………………………………………8.附录……………………………………………………………8.1 元件清单……………………………………………………8.2 芯片引脚图和功能表……………………………………………9.参考文献…………………………………………………………1.电路功能设计要求介绍设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下：1)设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；2)设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能；3)设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。
4)设计校分电路：在任何时候，拨动校分开关，可进行快速校分。
（校分隔秒）5)设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；6)系统级联。
数字电子计时器实训报告
一、实训目的1. 掌握数字电子计时器的基本原理和设计方法；2. 熟悉数字电路中常用元器件的性能和应用；3. 提高动手实践能力，培养团队协作精神。
二、实训环境1. 实训设备：数字电路实验箱、示波器、信号发生器、万用表等；2. 实训软件：Proteus仿真软件、Keil编译器等；3. 实训时间：2周。
三、实训原理1. 数字电子计时器主要由时钟信号源、计数器、译码显示电路等组成；2. 时钟信号源提供稳定、精确的时钟信号，通常采用石英晶体振荡器；3. 计数器对时钟信号进行计数，实现计时功能；4. 译码显示电路将计数器的输出信号转换为可显示的数字，通常采用LED数码管或LCD液晶显示屏。
四、实训过程1. 设计与仿真（1）根据设计要求，确定计时器的工作原理和电路结构；（2）在Proteus仿真软件中搭建电路，包括时钟信号源、计数器、译码显示电路等；（3）对电路进行仿真测试，确保电路功能正常。
2. 电路搭建与调试（1）根据仿真电路，在数字电路实验箱上搭建实际电路；（2）连接电源，检查电路连接是否正确；（3）使用示波器观察时钟信号，确保时钟信号稳定；（4）使用万用表测量计数器输出，检查计数器是否正常工作；（5）调整电路参数，确保译码显示电路显示正确。
3. 功能测试与优化（1）按设计要求进行功能测试，包括计时、清零、复位等功能；（2）检查计时精度，确保计时器准确计时；（3）优化电路，提高计时器的稳定性和可靠性。
五、实训结果1. 成功搭建数字电子计时器电路，实现计时功能；2. 计时器计时精度较高，满足设计要求；3. 电路稳定可靠，抗干扰能力强。
六、实训总结1. 通过本次实训，掌握了数字电子计时器的基本原理和设计方法；2. 熟悉了数字电路中常用元器件的性能和应用；3. 提高了动手实践能力，培养了团队协作精神；4. 发现了在设计过程中存在的问题，并进行了优化，提高了电路性能。
本次实训使我对数字电子计时器有了更深入的了解，为今后从事相关领域的工作奠定了基础。
电工电子综合实验数字计时器设计-实验报告
电工电子综合实验数字计时器设计实验报告实验目的：通过设计数字计时器，学会了解、掌握数字电路设计方法，加深了对时序逻辑电路、数字电路逻辑设计的理解。
同时通过实验，掌握了数字计时器的实际应用。
实验设备：1. 数字逻辑实验箱2. 7400、7402、7474、7447、555、7490、74138 等集成电路3. 面包板4. 丝印PCB板5. 电路图绘图软件6. 万用表7. 示波器实验原理：数字计时器是一种可以按照一定规律进行计数的仪器。
数字计时器要求计数精度高，计数速度快，计数范围广，易于操作等特点。
其基本实现原理是将高低电平不断切换写入计数器，计数器对输入的高低电平进行计数。
实验步骤：1.搭建基本框架电路(a) 用7400 NAND 双输入门和555计时器构成高电平宽度为1s 的方波输出脉冲。
(b)通过7402 NOR门和7474锁存器控制计数器数据输入端。
(c)接上两个7490模数计数器，构成0-99计数器。
(d)加上LED数码管和BCD-7定码器，组成数字显示模块。
2.绘制电路原理图(a)按照以上搭建步骤绘制电路原理图。
(b)尽量做到简明、清晰。
3.电路测试(a)连接电路后，使用万用表检测电路各组成部分是否正常。
(b)接上示波器，检测计数器时序是否正确、脉冲是否稳定、脉冲宽度是否正确。
(c)通过手动输入不同数字，测试数字显示模块是否正常。
实验结论：通过以上实验，我们成功设计出了数字计时器电路，并对其进行了测试。
该计时器具有较高的计数精度，计数速度快，计数范围广，易于操作等优点，可以广泛应用于各种计时场合。
同时，通过实验，我们深入了解了时序逻辑电路和数字逻辑电路设计原理及应用，进一步增强了我们的实践能力和创新思维。
电子电工实验报告——数字计时器
南京理工大学电子电工综合实验（Ⅱ）--数字计时器实验报告专业：通信工程班级：9141042202姓名：许雪婷学号：9141133702082016年09月目录一、实验目的、要求及内容；二、器件引脚图及功能表；三、各单元电路的原理、设计方法及逻辑图；四、数字计时器电路引脚接线图；一、 实验目的、要求及内容1.实验目的① 掌握常见集成电路实现单元电路的设计过程。
② 了解各单元再次组合新单元的方法。
2.实验要求实现00’00”—59’59”的可整点报时的数字计时器。
3.实验内容① 设计实现信号源的单元电路。
（KHz F Hz F Hz F Hz F 14,5003,22,11≈≈≈≈） ② 设计实现00’00”—59’59”计时器单元电路。
③ 设计实现快速校分单元电路。
含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。
④ 加入任意时刻复位单元电路（开关K2）。
⑤ 设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。
二、器件引脚图及功能表元件清单：集成电路：NE555 一片，CD4040 一片，CD4518 二片，CD4511 四片，74LS00 三片，74LS20 一片，74LS21 三片，74LS74 一片。
电阻：1KΩ一只，3KΩ一只，150Ω四只。
电容：0.047uF 一只。
LED共阴双字屏二块。
1、NE555图1-1 NE555引脚图图1-2 NE555逻辑功能表2、CD4040图2-1 CD4040引脚图图2-2 CD4040功能表3、CD4518图3-1 CD4518引脚图图3-2 CD4518功能表4、CD4511图2-1 CD4511引脚图图2-2 CD4511逻辑功能表5、74LS0074LS00是一种集成了4个与非门的集成电路。
图5-1 74LS00引脚图图5-2 与非门逻辑表6、74LS2074LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。
电工电子综合实Ⅱ多功能数字计时器实验报告
南京理工大学电工电子综合实Ⅱ多功能数字计时器实验报告一、实验目的及内容1、实验目的（1）掌握常见集成电路工作原理和使用方法。
（2）学会单元电路设计与组合方法。
2、设计要求实现00:00到59:59的数字计时功能3、设计内容（1）设计实现信号源的单元电路。
（KHz,22,≈）3≈≈1≈1500FHzFFHzHz4,F1（2）设计实现00’00”—59’59”计时器单元电路。
（3）设计实现快速校分单元电路。
含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。
（4）加入任意时刻复位单元电路（开关K2）。
（5）设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。
二、设计电路的用途及原理简介数字计时器实际上是一个对标准频率（1HZ）进行计数的计数电路。
计时器一般由振荡器、分频器、计数器、译码器、显示器、校时电路、和报时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间。
校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响。
报时电路通过500Hz 或1kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的。
各个信号“与”运算关系如下：f+ 59:594fH报时=(59:53+59:55+59:57)3f QH校分=秒进位Q +2H清零=复位+K2整体结构框图如下：图一：数字计时器逻辑框图三、电路所需元器件元件型号数量NE555 1片CD4040 1片CD4518 2片CD4511 4片74LS00 3片74LS20 1片74LS21 2片74LS74 1片电容0.047uf 1只电阻150Ω4只电阻1kΩ1只电阻3kΩ1只双字屏共阴显示器2块数字逻辑实验仪1台表一：元器件清单四、单元电路设计原理1、脉冲发生电路：(1)NE555：555集成定时器是一种将模拟和数字电路集成于一体的电子器件，使用十分灵活方便，只要外加少量的阻容元件，就能构成多用途的电路，故其在电子技术中得到了广泛的运用。
电子电工综合实验2多功能数字计时器
/* 电工电子综合实验（Ⅱ）多功能数字计时器设计实验报告目录一. 实验目的二. 实验内容简介三. 设计要求四. 设计原理五. 实验中遇到的问题及解决方法六. 实验总结七. 附件一. 实验目的1.运用所学集成电路的工作原理和使用方法，学会在单元电路的基础上进行小型数字电路系统设计。
2.培养分析问题解决问题的能力，提高设计电路，调试电路的实验技能。
二. 实验内容简介本次实验采用中小规模集成电路，设计实现一多功能数字计时器，该计时器由脉冲发生电路，计时电路，译码显示电路，和控制电路（包括清零电路，校分电路，和报时电路）等四部分组成，可完成开机清零、快速校分、整点报时等功能，并附加起停电路，实现电路的起停功能。
三. 设计要求1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；2）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能；3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行计时器清零。
4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。
（校分隔秒）5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；6）系统级联。
将以上电路进行级联完成计时器的所有功能。
7）可以增加数字计时器附加功能：例如数字计时器定时功能、电路起停功能、电路采用动态显示等。
四.设计原理1.整体电路设计原理数字计时器通过32678Hz石英晶体振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器记满60后向分计数器进位。
计数器的输出经译码器送显示器。
记时出现误差时可以用校时电路进行校分，校秒。
扩展电路为一启停电路，利用74LS161的计数和置数实现电路的起停功能。
数字计时器
电工电子综合实验报告—数字计时器院系：电光学院专业：通信工程班级：07042201学号：0704220100姓名：* * *指导教师：李元浩时间：2009.09.17—2009.09.20目录1．设计电路功能要求（1）2．设计电路原理图（1）3．电路逻辑原理图及工作原理（2）4．各单元电路原理及逻辑设计4.1脉冲发生电路(2-3)4.2计时电路(3-4)4.3显示电路(4)4.4清零电路(5)4.5校分电路(5)4.6报时电路(6)5．电路安装与调试说明(6-7) 6．对电路的改进意见（7）7．收获体会及建议（7）8．设计参考资料（7）9．附录（8-10）1．设计电路功能要求本实验要求设计一个0分00秒-9分59秒的多功能数字计时器。
数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。
其中控制电路由清零电路，校分电路，和报时电路组成。
该数字计时器可以在控制电路的作用下具有开机清零、手动清零、快速校分和整点报时功能。
①．设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器发声的脉冲信号；②．设计计时和显示电路，将分及秒的个位、十位分别在七段显示器上显示出来，从0分0秒开始，计到9分59秒，然后重新计数。
将分及秒的个位、十位分别在七段显示器上显示出来，七段显示器循环显示数字000～959；③．设计清零电路，实现手动及开机清零；④．设计校分电路，在校分开关控制下实现分校正；⑤．设计报时电路，使数字计时器实现在9分53秒、9分55秒、9分57秒低音（1KHz）报时，以及在9分59秒高音（2KHz）报时；2．设计电路原理图图2-1 电路原理图3．电路逻辑原理图及工作原理数字计时器的原理方框图如图3-1所示，该电路系统由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的。
脉冲发生电路由振荡器和分频器组成，振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准的秒脉冲，同时也可得到其他不同频率的脉冲。
电工电子综合实验
电工电子综合实验Ⅱ电子报时器实验报告目录一、实验目的二、实验要求三、实验器材四、实验原理五、实验电路六、实验总结一、实验目的1、设计一个59分59秒的计时器，使其实现显示清零、停秒校分以及59分53秒、55秒、57秒分别低声报时、59分59秒高声报时的功能；2、掌握中小型集成电路的设计、连接与纠错；3、了解常用集成块工作原理及其使用方法；二、实验要求采用中小型集成电路依次组成计时电路，译码显示电路，脉冲发生电路，清零电路，校分停秒电路，和报时电路，最终组合形成所要求的报时器。
（1）计时电路，使用4518BCD码计数器实现范围为00分00秒至59分59秒的计时功能；（2）译码显示电路，使用4511以及双子共阴显示器实现数字显示部分；（3）脉冲发生电路，使用NE555以及4040产生各部分电路所需的不同脉冲信号；（4）校分停秒电路，使用74LS74双D触发器通过控制4518的使能端来实现在任何时候，闭合校分开关，秒位停止，可进行分钟快速计时。
（5）清零电路，使用4518BCD、4511、74LS00通过开关控制实现任意时刻清零，包括：手动清零、进位清零；（6）报时电路，使用74LS21以及蜂鸣器通过不同时刻送入不同的频率实现59分53秒、55秒、57秒分别低声报时，59分59秒高声报时的功能。
三、实验器材四、实验原理1、计时电路利用两片CD4518BCD码计数器实现电路的计时功能，在控制个秒位的时钟端加上脉冲发生电路产生的秒脉冲，然后通过74LS00控制十秒、个分、十分的使能端控制进位，从而实现范围为00分00秒至59分59秒的计时功能。
仿真图：CD4518BCD码计数器引脚图：2、译码显示电路利用四片CD4511BCD译码器与共阴极七段LED数码管来实现译码显示，其中译码器拐角与LED之间用300Ω的电阻连接。
仿真图：（注：图中连接译码器与LED的电阻已省略）CD4511BCD码译码器引脚图：3、脉冲发生电路脉冲发生电路电路是为整个计时电路提供脉冲。
电子电工实习报告计时器
电子电工实习报告计时器一、实习目的及意义电子电工实习报告计时器的制作旨在让实习生在实践过程中，更好地理解和掌握电子电工的基本知识和技能。
通过完成计时器的设计与制作，实习生能够将所学的理论知识与实际操作相结合，提高动手能力，培养创新意识和团队协作精神。
此外，实习报告计时器还有助于实习生对电子电工行业的发展趋势和实际应用有更深入的了解。
二、实习内容及过程1. 实习内容（1）学习电子电工基本原理，掌握电子元器件的功能和用途。
（2）学习电路图的阅读和绘制，能够独立完成简单的电路设计。
（3）学习焊接技能，熟悉各种焊接工具的使用方法。
（4）学习编程，掌握一种或多种编程语言，如C语言、汇编语言等。
（5）设计和制作电子电工实习报告计时器，完成相关功能模块的编程和调试。
2. 实习过程（1）第一阶段：学习电子电工基本原理和电子元器件知识。
在这个阶段，实习生需要通过查阅资料、请教老师和同学，掌握电子电工的基本概念和元器件的功能。
（2）第二阶段：学习电路图的阅读和绘制。
实习生需要学会阅读电路图，理解电路原理，并能独立绘制简单的电路图。
（3）第三阶段：学习焊接技能。
在这个阶段，实习生需要掌握焊接工具的使用方法，学会焊接各种电子元器件，为后续的实习报告计时器制作打下基础。
（4）第四阶段：学习编程。
实习生需要学习一种或多种编程语言，如C语言、汇编语言等，为实习报告计时器的编程和调试做好准备。
（5）第五阶段：设计和制作实习报告计时器。
实习生需要根据所学知识，设计并制作实习报告计时器，完成功能模块的编程和调试。
三、实习收获及反思通过本次电子电工实习，我收获颇丰。
首先，我掌握了电子电工的基本知识和技能，如电子元器件的功能、电路图的阅读和绘制、焊接技能等。
其次，我学会了编程，能够独立完成简单的程序设计。
最后，我在实践过程中培养了团队协作精神和创新意识。
然而，在实习过程中，我也发现了自己的不足之处。
例如，在电路设计和编程过程中，我发现自己在理论知识方面还有待加强。
电子电工实训报告数字钟
一、前言随着科技的不断发展，电子技术在国民经济的各个领域得到了广泛应用。
作为电子信息时代的重要基础，电子电工技术的重要性不言而喻。
为了提高学生的实际操作能力和对电子电工技术的理解，我们开展了数字钟的实训课程。
本文将对本次实训过程进行总结和反思。
二、实训目的1. 熟悉数字钟的工作原理和电路结构。
2. 掌握数字钟的元件选择、焊接、调试和故障排除方法。
3. 培养学生团队合作精神和动手实践能力。
4. 提高学生对电子电工技术的认识和兴趣。
三、实训内容1. 数字钟电路原理讲解数字钟是一种电子计时设备，主要由石英晶体振荡器、计数器、译码器、显示器等组成。
本次实训所使用的数字钟电路主要由以下部分组成：（1）石英晶体振荡器：产生稳定的频率信号；（2）计数器：对时间进行计数；（3）译码器：将计数器输出的信号转换为显示器可显示的信号；（4）显示器：显示时间；（5）校时电路：对时间进行校准。
2. 元件选择与焊接根据电路原理图，选择合适的元件，如：石英晶体振荡器、计数器、译码器、数码管、电阻、电容等。
焊接时，注意焊接质量，确保电路连接可靠。
3. 电路调试连接好电路后，对数字钟进行调试。
首先检查电路连接是否正确，然后调整石英晶体振荡器的频率，使数字钟正常计时。
在调试过程中，注意观察各元件的工作状态，发现问题及时解决。
4. 故障排除在实训过程中，可能会遇到各种故障，如：计时不准确、显示不正常等。
针对这些问题，分析故障原因，采取相应的措施进行排除。
常见的故障及解决方法如下：（1）计时不准确：检查石英晶体振荡器的频率是否稳定，调整频率；（2）显示不正常：检查数码管是否损坏，更换新的数码管；（3）电路连接错误：仔细检查电路连接，确保连接正确。
四、实训总结1. 通过本次实训，我们了解了数字钟的工作原理和电路结构，掌握了数字钟的元件选择、焊接、调试和故障排除方法。
2. 在实训过程中，我们学会了团队合作，共同解决遇到的问题，提高了动手实践能力。
多功能数字钟
多功能数字计时器设计——电子电工综合实验（二）实验报告专业：电气工程及其自动化院系：自动化学院目录一．设计目的-------------------------------- 2 二．设计要求 ------------------------------- 2 三．设计原理 ------------------------------- 2 1．系统的整体设计原理---------------------- 2 2．部分功能设计 ------------------------ 3（1）脉冲发生电路------------------- 3（2）计时电路----------------------- 3（3）报时电路----------------------- 5（4）校分电路----------------------- 6（5）清零电路----------------------- 6（6）整体电路----------------------- 7（7）附加电路（电路启停功能）------- 7四、遇到的问题与体会------------------------ 8 五．附录-------------------------------- 9 1．元器件清单----------------------------- 9 2．参考文献 ----------------------------- 12一、设计目的：1、掌握常见集成电路的工作原理和使用方法。
2、学会单元电路的设计方法。
二、设计要求：1．设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器的脉冲信号。
2．设计计时电路，完成0分00秒到59分59秒的计时功能。
3．设计报时电路，使数字计时器从59分53秒开始报时，每隔一秒发一声，共发三次低音，一声高音：即59分53秒、59分55秒、59分57秒发低音（频率为1kHz）,59分59秒发高音（频率为2kHz）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南京理工大学电工电子综合实Ⅱ多功能数字计时器实验报告一、实验目的及内容1、实验目的（1）掌握常见集成电路工作原理和使用方法。
（2）学会单元电路设计与组合方法。
2、设计要求实现00:00到59:59的数字计时功能3、设计内容（1）设计实现信号源的单元电路。
（KHz,22,≈）3≈≈1≈1500FHzFFHzHz4,F1（2）设计实现00’00”—59’59”计时器单元电路。
（3）设计实现快速校分单元电路。
含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。
（4）加入任意时刻复位单元电路（开关K2）。
（5）设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。
二、设计电路的用途及原理简介数字计时器实际上是一个对标准频率（1HZ）进行计数的计数电路。
计时器一般由振荡器、分频器、计数器、译码器、显示器、校时电路、和报时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间。
校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响。
报时电路通过500Hz 或1kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的。
各个信号“与”运算关系如下：f+ 59:594fH报时=(59:53+59:55+59:57)3f QH校分=秒进位Q +2H清零=复位+K2整体结构框图如下：图一：数字计时器逻辑框图三、电路所需元器件元件型号数量NE555 1片CD4040 1片CD4518 2片CD4511 4片74LS00 3片74LS20 1片74LS21 2片74LS74 1片电容0.047uf 1只电阻150Ω4只电阻1kΩ1只电阻3kΩ1只双字屏共阴显示器2块数字逻辑实验仪1台表一：元器件清单四、单元电路设计原理1、脉冲发生电路：(1)NE555：555集成定时器是一种将模拟和数字电路集成于一体的电子器件，使用十分灵活方便，只要外加少量的阻容元件，就能构成多用途的电路，故其在电子技术中得到了广泛的运用。
图二：NE555引脚图其中1引脚为接地端，引脚2为触发端，引脚3为输出端，引脚4为复位端，引脚5为控制端，引脚6为阀值端，引脚7为放电端，引脚8为电源。
当将NE555连结成图三所示的多谐振荡电路时，输出端为周期矩形波。
图三 ：周期矩形波发生电路T= s u K K C R R 42110303.2047.0)321(7.0)20.7(-⨯=⨯⨯+⨯=+在经过CD4040的分频之后，即可得到频率大约为1Hz 的时钟信号。
Hz f 06.124342121== Hz f 12.224342112==Hz f 75.54224342132==Hz f 5.108524342112==（2）CD4040集成电路CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。
其引脚图如下图五：图四：CD4040引脚图其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。
将图三所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。
可以利用其为电子钟的计时信号。
另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。
于是脉冲发生电路部分如下图六所示：图五：脉冲发生电路2、计时和译码显示电路（1） CD4518集成电路CD4518时一种常用的8421BCD 码加法计数器。
每一片CD4518集成电路中集成了两个相互独立的计数器，引脚图如图七所示。
图六： CD4518引脚图CD4518逻辑功能如表二所示。
表二： CD4518 功能表于是，当清零端输入1，EN 端为1且CP 端输入时钟信号。
其输出端Q3 Q2 Q1 Q0输出从0000到1001（即十进制中的0到9）的循环。
所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q3 Q2 Q1 Q0输出0110时（即十进制中的6），对其进行清零（因为CD4518是异步清零）。
输入 输出CR CP EN Q 3 Q 2 Q 1 Q 0 清零 1 × × 00 0 0计数 0 ↑ 1 BCD 码加法计数保持 0 × 0 保持计数 0 0 ↓ BCD 码加法计数保持1×保持（2）CD4511集成电路CD4511是一种8421BCD 码向8段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD 码时，其7个输出端可直接输出供7段数码管使用的信号。
其引脚图如图八所示:图七： CD4511引脚图CD4511 逻辑功能如下表三：表三： CD4511 逻辑功能表根据CD4511的逻辑功能表可知， LD 、BI 输入为1而LE 输入为0时其7个输出端分别输出一定的信号。
只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。
CD4511左侧四个输入端分别连接CD4518的4个输出端。
这样8段数码管就可以正常显示计数器所记载的数字编码了。
由于电路的显示部分不会出现小数，故8端数码管输入 输出 LE D C B A g f e d c b a 字符 测灯 0 × × × × × × 1 1 1 1 1 1 1 8 灭零 1 0 × 0 0 0 0 0 0 0 0 0 0 0 消隐 锁存1 1 1 × × × × 显示LE=0→1时数据 译码1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 12 1 1 0 0 0 1 1 1 0 0 1 1 1 13 1 1 0 0 1 0 0 1 1 0 0 1 1 04 1 1 0 0 1 0 1 1 1 0 1 1 0 15 1 1 0 0 1 1 0 1 1 1 1 1 0 06 1 1 0 0 1 1 1 0 0 0 0 1 1 17 1 1 0 1 0 0 0 1 1 1 1 1 1 18 1 10 10 0 111 0 0 1 1 1 9的小数点引脚悬空，故计时和译码显示部分电路如下图九（以秒位为例）：图八：计时和译码部分电路图3、清零电路以图九中秒位计时和译码电路为例，图中1片CD4518所集成的两个计数器。
一个为个位计数器，另一个为十位计数器。
引脚9始终接高电平，引脚10接由CD4040所输出的1Hz 的时钟信号，每当时钟信号出现下降沿则计数器加1。
接通时钟信号后，输出端引脚Q3Q2Q1Q0开始计数。
当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。
考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。
在接收到第6个下降沿信号后，十位输出端将由0101变为0110。
此时，需要对其进行清零。
考虑电路清零模块，使用两个与非门（图中空置的输入端为清零输入端）。
当CD4518的4号引脚和5号引脚同时输出1时十位被清零。
这就使得其在短暂输出0110后立即被清零成0000。
同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位进位。
然而本次实验还要求提供整体任意时刻清零的功能，则可以设计一个开关K2，使得当开关闭合时所有4518的清零端都接高电平，此时即可以实现整体清零目的。
该部分电路采用74LS00两输入端四与非门进行设计，74LS00是一种十分常见的集成电路，其中集成了4个与非门。
其引脚图如下：图九：74LS00引脚图清零部分电路如下图十所示：图十：清零电路4、校分电路校分电路要求设计一个开关K1，当开关打到计数挡时，计数器正常计数，当开关打到校分档时计数器可以快速校分，同时秒计数停止。
同时校分电路应具有防颤抖功能。
为使分计数器可以不受到秒计数器的进位脉冲的限制，所以校分时选通较快的2HZ的校分信号进行快速校分，同时还要切断1HZ的脉冲，使校分的同时秒计数器停止工作。
校分电路是通过控制分计数器的时钟脉冲信号频率来对分的进行校正的。
当不需要校分时，分的时钟信号由正常的计数器秒的十位提供的脉冲信号控制。
此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中会在高低电平之间来回波动，相应的产生几个上升沿。
如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。
因此，为了解决输出端翻转的问题，该部分电路引入了D触发器，来避免翻转问题的发生。
在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。
校分电路部分的设计主要运用74LS74集成电路来实现，现将74LS74集成电路的功能简单介绍如下：（1）74LS74集成电路74LS74集成电路是一种D触发器。
其引脚图如图十一所示：图十一：74LS74引脚图由图可见，每片74LS74中集成了两个D触发器。
由于电路中只需要用到一个D触发器，故假设用到74LS74中的1号触发器。
由其功能表可知，当CP端接入时钟，SD和RD 端接入高电平，D端接入输入信号时，在每个时钟的下降沿时刻输出Q都输出与输入D相同的电平，输出相反的电平。
74LS74的功能表如下：输入输出RD SD DCP清零×0 1 ×0 1置“1”× 1 0 × 1 0送“0”↑ 1 1 0 1表四：74LS74功能表校分部分电路设计如下图十二：图十二：校分电路其中输出端直接与分计时器的个位时钟端相连接。
正常计时状态下，开关连接高电平，此时Q 端输出高电平，总输出端的信号与秒的十位进位信号相同。
当开关连接低电平时，Q 端输出低电平，总输出端输出信号为2Hz 的时钟信号。
5、 报时电路本次实验中报时电路的设计要求是在59:53、59:55、59:57发低音，输入500HZ 信号；在59：59发高音，输入1KHZ 信号。
用二进制数分别表示报时情况如下表：送“1” ↑ 1 1 1 0保持 0 1 1 × 保持 不允许 × 00 ×不确定时刻 分十位 分个位 秒十位 秒个位 音高 频率m 8m 7m 6m 5m 4m 3m 2m 1 s 8s 7s 6s 5 s 4s 3s 2s 1 59分53秒 0101 100101010011低 500Hz表五：报时情况表蜂鸣器的一端接地，另一端的输入满足下式：H ＝59：53f3 + 59：55f3 + 59：57f3+ 59：59f4＝59：51（QBf3＋QCf3＋QDf4）＝33459:51BCDQf Q f Q f，其中，QB 、QC 、QD 分别是秒个位的输出。