半导体封装工艺介绍共44页
半导体制造之封装技术 ppt课件
3D晶片堆叠技术
堆叠式存储模块
目前，以全球半导体封装的主流正处在第三阶段的成熟期，PQFN和BGA等主要封装技 术进行大规模生产，部分产品已开始在向第四阶段发展。 微机电系统（MEMS）芯片就是采用堆叠式的三维封装。
ppt课件 3
封装的性能要求
封装
电源分配
信号分配
散热通道
机械支撑
环境保护
ppt课件
4
封装的技术层次
三级封装 母板 第四层次：将数个子系统组装成为一个完整电子产品的工艺过程。
二级封装
PWB或卡
第三层次：将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部 件或子系统的工艺。
一级封装
多芯片组件
第二层次：将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。
零级封装
芯片互连
第一层次：芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连 线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。
ppt课件
5
封装的分类
1、按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类； 2、按照密封的材料区分，可分为：高分子材料和陶瓷为主的种类； 3、按照器件与电路板互连方式，封装可区分为：引脚插入型和表面贴装型两大类； 4、按照引脚分布形态区分，封装元器件有：单边引脚，双边引脚，四边引脚，底部引脚四种。 5、常见的单边引脚有：单列式封装与交叉引脚式封装； 6、双边引脚元器件有：双列式封装小型化封装； 7、四边引脚有四边扁平封装； 8、底部引脚有金属罐式与点阵列式封装。
半导体封装流程精品PPT资料
Mold Cycle-2
空模
放入L/F
合模
开模
开模
注胶
切脚成型 (Trim/Form)
目的：将导线架上已封装完成的晶粒， 剪切分离并将不需要的连接用材料切除。
封胶完成之导线架需先将导线架上多余 之残胶去除(Deflash)，并且经过电镀 (Plating)以增加外引脚之导电性及抗氧 化性，而后再进行切脚成型。成型后的 每一颗IC便送入塑料管(Tube)或载带 (Carrier)，以方便输送。
Forming anvil
去纬 (Trimming)
去框（Singulation）的目的：將已完成盖印（Mark）制程的Lead Frame，以沖模的方式将Tie Bar切除，使Package与Lead Frame分开，方
便下一个制程作业。
成型（Forming)的目的：
导线架是提供晶粒一个黏着的位置(称作晶粒座，Die Pad)，并预设有可延伸IC晶粒电路的延伸脚。
脚成型。
目的：将晶粒上的接点用金线或者铝线铜线连接到导线架上之内引脚，从而将IC晶粒之电路讯号传输到外界。
3、有效地将内部产生之热排
出于外部；
封胶的过程为将导线架预热，再将框架置于压铸机上的封装模具上，再以半溶化后之树脂(Compound)挤入模中，待树脂硬化后便可开
模取出成品。
目的：将导线架上已封装完成的晶粒，剪切分离并将不需要的连接用材料切除。
去框（Singulation）的目的：將已完成盖印（Mark）制程的Lead Frame，以沖模的方式将Tie Bar切除，使Package与Lead Frame分开，方
便下一个制程作业。
接着依设计好之路径拉金线，将金线压焊在第二点上完成一条金线之焊线动作。
半导体封装制程与设备材料知识介绍讲课文档
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic
1.778 mm (70miles)
20 ~64
Through Hole Mount
第4页，共120页。
製造完成
第5页，共120页。
封装型式概述
IC封装型式可以分为两大类，一为引脚插入型，另一为表面黏着型
构装型态
构装名称
常见应用产品
Single In-Line Package (SIP）
Dual In-Line Package (DIP）
Zigzag In-Line Package (ZIP）
Detaping
(Optional)
Wafer
Mount
UV Cure (Optional)
Die Saw
Die Bond
Die Cure
(Optional)
Plasma
Wire Bond
Molding
Post Mold Cure
Laser mark
Laser Cut
Package Saw
Cleaner
8 ~64
SIP Single In-line
Package
第6页，共120页。
Plastic
2.54 mm (100miles) 1 direction
lead
3~25
Through Hole Mount
ZIP Zigzag In-line Package
半导体封装工艺讲解——芯片制造流程课件PPT
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
半导体封装流程完整PPT课件
使用之前回温，除 去气泡；
23
Epoxy Writing： 点银浆于L/F的Pad 上，Pattern可选；
最新课件
Logo
FOL– Die Attach 芯片粘接
第一步：顶针从蓝膜下面将芯片往上顶、同时 真空吸嘴将芯片往上吸，将芯片与膜蓝脱离。
24
最新课件
Logo
FOL– Die Attach 芯片粘接
➢存放条件：零下5°保存，常温下需回温24小时；
15
最新课件
Logo
Raw Material in Assembly(封装原材料)
【Epoxy】银浆---环氧树脂
➢成分为环氧树脂填充金属粉末（Ag）； ➢有三个作用：将Die固定在Die Pad上；
散热作用，导电作用； ➢-50°以下存放，使用之前回温24小时；
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
9
最新课件
Logo
IC Package （IC的封装形式）
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
30
Cap上提，完成一次 动作
最新课件
Logo
FOL– Wire Bonding 引线焊接
半导体封装工艺相关介绍
市场发展趋势
持续增长
随着电子设备市场的不断扩大和技术的不断进步， 半导体封装市场将持续保持增长态势。
竞争加剧
随着技术的不断进步和市场需求的多样化，半导体 封装市场的竞争将越来越激烈。
产业链整合
为了提高竞争力，半导体封装企业将通过并购、合 作等方式进行产业链整合，形成更加完善和高效的 产业生态。
THANK YOU
详细描述
引脚插入式封装采用金属引脚将芯片与外部电路连接，引脚插入 到电路板上的孔洞中，然后用焊接或胶水固定。这种封装技术具 有较高的可靠性，但制造成本较高，且不适合小型化和高密度集 成。
表面贴装技术封装
总结词
表面贴装技术封装是一种先进的封装技术，通过将半导体芯片直接贴装在电路板表面实现。
详细描述
表面贴装技术封装的芯片没有引脚，而是通过焊盘与电路板连接。这种封装技术可以实现小型化、轻量化、高密 度集成，并且制造成本较低。常见的表面贴装技术封装有SMT（表面贴装技术）和BGA（球栅阵列）等。
晶片级封装
总结词
晶片级封装是一种将整个芯片封装在晶片中的技术，实现了芯片与外部电路的 无缝连接。
详细描述
晶片级封装的芯片在晶片上直接进行封装，整个晶片可以被切割成独立的芯片。 这种封装技术具有极高的集成度和可靠性，适用于高性能、高可靠性的应用领 域。
3D封装
总结词
3D封装是一种将多个芯片垂直堆叠、通过内部连接实现高速数据传输的封装技 术。
常用的切割方法有激光切割和刀片切割，根据不同材 料和工艺要求选择合适的切割方式。
芯片贴装
芯片贴装是将芯片固定在封装 基板上的过程，通过导电胶或 焊料将芯片与基板相连。
贴装过程中需确保芯片位置准 确、贴装平整，以减小应力并 提高散热性能。
半导体封装主要工艺流程
半导体封装主要工艺流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!半导体封装主要工艺流程一、准备工作阶段。
在进行半导体封装之前，需要进行充分的准备。
半导体封装工艺.pdf
半导体制造工艺Zhang.2008.6.4 Tel: 622131 / 49半导体发展史1. 60年前，第一只晶体管在贝尔实验室诞生，从此人类步入了飞速发展的电子时代。
2. 50年前，第一块集成电路在TI公司诞生，从此我们进入了微电子时代。
3. 40年前，仙童公司出走的“8叛逆”中的诺依斯、摩尔和葛罗夫创立了Intel公司，来自仙童公司的另一位员工C.Sporck 则创立了AMD。
他们的创业引发了自硅谷席卷全球的高科技创业热潮！4. 30年前（1978年2月16日），芝加哥的Ward Christiansen和Randy Seuss开发出第一个计算机的公告牌系统，成为普及Internet的启明星，人类从此进入互联网时代。
5. 现在，3G、移动视频、GPS、高清电视、RFID… 数不清的高科技梦想要实现，所依靠的都是半导体技术的发展！“世界上没有哪一个工业，像半导体产业一样充满创新和变革。
”2 / 49半导体制造过程分类− 前段（Front End）制程晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、晶圆针测制程（Wafer Probe）；− 后段（Back End）封装（Packaging）、测试制程（Final Test）3 / 49晶圆制造过程−晶棒成长−晶棒裁切与检测−外径研磨−切片−圆边−表层研磨−蚀刻−抛光−清洗−检验−包装4 / 495 / 49封装测试过程6 / 49半导体器件封装概述1. 半导体组装技术(Assembly technology)的提高主要体现在它的封装型式(Package)不断发展。
2. 通常所指的组装(Assembly)可定义为：利用膜技术及微细连接技术将半导体芯片(Chip)和框架(Leadframe)或基板(Sulbstrate)或塑料薄片(Film)或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。
半导体光电器件封装工艺_解释说明以及概述
半导体光电器件封装工艺解释说明以及概述1. 引言1.1 概述半导体光电器件封装工艺是将半导体光电器件通过封装技术进行保护和连接，从而实现其正常工作和应用的过程。
在现代科技领域中，半导体光电器件广泛应用于通信、信息技术、医疗设备等各个领域，其封装工艺的质量和稳定性对整个系统性能的影响至关重要。
1.2 文章结构本文将分为五个主要部分进行论述。
引言部分旨在概述半导体光电器件封装工艺，介绍文章的结构以及明确文章的目的。
第二部分将解释什么是半导体光电器件封装工艺，并探讨其重要性及作用以及封装工艺的发展历程。
第三部分将详细说明半导体光电器件封装工艺的主要步骤和流程，并给出各个步骤的具体操作与技术要点，还包括常见的封装工艺问题及相应解决方法。
第四部分将对半导体光电器件封装市场现状和趋势进行概述，并比较与评价国内外相关技术，同时展望未来的发展方向和挑战。
最后一部分是结论部分，总结文章主要观点和论证结果，给出对半导体光电器件封装工艺发展的建议，并提供读者启示和展望。
1.3 目的本文旨在全面介绍半导体光电器件封装工艺，解释其定义与重要性，并说明该工艺的步骤、操作技巧以及常见问题解决方法。
同时，通过概述市场现状和趋势以及对比国内外技术，探讨未来发展方向和面临的挑战。
通过本文的阐述，读者将对半导体光电器件封装工艺有更深入全面的了解，并能够为其在实际应用中提供指导和展望。
2. 半导体光电器件封装工艺解释：2.1 什么是半导体光电器件封装工艺：半导体光电器件封装工艺是将制造好的半导体光电器件在保护壳体中进行封装和组装的过程。
通过封装，可以保护器件不受外界环境的干扰，并提供连接外部电路所需的引脚接口，以便实现器件与其他元器件之间的联接。
2.2 封装工艺的重要性及作用：封装工艺在半导体光电器件制造过程中起着重要的作用。
首先，封装能够提供对光学元素、半导体芯片等关键部分的保护，降低因环境变化引起的温度、气候、振动等因素带来的不利影响。
半导体封装工艺入门
半导体封装相关 半导体封装的分类一、按材料：金属封装→陶瓷封装→塑料封装1. 金属封装主要用于军工或航天技术，无商业化产品；2. 陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场；3. 塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额；二、按引脚形状：长引线直插→短引线→无引线贴装斗球状凸点三、按和PCB 板连接方式：PTH 封装和SMT 封装（目前市面上大部分IC 均采为SMT 式的）PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式四、按照封装外型：SOT 、SOIC 、TSSOP 、QFN 、QFP 、BGA 、CSP 等（技术在进步） 决定封装形式的两个关键因素:a) 封装效率。
芯片面积/封装面积，尽量接近1:1； b) 引脚数。
引脚数越多，越高级，但是工艺难度也相应增加；其中，CSP 由于采用了Flip Chip 技术和裸片封装，达到了芯片面积/封装面积=1:1，为目前最高级的技术；◆半导体封装技术的发展历程50年代的TO型圆形金属封装70年代，芯片封装流行的是双列直插封装(DIP)、单列直插封装(SIP)、针栅阵列封装(PGA)等都属于通孔插装式安装器件80年代，表面贴装技术(SMT)的封装形式兴起，主要有小外型封装(SOP)，引线间距为1.27mm、塑料片式载体(PLCC)，引线间距为1.27mm、四边引线扁平封装(QFP)等。
最终四边引线扁平封装(QFP)成为主流的封装形式（0．3mm已是QFP引脚间距的极限）其后相继出现了各种改进型，如TQFP(薄型QFP)、VQFP(细引脚间距QFP)、SQFP(缩小型QFP)、PQFP(塑封QFP)、Tape QFP(载带QFP)和$OJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小形SOP)、TSSOP(薄的缩小型SOP)等90年代，以面阵排列、球形凸点为引脚、封装密度大为提高的BGA（焊球阵列封装）便应运而生。
半导体封装的工艺流程
半导体封装的工艺流程半导体封装，这可是个相当精妙的过程，就好像是给一颗珍贵的宝石打造一个完美的外壳，让它能够璀璨夺目。
你知道吗？半导体封装的第一步是芯片切割。
想象一下，那一个个小小的芯片就像是待采摘的成熟果实，得小心翼翼地从晶圆上切下来。
这可不是随便一刀切就行的，得精准，稍有偏差，就可能前功尽弃。
这就像雕刻大师在雕琢一件绝世珍品，每一刀都得恰到好处。
接着是芯片贴装。
芯片就如同一个娇贵的小宝宝，得轻柔地把它放在合适的位置，还得保证它稳稳当当，舒舒服服。
要是贴得不好，那后面的工作可就全乱套啦。
然后是引线键合，这就好比是给芯片牵线搭桥，让它能够和外界沟通交流。
那细细的引线，就像是月老手中的红线，把芯片和外部世界紧紧相连。
再来就是塑封，这一步就像是给芯片穿上一件厚厚的棉袄，保护它不受外界的风吹雨打。
而且这棉袄还得合身，不能太紧也不能太松。
封装完成后，还得进行各种测试。
这就好像是给芯片进行一场严格的考试，只有成绩优异的才能过关。
要是通不过，那可就得回炉重造啦。
在整个半导体封装的工艺流程中，每一个环节都至关重要。
哪怕是一点点的小疏忽，都可能导致整个产品的失败。
这就像盖房子，地基没打好，房子能牢固吗？每一个步骤都需要高度的专注和精湛的技术，就如同一位大厨在烹饪一道顶级美食，火候、调料、时间，样样都得精准把握。
你说，要是封装过程中出了岔子，那之前所有的努力不都白费了？所以啊，半导体封装可不是闹着玩的，得严谨、得精细、得用心。
这就是半导体封装的工艺流程，复杂却又充满魅力，不是吗？。
三大半导体BGA封装工艺及流程
三⼤半导体BGA封装⼯艺及流程⼀、引线键合半导体PBGA的封装⼯艺流程1、PBGA基板的制备在BT树脂/玻璃芯板的两⾯层压极薄（12~18µm厚）的铜箔，然后进⾏钻孔和通孔⾦属化。
⽤常规的PCB加3232艺在基板的两⾯制作出图形，如导带、电极、及安装焊料球的焊区阵列。
然后加上焊料掩膜并制作出图形，露出电极和焊区。
为提⾼⽣产效率，⼀条基⽚上通常含有多个PBG基板。
2、封装⼯艺流程圆⽚减薄→圆⽚切削→芯⽚粘结→等离⼦清洗→引线键合→等离⼦清洗→模塑封装→装配焊料球→回流焊→表⾯打标→分离→最终检查→测试⽃包装。
⼆、FC-CBGA的封装⼯艺流程1、陶瓷基板FC-CBGA的基板是多层陶瓷基板，它的制作是相当困难的。
因为基板的布线密度⾼、间距窄、通孔也多，以及基板的共⾯性要求较⾼等。
它的主要过程是：先将多层陶瓷⽚⾼温共烧成多层陶瓷⾦属化基⽚，再在基⽚上制作多层⾦属布线，然后进⾏电镀等。
在CBGA的组装中，基板与芯⽚、PCB板的CTE失配是造成CBGA产品失效的主要因素。
要改善这⼀情况，除采⽤CCGA 结构外，还可使⽤另外⼀种陶瓷基板--HITCE陶瓷基板。
展开剩余44%2、封装⼯艺流程圆⽚凸点的制备->圆⽚切割->芯⽚倒装及回流焊->底部填充导热脂、密封焊料的分配->封盖->装配焊料球->回流焊->打标->分离->最终检查->测试->包装。
三、引线键合TBGA的封装⼯艺流程1、TBGA载带TBGA的载带通常是由聚酰亚胺材料制成的。
在制作时，先在载带的两⾯进⾏覆铜，然后镀镍和镀⾦，接着冲通孔和通孔⾦属化及制作出图形。
因为在这种引线键合TBGA中，封装热沉⼜是封装的加固体，也是管壳的芯腔基底，因此在封装前先要使⽤压敏粘结剂将载带粘结在热沉上。
2、封装⼯艺流程圆⽚减薄→圆⽚切割→芯⽚粘结→清洗→引线键合→等离⼦清洗→液态密封剂灌封→装配焊料球→回流焊→表⾯打标→分离→最终检查→测试→包装。
半导体封装工艺介绍
半导体封装工艺 流程
晶圆制程
晶圆制造：将硅材料制成硅晶圆 光刻：在硅晶圆上刻蚀电路图案 离子注入：将离子注入硅晶圆形成半导体器件 化学机械抛光：去除硅晶圆表面的缺陷和污染物 电镀：在硅晶圆上沉积金属层形成导线 封装：将硅晶圆封装在塑料或陶瓷外壳中保护半导体器件
芯片切割
芯片切割是半导体封装工艺流程中的重要环节 芯片切割的目的是将晶圆上的芯片分离出来 芯片切割的方法包括机械切割、激光切割等 芯片切割的质量直接影响到封装工艺的质量和可靠性
添加标题
添加标题
质量控制：检查切割后的芯片边缘 是否光滑、无缺陷
电镀
目的：提高芯片的导电性和耐腐蚀性 材料：铜、镍、金等金属 工艺：电镀、化学镀、溅射镀等 应用：芯片封装、连接器、引线框架等
打标
目的：在半导体芯片上标记出芯片 的型号、规格等信息
过程：通过激光在芯片表面烧蚀出 标记
添加标题
添加标题
塑封固化
目的：保护半导体芯片免受外界环 境的影响
过程：将半导体芯片放入模具中注 入树脂加热固化
添加标题
添加标题
材料：环氧树脂、硅树脂等
添加标题
添加标题
效果：形成坚固、透明的保护层提 高芯片的稳定性和可靠性
切筋整型
目的：去除芯片边缘的毛刺和缺陷
过程：切割、磨削、清洗等
添加标题
添加标题
工具：切割刀、磨刀等
5G通信：半导体封装工艺在5G通信设备中的关键作用如射频前端、基带芯片 等
自动驾驶：半导体封装工艺在自动驾驶汽车中的重要应用如传感器、处理器、 控制器等
感谢您的观看
汇报人：
应用：集成电路、 微电子等领域
发展趋势：高密度 、高可靠性、低成 本
半导体封装工艺介绍ppt
静电放电
半导体封装工艺发展趋势和挑战
05
将多个芯片集成到一个封装内，提高封装内的功能密度。
集成化封装
利用硅通孔（TSV）等先进技术实现芯片间的三维互连，提高封装性能。
2.5D封装技术
将多个芯片通过上下堆叠方式实现三维集成，提高封装体积利用率和信号传输速度。
3D封装技术
技术创新与发展趋势
详细描述
金属封装是将半导体芯片放置在金属基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其高可靠性、高导热性等特点，金属封装被广泛应用于功率器件、高温环境等领域。
金属封装
总结词
低成本、易于集成
详细描述
塑料封装是将半导体芯片放置在塑料基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其低成本、易于集成等特点，塑料封装被广泛应用于民用电子产品等领域。
半导体封装工艺中常见问题及解决方案
04
VS
机械损伤是半导体封装工艺中常见的问题之一，由于封装过程中使用到的材料和结构的脆弱性，机械损伤往往会导致封装失效。
详细描述
机械损伤包括划伤、裂纹、弯曲、断裂等情况，这些损伤会影响半导体的性能和可靠性，甚至会导致产品失效。针对这些问题，可以采取一系列预防措施，如使用保护膜保护芯片、优化封装结构、控制操作力度和避免不必要的搬动等。
腐蚀和氧化
静电放电是半导体封装工艺中常见的问题之一，由于静电的存在，会导致半导体器件的损伤或破坏。
总结词
静电放电是指由于静电积累而产生的放电现象，它会对半导体器件造成严重的危害，如电路短路、器件损坏等。为了解决这个问题，可以在工艺过程中采取一系列防静电措施，如接地、使用防静电设备和材料、进行静电测试等。同时，还可以在设计和制造阶段采取措施，如增加半导体器件的静电耐受性、优化电路设计等。
半导体后封装工艺及设备[PPT课件]
![半导体后封装工艺及设备[PPT课件]](https://img.taocdn.com/s3/m/47f3903103d8ce2f006623ab.png)
主要封装方式
QFP、CGP、BGA、SSOP、FLIP CHIP
SD2P、SDIP、SKDIP、SIP、ZIP、FSIP、FDIP、QFP、 SOP、PLCC
AMAT endura 5500
Brief Description WaferБайду номын сангаасSize : 200mm Vintage : 2000 Load Lock : Narrow Body and Tilt Out
--- 3D封装与硅通孔( TSV)工艺技术
中国大陆半导体封装测试产业 前十大厂商
排名 1 2 3 4 5 6 7 8 9 10 厂商 Motorola天津半导体有限公司 北京三菱四通微电子公司 南通富士通微电子有限公司 江苏长电科技 赛意法微电子有限公司 上海松下半导体有限公司 东芝半导体（无锡）有限公司 甘肃永红器材 上海阿法泰克电子有限公司 无锡华润微电子封装总厂
ENDURA腔体构成
ENDURA传输过程
谢谢！
DIP、SIP、SOP、QFP、SSOP、TQFP、MCM TO-XX、SOT./SOD、DIP 、SOP、PLCC/DQF、IP、 HSOP、SDIP、HSIP、SSOP、FSIP、FDIP DIP、SOP、BGA SOP008、SOP016、018、028、SDIP028、042； LQFP048、NFS-52、QFP084、TQFP100、TO-220E SDIP24、54、64、56、QFP48 SOP、SSOP、QFP、TSOP、SSOP DIP、HDIP、 SDIP、HSOP、LQFP DIP、SOIC、MSO、TSO、PLCC、TO、SOT
半导体后封装 及工艺设备
IC Package （IC的封装形式）
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
半导体封装技术大全
半导体封装技术大全1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。
而且BGA不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
5、Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。