数字频率合成器设计实例
基于FPGA平台的数字频率合成器的设计和实现
基于FPGA平台的数字频率合成器的设计和实现数字频率合成技术是一种实现高精度频率合成的方法，具有广泛应用价值。
在数字频率合成中，FPGA是一种非常重要的平台，能够实现高速、高精度、可编程的数字频率合成。
本文将介绍基于FPGA平台的数字频率合成器的设计和实现。
一、FPGA简介FPGA是一种可以编程的数字集成电路，具有非常灵活的可编程性。
FPGA中包含了大量的逻辑单元、存储单元和输入输出接口，可以通过编程实现各种数字电路功能。
FPGA具有高速、高度集成、低功耗等优点，在数字电路的设计和实现中得到了广泛应用。
二、数字频率合成的基本原理数字频率合成是通过一组特定的频率合成器和相位加法器来合成所需要的频率。
首先，将参考频率和相位加法器连接起来，形成一个频率合成器。
然后，将输出频率与参考频率的比例进行数字控制，并将输出频率的相位与参考频率相位进行加法计算，最终输出要求的频率。
三、数字频率合成器的设计1. 参考频率生成模块参考频率生成模块是数字频率合成器的核心模块。
参考频率一般使用晶振作为输入信号，并通过频率除和锁相环等技术来产生高精度的参考频率。
在FPGA中，可以使用PLL、DCM等IP核来实现参考频率的生成。
2. 分频器分频器是将参考频率转化为所需的输出频率的模块，一般使用计数器实现。
在FPGA中，可以使用计数器IP核或使用Verilog等HDL语言来实现。
3. 相位加法器相位加法器用于将输出频率的相位和参考频率的相位相加。
在FPGA中，可以使用LUT（查找表）实现相位加法器。
4. 控制单元控制单元用于控制数字频率合成器的各个模块，并实现与外部设备的接口。
在FPGA中，可以使用微处理器或FPGA内部逻辑来实现控制单元。
四、数字频率合成器的实现数字频率合成器的实现需要进行数字电路设计和FPGA编程。
一般来说，可以采用Verilog或VHDL等硬件描述语言进行FPGA编程，实现各个模块的功能。
数字电路设计过程中，需要考虑到功耗、面积和时序等问题，同时需要进行仿真和验证。
DDS实验报告
电子线路课程设计 --直接数字频率合成器（DDS）2014 年 11 月摘要本实验通过使用 QuartusⅡ软件，并结合数字逻辑电路的知识设计，使用DDS 的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、以及使能开关等功能。
在此基础上，本实验还设计了扩展功能，包括测频、切换波形，动态显示。
在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
在利用 QuartusⅡ进行相应的设计、仿真、调试后下载到SmartSOPC实验实现 D/A转换，验证实验的准确性，并用示波器观察输出波形。
关键词：SmartSOPC实验箱 QUARTUSⅡ数字频率合成仿真AbstractThis experiment is based on QuartusⅡ，with the help of knowledge relating to the digital logic circuits and system design,to design a sine signal generator which generates any frequency by the method of DDS. This generator is provided with the functions of frequency control,phase control and switch control. Based on the basic design,I also design extra functions,including frequency measurement,changes of wave forms and dynamic display.The control circuit can be maintained time clearing and time keeping functions,and also shows the output frequency,phase control characters,frequency control word. All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to realize the transformation of D/A ,and then test the accuracy of the design by means of oscilloscope observing the wave forms.Key words: SmartSOPC QUARTUSⅡ DDS Simulation目录摘要 (1)目录 (2)一、设计要求 (3)二、方案论证 (3)三、直接数字频率合成器总电路图 (4)四、各子模块设计原理及分析说明 (5)4.1、脉冲发生电路 (5)4.2、频率相位预置与调节电路 (9)4.3、累加器电路 (10)4.4、相位控制电路 (11)4.5、波形存储器ROM电路 (12)4.6、测频电路 (14)4.7、不同波形选择电路 (15)4.8、动态译码显示电路 (16)五、程序下载、仿真与调试 (17)六、实验结果 (18)七、实验总结与感想 (23)八、参考文献 (23)一、设计要求1、利用QuartusII软件和SmartSOPC实验箱实现直接数字频率合成器（DDS）的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；7、可适当添加其他功能二、方案论证直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
DDS 直接数字频率合成器 实验报告
直接数字频率合成器（DDS）实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器（ROM） (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）。
数字频率合成器的设计幻灯片PPT
晶体 fr 振荡器
前置分频器 fr / M M
鉴相器
环路
f0 / N
可变分频器
MCU
压控
f0
振荡器
图7.1 MCU和锁相环路相结合的实现方案电路框图
第7章 数字频率合成器的设计
1. 前置分频器分频比的确定
由得
f r , 故f 0
MN
Δf=f0(N+1)-f0(N)= 式中Δf为频率间隔。
N1 N MfrMfr
L2
L3
L4
L5
C6 6 8 pF
C7 7 5 pF
C8 9 1 pF
C1 090 pF
Uo
C10 3 1 pF
图7.7 AD9835 应用电路图
第7章 数字频率合成器的设计 7.3.2 1. AT89C2051的主要性能及引脚功能说明 AT89C2051的引脚如图7.8所示。AT89C2051的性能
第7章 数字频率合成器的设计
幅度 ＋1
0 －1
相位 2
0
图7.4 余弦波信号及其相位
第7章 数字频率合成器的设计
因此，每隔一段时间Δt （时钟周期），有对应的 相位变化ΔP，即
ΔP=ωΔt=2πfΔt （7.1） 从式（7.1）可得合成信号的频率f为
f P fmt
2
（7.2）
式中，fmt为固定时钟频率，fmt＝1／Δt。因此，通 过改变相位值ΔP，就可以改变合成信号的频率f 。
第7章 数字频率合成器的设计
DDS 芯片AD9835的原理框图如图7.5 所示。其中，相 位累加器为32位，取其高12位作为读取余弦波形存储器的 地址。当时钟使相位累加器的输出也即余弦ROM 寻址地 址每递增频率设定为K时，对应的波形相位变化为
直接数字频率合成器DDS的设计
直接数字频率合成器DDS 的设计DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。
DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器（LPF ）等模块，如图1所示。
相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。
整个系统在统一的时钟下工作，从而保证所合成信号的精确。
每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。
这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出的信号频率。
相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。
图1 DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。
信号发生器的输出频率fo 可表示为：Ns f M f M f 2..0=∆= ( 1)式中s f 为系统时钟，f ∆为系统分辨率，N 为相位累加器位数，M 为相位累加器的增量。
参数确定及误差分析首先确定系统的分辨率f ∆，最高频率max f ，及最高频率max f 下的最少采样点数min N 根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ，由公式m i n m a x.N f f s ≥ (2)确定系统时钟s f 的下限值。
dds直接数字频率合成器(优秀+)
南京理工大学电子线路课程设计直接数字频率合成器D D S(题名和副题名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要直接数字信号合成器（DDS）是一种从相位概念出发直接合成所需要波形的新的频率合成技术。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。
本文使用DDS的方法设计一个任意频率的正弦信号发生器，具有频率控制、相位控制、测频、切换波形、动态显示、使能开关以及AM调制等功能。
利用QuartusII7.0中VHDL语言完成计算机设计、仿真等工作，然后使用由Altera公司开发的Cyclone III 系列EP3C25F324C8实验箱实现电路，用示波器观察输出波形。
本文使用模块化的设计理念，将整体电路分为9个子模块设计，分别为：分频模块、频率预置与调节模块、频率累加寄存模块、相位预置与调节模块、相位累加寄存模块、sin函数波形存储模块、余弦波方波三角波锯齿波波形选择模块、测频与译码显示模块、AM调制模块。
其后，本文给出了本实验的计算机仿真图与示波器输出图，并进行结果分析。
最后在文末给出了本实验所设计的电路的使用说明书。
关键词：直接数字信号合成器、DDS、AM调制、VHDL、测频AbstractDirect digital synthesizer (DDS) is a new technology of frequency synthesis ,which comes from the concept of the phase, to directly synthetize the required waveform . Compared with the traditional frequency synthesizer, DDS has the advantages of lower cost, lower power consumption, higher resolution and faster switching time etc..DDS method is used to design a direct digital synthesizer to synthetize the sin function of any frequency in this paper, with functions of frequency control, phase control frequency measurement, waveform switching, dynamic display, switch enable and AM modulation. Using VHDL language in the QuartusII7.0, we complete the design, simulation and other works by computer, and then use the EP3C25F324C8 experimental box of Cyclone III series developed by the Altera to implement the design, and finally observe the output waveform in oscilloscope.In this paper, the modular design concept is used, and the whole circuit is divided into 9 sub module design, respectively is: frequency division module, frequency adjusting module, frequency cumulative and register module, phase presetting and adjusting module, phase cumulative and register module, sin function waveform memory module, cos wave, square wave, triangle wave, sawtooth waveform selection module, frequency measurement and decoding display module, the AM modulation module.Then, the computer simulation diagram and the output of the oscilloscope graphs of this experiment is given in this paper, followed by the results analysis. Finally, we give the experimental instructions of the circuit design at the end of the paper.Keywords: direct digital synthesizer, DDS, AM modulation, VHDL, frequency measurement目录摘要 (2)Abstract (3)1 绪论 (7)1.1 DDS的发展概况 (7)1.2 选题背景及意义 (7)1.3 课题研究现状 (8)1.4 本文主要工作 (8)2 实验平台Cyclone III EP3C25F324C5 (10)2.1 Cyclone III (10)2.1.1 Cyclone III 系列产品介绍 (10)2.1.2 Cyclone III EP3C25F324C5 开发板原理图 (11)3 DDS基本原理总电路图 (12)3.1 DDS的基本结构 (12)3.2 DDS的基本原理 (12)3.3 DDS总电路封装图 (14)3.4 本章小结 (16)4 DDS各子模块设计原理 (17)4.1 分频模块 (17)4.1.1 48分频子模块 (18)4.1.2 1000分频子模块 (19)4.1.3 0.5分频子模块 (20)4.2 频率预置与调节模块 (21)4.3 频率累加寄存模块 (22)4.3.1 12位累加器子模块 (23)4.3.2 12位寄存器子模块 (24)4.4 相位预置与调节模块 (25)4.5 相位累加与寄存模块 (25)4.5.1 12位累加器子模块 (26)4.5.2 12位寄存器子模块 (26)4.6 sin波形存储模块 (27)4.6.1 sin_rom子模块 (27)4.6.2 10位寄存器子模块 (28)4.7 余弦波、方波、三角波、锯齿波波形选择模块 (29)4.7.1 cos_rom、rect_rom、square_rom、sawtooth_rom波形存储子模块 (29)4.7.2 波形4选1输出子模块 (30)4.7.3 10位寄存器子模块 (31)4.8 测频与译码显示模块 (31)4.8.1 10进制计数器子模块 (32)4.8.2 测频子模块 (33)4.8.3 译码显示子模块 (34)4.9 AM调制模块 (36)4.9.1 载波产生子模块 (37)4.9.2 调制波乘法与加法子模块 (38)4.9.3 载波乘法子模块 (39)4.9.4 已调波与调制波二选一显示子模块 (40)5 DDS调试仿真与下载 (42)5.1 DDS仿真 (42)5.2 AM调制仿真 (43)5.3 DDS管脚设定与下载运行 (44)6 DDS示波器结果显示 (46)7 DDS使用说明书 (49)8 结论 (50)8.1 论文工作总结 (50)8.2 论文工作展望 (50)致谢 (51)参考文献 (52)1绪论1.1D DS的发展概况DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
简易DDS频率合成器设计
目录第一章系统分析与设计方案 (1)1.1 DDS设计原理介绍 (1)1.2直接数字式频率合成器(DDS)的基本结构 (1)1.3基本DDS结构的常用参量计算 (1)1.3.1 DDS的输出频率f out 。
(1)1.3.2 DDS产生的相位。
(1)1.3.3 DDS的频率分辨率。
(1)1.3.4 DDS的频率输入字FW计算。
(2)1.4 DDS的工作原理 (2)1.4.1相位累加器与频率控制字FW (2)1.4.2 相位控制字PW (2)第二章软件设计 (3)2.1 Verilog HDL程序 (3)2.1.1 8位加法器程序代码 (3)2.1.2 16位加法器程序代码 (3)2.1.3 8位寄存器程序代码 (3)2.1.4 16位寄存器程序代码 (4)2.1.5 dds代码程序 (4)2.1.6 ROM的创建 (4)第三章实验仿真 (5)3.1 原理图 (5)3.1.1 ROM (5)3.1.2 八位加法器 (5)3.1.3 十六位加法器 (5)3.1.4 八位寄存器 (6)3.1.5 十六位寄存器 (6)3.2 仿真波形 (6)3.3 D/A转换电路 (9)3.3.1 DAC0832结构及工作原理 (9)3.3.2 D/A转换电路模块 (10)3.4 实验结果 (10)3.5 调试过程 (10)3.5.1对adder8、adder16、reg8、reg16的调试 (10)3.5.2. D/A转换电路的调试 (10)3.5.3．输出波形的调试 (10)第四章心得体会 (11)第五章参考文献 (12)第一章系统分析与设计方案1.1 DDS设计原理介绍DDS即Direct Digital Synthesizer数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。
频率合成器的设计3-5-2
• 3.VCO的调谐范围 的调谐范围
因为频率覆盖范围是36~57MHz,根据变容二极管的 根据变容二极管的 因为频率覆盖范围是 调谐范围,应采用分段方案实现 调谐范围,应采用分段方案实现 • 第一频段 36~46MHz • 第二频段 46~57MHz
N 1max = 46 MHz N 2max = 57 MHz
• 5.确定自然角频率 ω n 确定自然角频率
根据技术要求,应能通过音频调相信号 故 根据技术要求 应能通过音频调相信号,故 应能通过音频调相信号 先确定带宽,即截止频率 先确定带宽 即截止频率 ω
c
ωc = 2π f = 2π × 3 × 103 rad s
则
ωn = ωc
[2ξ + 1 + (2ξ + 1) + 1]
K0 Kd R1C = τ 1 = 2 N maxω n
K0 Kd 2.83 × 10−6 R1 = = 2 N maxω n C C
取电容标称值 C = 0.15 µ F 则 R1 = 1887Ω
§3-5-2
频率合成器的设计实例
取标称值 R1 = 1.8 K Ω 而
2ξ R2 = = 17575Ω ω nC
§3-5-2
频率合成器的设计实例
§3-5-2
频率合成器的设计实例
• [例]设计一个能输出音频调相信号的数字式频 例 设计一个能输出音频调相信号的数字式频 率合成器. 率合成器 • 一.技术指标 技术指标 • 1.工作频率 工作频率 f = 36 57 MHz
0
• 2.输出频率间隔 输出频率间隔 • 3.转换时间 转换时间
K0 =
2π × (46 − 36) × 106 rad 10V
基于FPGA的DDS直接数字频率合成器设计与实现
图 ５
期只采样 ２点，难 以保证输出精度 。为了保证输 出精度 ，规 定最低每 周期采样 ８ 点，此时 Ｋ ２／ ＝ ２ ，则 ：ｆ ＝ ＝ ８ １８ … Ｋ×
ｆ／ １ ． ２ Ｈ ｃ２＝ ６ ５ Ｍ ｚ ５
（ ）最 小步长的正弦波 （ ６ １ 图 ）
频 率 控 制 字 ： ００ ０ ０ ０ ００００１ 相 位 控 制 字 ： ００ ０ ０ ０ ０００００
ｒ — Ｖ ｖ＼ １ ／ 厂 八 八八 ／ ／ ＾厂 ｒ ｕ 厂 九 ＼ ＾＼ 、
图７
仿 真测得正弦波频率为：２ ２ ． ８ ８ ７ ｓ２ ．６ ｓ ／（ ０ ３ ７６ ｕ 一 ０ ２ ｕ ）≈ １． ４ ３ Ｈ ，与计算参 数相 近，误差来 自于仿真测量时的显 ５ ６ １Ｍ ｚ
２ 波形存储 ．
本设计 中波形存储 为连续存储 ，对正 弦波进行采样 利用 Ｏ ａ ｔｓ制造 一个 Ｒ Ｍ ，进 行 查值 操 作 ， 波 形 的 存 储 方 法 ｕｒ ｕ Ｏ表 在 上可 以有两种 方案 ，一个是对正弦波从 ０到 ２ 进行采样 ，在 兀 这 次 设计 和 以上 的 参 数 选 取 上 均 基 于 这 种 方 案 ，这 个 方 案 的
示 误差 。
正弦波幅值的获得 ，可通过 Ｃ语言编程得到，将 Ｃ程序
所 得 结 果 导 出 到一 个 文 件 中 便 可 得 到 正 弦波 幅 值 。 ３ 系 统 设计 ． 由波 形 存 储 模 式 ，设 计 系统 模 型 框 图 ４ ：
（ ）最 大 步 长 的 正 弦波 （ ７ ２ 图 ） 频 率 控 制 字 ： ０ １０ ０ ０ ０００００ 相 位 控 制 字 ：０ ０ ０ ０ ０ ０ ０ ０ ００
优 点 是 实现 简 单 ，思 路 清 晰 ；另一 种 方 案 是 对 正 弦波 从 ０到
dds课程设计报告 数字频率合成器DDS
DDS信号发生器设计设计实验报告摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS 的过程。
该直接数字频率合成器输出的频率及相位均可控制，且能输出正弦、余弦、三角波、锯齿波、方波五种波形，经过转换之后还能在示波器上显示，在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
本设计利用QuartusII 5.0软件进行DDS的设计，最后下载到SmartSOPC实验系统中进行硬件测试。
AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 5.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 5.0软件、SmartSOPC 实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system目录摘要关键词第1篇多直接数字频率合成器DDS设计要求说明1.1 设计基本要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页1.2 设计提高部分要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页第2篇对整体电路工作原理的方案论证¨¨¨¨¨¨¨第5页第3篇各子模块设计原理说明3.1频率预置与调节电路¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.2相位累加器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.3波形存储器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第7页3.4相位调节器¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.5波形输出模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.6频率测定模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第11页3.7显示模块模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第13页第4篇调试、仿真、编程下载过程¨¨¨¨¨¨¨¨¨¨第14页第5篇实验总结5.1 对本设计的一些改进方案¨¨¨¨¨¨¨¨¨¨¨第15页 5.2 实验感想¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第15页参考文献第1篇直接数字频率合成器DDS设计要求说明1.1 设计基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成4096×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4)系统具有清零和使能的功能；5)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6)通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；1.2 设计提高部分要求1)通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围(注意：按键后有消颤电路)；2)能够同时输出正余弦两路正交信号；3)在数码管上显示生成的波形频率；4)充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；第2篇对整体电路工作原理的方案论证DDS 即Direct Digital Synthesizer 数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
EDA 课程设计 江西理工 应科院 直接数字频率合成器(DDS)
SOPC/EDA综合课程设计直接数字频率合成器学院：江西理工大学应用科学学院指导老师：王忠峰专业班级：电气081姓名：qq411523540学号：时间：2011年1月目录第一章直接数字频率合成器与设计任务 (3)1.1关于直接数字频率合成器 (3)1.2直接数字频率合成器的设计要求 (3)第二章系统设计方案 (4)2.1 DDS的工作原理 (4)2.2模块的功能 (6)2.3选择器件 (7)2.4功能模块 (8)2.5系统的整体组装 (13)第三章设计的心得体会 (16)附录一参考文献 (17)第一章直接数字频率合成器与设计任务1.1 关于直接数字频率合成器1971年，美国学者J.Tierncy、C.M.Reader和B.Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。
随着技术和水平的提高，一种新的频率合成技术——直接数字频率合成(DDS，Direct Digital Synthesis)技术得到了飞速发展。
DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。
DDS技术具有频率切换时间短(＜20 ns)，频率分辨率高(0.01 Hz)，频率稳定度高，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点，它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
DDS广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线通信系统。
1.2 直接数字频率合成器的设计要求直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。
利用EDA技术和FPGA实现直接数字频率合成器DDS的设计。
设计要求：1.利用QuartusII软件实验箱实现DDS的设计；2.通过实验箱上的开关输入DDS的频率和相位控制字，并能用示波器观察加以验证；3.系统具有清零和使能的功能；4.DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现。
数字频率合成器FPGA设计实现
数字频率合成器的FPGA设计实现1绪论1.1 频率合成技术的背景1）直接频率合成直接频率合成理论大约在20世纪30年代中期开始形成，当时是利用单个或多个不同频率的晶体振荡器作为基准信号源，经过倍频、分频、混频等途径直接产生许多离散频率的输出信号，这就是最早应用的频率合成器，称之为直接式频率合成器．采用单一个或多个不同频率的晶体振荡器作为基准信号源，经过具有加减乘除四则运算功能的混频器、倍频器、分频器和具有选频功能的滤波器的不同组合来实现频率合成。
利用不同组合的四则运算，即可产生大量的、频率间隔较小的离散频率系列。
根据参考频率源的数目和四则运算电路组合的不同，直接式频率合成器有着许多不同的形式．如可由较多晶体振荡器或频率源同时提供基准频率，或仅由一个或少数几个晶体振荡器提供基准频率。
尽管合成器仅输入一个参考频率，但只需改变各倍频次数和分频器的分频数，即可获得一系列的离散频率。
2）锁相频率合成相位反馈理论和锁相技术应用于频率合成领域，产生了间接式频率合成器。
所谓间接式是指合成器的输出信号不是直接从参考源经过变换而得，而是由锁相环的压控振荡器间接产生所需要的频率输出，所以，间接式频率合成器又称为锁相频率合成器．它是基于锁相环路的同步原理，从一个高准确度、高稳定度的参考晶体振荡器综合出大量离散频率的一种技术。
锁相频率合成器由基准频率产生器和锁相环路两部分构成。
基准频率产生器为合成电路提供一个或几个高稳准的参考频率，锁相环路则利用其良好的窄带跟踪特性，使频率准确地锁定在参考频率或其某次谐波上，并使被锁定的频率具有与参考频率一致的频率稳定度和较高的频谱纯度[21。
由于锁相环路具有良好的窄带滤波特性，故其输出信号质量较直接式频率合成器得到明显的改善。
锁相技术在频率合成中的成功应用，使频率合成技术获得突破性进展。
锁相频率合成器的结构简单、输出频率成分的频谱纯度高，而且易于得到大量的离散频率等优点引起了人们的极大关注，为频率合成器的广泛应用打下了基础。
毕业设计156数字频率合成器正文
1 前言频率合成(Frequency Synthesis)是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。
基于这个原理制成的频率源称为频率合成器(Frequency Synthesizer)目前，频率合成器已经成为电子技术、空间技术和通信技术中的一个重要组成部分。
例如在无线电收、发信机中，广泛采用频率合成器作为收、发信机的振荡频源。
频率合成器还广泛地应用于雷达、导航、频率时间标准等各个技术领域。
例如，在雷达及电子对抗中，利用频率合成器可以迅速而又准确地改变频率，以避开敌机的侦察和干扰。
在各种精密仪表中，频率合成器能够提供高分辨率、低噪声（相位噪声）的信号，以适应各种精密测量的需要。
频率合成器可分为直接式频率合成器,间接式（或锁相）频率合成器和直接式数字频率合成器。
直接式频率合成器是最先出现的一种合成器类型的频率信号源。
这种频率合成器原理简单,易于实现。
其合成方法大致可分为两种基本类型:一种是所谓非相关合成方法;另一种称为相关合成方法。
间接式频率合成器又称为锁相频率合成器。
锁相频率合成器是目前应用最广的频率合成器。
本设计的频率合成器也是利用锁相环来实现的。
频率合成器的主要性能指标有：频率范围，频率间隔，波道数，频率转换时间，频率稳定度与准确度等。
本设计中的频率合成器工作频率范围为200HZ～200KHZ，分为三个频段，即200HZ～2KHZ，频率间隔200HZ，2KHZ～20KHZ，频率间隔为2KHZ，20KHZ～200KHZ，频率间隔为20KHZ。
主要通过锁相环和倍频，分频器来实现。
最后输出的频率用LED 显示出来。
2 总体方案设计本设计要求设计频率合成器工作频率范围为200HZ ～200KHZ ，分为三个频段，即200HZ ～2KHZ ，频率间隔200HZ ，2KHZ ～20KHZ ，频率间隔为2KHZ ，20KHZ ～200KHZ ，频率间隔为20KHZ 。
锁相式数字频率合成器的设计
课程设计题目：锁相式数字频率合成器的设计已知技术参数和设计要求：一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。
2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。
3、 要求1/M 分频器分别产生，1KH Z 、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。
4、 要求频率合成器输出的频率范围f 0分别为（0000~9999）×1KH Z 、（0000~9999）×2KH Z 、（0000~9999）×4KH Z ，并且设计出相对应的1/N 分频器(四位)。
5、锁相环型号：选择LM4046 、或CD4046。
石英晶体选择4.096MH Z 或8.192MH Z 等 ，其他集成电路及元器件根据设计要求自己选择。
6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N 分频器和1/M 分频器输出信号波形）、然后画出PCB 图。
7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f 0=？ （每个人计算f 0=？的要求见附录一电子表格）。
8、 主要参数测试：包括晶体振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。
做出误差分析。
9、 编写出数字锁相式频率合成器的课程设计报告。
工作量：1、数字锁相式频率合成器的总体设计。
实现直接数字频率合成器的种技术方案
实现直接数字频率合成器的种技术方案嘿，小伙伴们，今天我来和大家聊聊如何实现一款牛气冲天的直接数字频率合成器（DDS）。
这可是电子领域里的一大神器，不仅能实现高速频率转换，还能精确控制输出波形，简直是实验室和工业界的宠儿。
下面，我就用我那十年磨一剑的经验，给大家带来一份实操性强的技术方案。
我们要明确DDS的核心原理。
DDS的核心在于一个叫做相位累加器的家伙，它通过不断地累加相位，来控制数字到模拟转换器（DAC）的输出，从而实现频率合成。
那么，我们就来一步步打造这款神奇的DDS。
一、硬件设计1.1选用合适的FPGA芯片FPGA是DDS的核心，负责实现相位累加、正弦查找表、DAC输出等功能。
我们要根据项目需求，选择合适型号的FPGA芯片。
这里我推荐使用Xilinx或Altera的高端FPGA，它们具有丰富的逻辑资源和高速DAC接口，能够满足DDS的高性能要求。
1.2设计数字下变频器数字下变频器是DDS的关键部分，它负责将高频信号转换为低频信号。
我们可以采用数字滤波器来实现这一功能。
在设计过程中，要注意滤波器的类型、阶数和截止频率等参数，以确保信号转换的准确性和稳定性。
1.3设计DAC输出电路DAC输出电路负责将数字信号转换为模拟信号。
这里我们可以选择串行或并行DAC，根据FPGA的接口和性能要求来确定。
同时，要设计合适的驱动电路，确保DAC输出信号的幅度和波形。
二、软件设计2.1相位累加器设计相位累加器是DDS的核心，它决定了输出频率的精度。
在设计相位累加器时，要注意字长和累加速率，以满足频率分辨率和转换速度的要求。
2.2正弦查找表设计正弦查找表是DDS的关键部分，它用于查找正弦波的采样值。
在设计查找表时，要考虑查找表的深度和宽度，以确保输出波形的精度。
2.3数字滤波器设计数字滤波器是数字下变频器的核心，它决定了信号转换的准确性和稳定性。
在设计滤波器时，要选择合适的滤波器类型、阶数和截止频率等参数。
2.4控制界面设计控制界面是用户与DDS交互的桥梁，它负责接收用户输入的频率、幅度等参数，并控制FPGA实现相应的功能。
基于FPGA的直接数字频率合成器的设计和实现
基于 !"#$ 的直接数字频率合成器的设计和实现
西 安 交 通 大 学 电 信 学 院 电 子 物 理 与 器 件 国 家 重 点 实 验 室 H[!%%J" ） 周 俊 峰
摘
陈 涛
要 ： 介 绍 了 利 用 =/,*). 的 0@A= 器 件 （ =:B? B@!C#% ） 实 现 直 接 数 字 频 率 合 成 器 的 工 作 原 理、 设计思路、 电路结构和改进优化方法。 关 键 词 ： 直 接 数 字 频 率 合 成 H’’5I 现 场 可 编 程 门 阵 列 H0@A=I
直接数字频率合成（ ’()*+, ’(-(,./ 0)*12*3+4 543,6*7 是从相位概念出发直接合成 8(89 即 ’’059 一 般 简 称 ’’5 ） 所需要波形的一种新的频率合成技术。 目 前 各 大 芯 片 制 造 厂 商 都 相 继 推 出 采 用 先 进 :;<5 工 艺 生 产 的 高 性 能 和 多 功 能 的 ’’5 芯 片 （ 其中应用较 为 广 泛 的 是 =’ 公 司 的 =’">#? 系 列 ） 9为电路设计者提 供 了 多 种 选 择 。然 而 在 某 些 场 合 ， 专 用 的 ’’5 芯 片 在 控 制方式、 置频速率等方面与系统的要求差距很大， 这时 如 果 用 高 性 能 的 0@A= 器 件 设 计 符 合 自 己 需 要 的 ’’5 电路就是一个很好的解决方法。 音频处理及类 =:B? !C 是 =/,*). 公 司 着 眼 于 通 信 、 似 场 合 的 应 用 而 推 出 的 0@A= 器 件 芯 片 系 列 9 总 的 来 看 将 会 逐 步 取 代 0DB? !%C 系 列 ， 成 为 首 选 的 中 规 模 器 件产品。它具有如下特点： （ 和 B=G H 嵌 入 式 阵 !） =:B? !C 采 用 查 找 表 （ DEF ） 列块I相结合的结构， 特别适用于实现复杂逻辑功能和 存储器功能， 例如通信中应用的数字信号处理、 多通道 数据处理、 数据传递和微控制等。 典 型 门 数 为 ! 万 到 !% 万 门 ， 有 多 达 J"!#& 位 的 （ &） 每 个 B=G 有 J%"L 位 K=; ） 。 K=; （ （ 器 件 内 核 采 用 &N#O 电 压 ， 功耗低， 能够提供高 M） 达 &#%;PQ 的 双 向 R S < 功 能 ， 完 全 支 持 MM;PQ 和 LL;PQ 的 @:R 局 部 总 线 标 准 。 （ 具有快速连续式延时可预测的快速通道互连 （ J） 0.8, ； 具有实现快速加法器、 计数器、 乘法器和比较器 F).+T ） 等算术功能的专用进位链和实现高速多扇入逻辑功能 的专用级连链。
第4章 数字频率合成器的设计(8课时)
fo
N
可变分频器 （÷N） 频率控制编码
fo VCO
fo
f o Nf N Nf R
4.2 数字频率合成器的组成及工作原理
2、吞脉冲式频率合成器 吞脉冲式频率合成器也称变模分频频率合成器。在直 接式频率合成器中，VCO的输出频率是直接加在可编程分 频器上的。目前可编程分频器还不能工作到很高的频率， 这就限制了这种合成器的应用。加前置分频器后固然能提 高合成器的工作频率，但这是以降低频率分辨力为代价的。 若以减小参考频率 的办法来维持原来的频率分辨力，这 又将造成转换时间的加长。最好的办法在不改变频率分辨 力的同时提高合成器输出频率的有效方法之一是采用变模 分频器，也称吞脉冲技术。它的工作速度虽不如固定模数 的前置分频器那么快，但比可编程分频器要快得多。
4.2 数字频率合成器的组成及工作原理
CD4046的内部功能框图
ui ( f i ) 14 A1 16 2 13 3 uv ( f v) 4 6 Ct 7 11 12 R4 R5 8 15 5 VCO A2 10 C PDII 1 R1 9 R2 VDD
PDI
R3
4.2 数字频率合成器的组成及工作原理
u i (t ) (ω i) PD u d (t ) LF u c (t ) VCO u o (t ) (ω o)
4.2 数字频率合成器的组成及工作原理
（1）鉴相器（PD） 鉴相器的组成框图如图4-4所示，它是一个相位比较 装置。它把输入信号和压控振荡器的输出信号的相位进行 比较，产生对应于两信号相位差的误差电压。
1CP0 1 1CLR 2 1Q0 3 1CP1 4 1Q1 5 1Q2 6 1Q3 7 GND 8 （a） 74LS390 16 VCC 15 2CP0 14 2CLR 13 2Q0 12 2CP1 11 2Q1 10 2Q2 9 2Q3 （b） 2CP0 2CP1 2CLR 2Q0 2Q1 2Q2 2Q3 1CP0 1CP1 1CLR 1Q0 1Q1 1Q2 1Q3
3_4_5 设计实例-直接数字频率合成器的简单设计
设计实例-直接数字频率合成器的简单设计DDS（Direct Digital Synthesizer）任务：⏹使用FPGA器件内部RAM实现DDS（Direct Digital Synthesizer，直接数字频率合成）的简单设计。
⏹设DDS的:1.频率控制字为32位;2.相位累加器的位数为32位;3.输出为Address[31..O]。
4.将FPGA内部RAM作为ROM使用;5.地址位数设为12位。
⏹为了提高精确度，同时兼顾片上资源，把累加器的输出结果Address[31..0]的高12位Address[31..20]作为ROM的地址输入。
因此可知该ROM的存储容量为4096x10位。
⏹该DDS实例的顶层设计如图3.45所示，其中：1.模块phase_adder为相位累加器模块；2.模块SinRom为波形存储器模块；3.FreqCtrl[31..O]为频率控制字输入；4.q[9..O]为ROM数据输出。
⏹DDS实例各子模块设计1、创建工程Test_DDS_v1File->New->New Quartus II Project2、创建原理图文件File->New-> Block Diagram / Schmatic File3．相位累加器模块Phase_adder设计⏹相位累加器是DDS的核心，其性能的好坏决定了整个系统的性能。
⏹普通相位累加器由32位加法器与32位累加寄存器级联构成，由它产生波形存储器的离散地址值。
同时，它也作为后面波形存储器的地址计数器。
⏹本例32位相位累加器的设计采用LPM宏单元库中的LPM_ADD_SUB参数化模块例化实现。
（1）Tools->MegaWizard Plug-In Manager（2）如图3.46或下图所示，在MegaWizard Plug-In Manager的第2页，选择Arithmetic库中的LPM＿ADD＿SUB参数化模块，输入输出文件的名字，如phase＿adder；选Verilog HDL，点击Next按钮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字频率合成器设计实例
数字频率合成器设计实例
数字频率合成器（Digital Frequency Synthesizer）是一种能够产生不同频率信号的设备。
它通过使用数字技术和数学算法来合成所需的频率，具有高精度和稳定性。
在本文中，我们将逐步介绍数字频率合成器的设计过程。
1. 设定所需频率范围：首先，确定所需合成的频率范围。
这取决于具体应用，例如音频处理、无线通信等。
假设我们的频率范围为1Hz到10kHz。
2. 确定采样率：采样率是指每秒钟对信号进行采样的次数。
根据香农抽样定理，采样率应大于信号最高频率的两倍。
在我们的例子中，最高频率为
10kHz，因此选择采样率为至少20kHz。
3. 选择数字信号处理器（DSP）：为了实现数字频率合成器，我们需要选择一种适合的DSP芯片。
DSP芯片能够高效地执行数字信号处理任务，例如信号生成和滤波。
选择一款性能强大且易于编程的DSP 芯片，以满足所需的合成要求。
4. 设计频率控制模块：频率控制模块是数字频
率合成器的核心部分，用于生成所需频率的数字信号。
它通常由相位锁定环（PLL）和数字控制振荡器（NCO）组成。
a. 相位锁定环（PLL）：PLL是一种控制系统，通过比较输入信号的相位和参考信号的相位差异来产生所需频率的输出信号。
通过调整参考信号的频率和相位，PLL可以实现精确的频率合成。
b. 数字控制振荡器（NCO）：NCO是一种可编程振荡器，能够生成具有可变频率的数字信号。
通过调整输入的控制参数，NCO能够实现不同频率的信号
合成。
5. 编程实现：根据DSP芯片的编程手册和软件
开发工具，编写相应的代码实现频率控制模块。
通过配置PLL和NCO的参数，以及设置合适的参考信号，实现所需频率的合成。
6. 验证和调试：使用示波器或频谱分析仪等测
试工具，验证合成的频率是否符合要求。
如果发现频率偏差或其他问题，可以通过调整PLL和NCO的参数来进行调试和校准。
7. 优化和改进：根据实际应用需求和反馈，对数字频率合成器进行优化和改进。
可以尝试不同的算法、调整PLL和NCO的参数等，以提高合成信号的质量和性能。
总结起来，设计数字频率合成器需要确定频率范围、选择合适的DSP芯片、设计频率控制模块，并通过编程实现和验证。
通过不断优化和改进，可以得到高精度和稳定性的数字频率合成器，满足各种应用的需求。