数字实验五触发器及其应用实验报告(DOC X页)
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
触发器及其应用实验报告
触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。
2.学习触发器的分类及其应用场景。
3.通过实验了解触发器的使用方法。
二、实验器材1.示波器。
2.信号发生器。
3.逻辑门芯片。
4.电源。
5.电线、面包板等。
三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。
因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。
触发器分为锁存触发器和触发器两种。
锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。
当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。
触发器一般也有两个输入信号，分别是时钟和数据。
当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。
四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。
在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。
4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。
我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。
六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。
本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。
同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。
这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。
同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。
数字逻辑实验报告：触发器及其作用
数字逻辑实验报告：触发器及其作用一、实验目的1. 学习触发器的基本概念、类型及其工作原理；2. 掌握触发器的电路实现方法；3. 掌握使用触发器进行时序逻辑设计的方法。
二、实验原理触发器（Flip-flop）是数字逻辑电路中最基本的存储元件。
它可以在电路中实现数据的存储、时序的生成、状态的转移等功能。
触发器从功能上分为两大类：时序逻辑触发器和状态逻辑触发器。
时序逻辑触发器是指根据输入信号的时序变化来激发触发器输出端口状态变化的触发器，常见的有SR触发器、D触发器和JK触发器等。
状态逻辑触发器是指触发器的输出值与输入值中的某些形式的关系有关，常见的有T触发器和R-S触发器等。
此实验主要介绍SR触发器、D触发器、JK触发器的实现及其作用。
1. SR触发器SR触发器也称为RS触发器，它的英文全称是Set-Reset Flip-flop。
SR触发器的输入有两个：S、R。
当S=1，R=0时，Q输出为1；当S=0，R=1时，Q输出为0；当S=R=1时，Q的状态就不确定了。
具有这个不确定状态的原因是因为在SR触发器中，S和R是可以同时为1的，这种情况会导致电路出现失效或过度充电的问题，故SR触发器不常用。
2. D触发器D触发器是指数据存储触发器，它有一个数据输入信号D，其输出信号Q与输入信号D同步，并且保持输出信号状态不变。
当时钟信号CK上升时，D触发器将数据D储存在内部存储器中，当时钟信号CK下降时，存储器中的数据被保持不变。
D触发器还具有一个反相输出信号Q'，它与输出信号Q恰好相反。
3. JK触发器JK触发器是指一种利用J和K两个输入信号来控制输出状态的电路。
当J=K=0时，JK触发器不动；当J=1，K=0时，JK触发器转换到置“1”状态；当J=0，K=1时，JK触发器转换到复位“0”状态；当J=K=1时，JK触发器的状态与上一状态相反。
这里需要注意的是，当J=K=1时，JK触发器可以作为一个数字计数器或频率分带器使用。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
实验五集成触发器
Qn=1 说明
且每次测试时都要将
0→1
触发器异步清零或置1。
0 0 1→0
按照右表测试并记录结果。
（c）将J、K触发器
0
接成 T’触发器。
CP接1kHz连续脉冲；
1
通过示波器双踪观察
CP和Q的波形，
1
画图并分析结果。
0→1
1 1→0
0 0→1
1→0
1
0→1
1→0
实验五 触发器
4. 实验内容及要求
（2）测试双D触发器74LS74的逻辑功能。
Q
Q
1J C1 1K J CP K SD
74LSll2双JK触发器引脚排列及逻辑符号
实验五 触发器
实验五 触发器
（3）D触发器
可用作数字信号的寄存、移位寄存、分频和波形发生等。
Q n+1 = D
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q
74LS74
Q
Q
C1 1D
（5）单脉冲发生器实验 （选做） 用74LS74双D型触发器，设计一个单发脉冲发生器的实验线路。要
求将频率为１Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP 脉冲输入。只要手控脉冲送出一个脉冲，该脉冲与手控触发脉冲的时 间长短无关。
实验五 触发器
试问：能实现单发脉冲输出的原理是什么?画出电路的输出时序波形图. 下图是用双JK触发器组成的单发脉冲发生器，以供设计时参考。
实验五 触发器
3. 实验原理 （1）基本RS触发器
Q & R
Q &
S
实验五 触发器
（2）JK触发器
常用作缓冲存储器、移位寄存器和计数器。 Qn+1 = JQn + KQn
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
数电实验报告 试验五 触发器及其应用
实验三 触发器及其应用一、 实验目的1. 熟悉基本D 触发器的功能测试。
2. 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3. 熟悉触发器的实际应用。
二、 试验设备1. 数字电路试验箱2. 数字双踪示波器3. 函数发生器4. 74LS00、74LS74三、 试验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器呦集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 和T ’功能等触发器。
触发方式有电平触发和边沿触发两种。
D 触发器在时钟脉冲CP 的前沿（正跳变0→1）发生翻转，触发器的次态1+n Q 取决于CP 脉冲上升沿到来之前D 端的状态，及1+n Q =D 。
因此，它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D 端的数据状态变化，不会影响触发器的输出状态。
D R 和D S 分别是决定触发器初始状态n Q 的直接置0、置1端。
当不需要强迫置0、置1时，D R 和D S 端都应置高电平（如接+5V 电源）。
74LS74（CC4013）等均为上升沿触发的边沿触发器。
图（1）为74LS74的引脚图，图（2）为其逻辑图，表（1）为其真值表。
D 触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
74LS000的引脚排列如图（3）。
图（1）图（2）表（1）图（3）四、试验内容1.用双D触发器构成二分频器2.用双D触发器构成四分频器3.生成如图所示时序脉冲五、试验结果1和2设计连接示意图见图（4）。
在CP1端加入1KHz，峰峰值为5.00V，平均值为2.50V的连续方波，并用示波器观察CP，1Q，2Q各点的波形，见图（5）。
电子技术实验报告5-触发器及其应用
电子技术实验报告5-触发器及其应用一、实验目的1.了解触发器的基础知识。
2.了解 RS 触发器、JK 触发器的应用原理。
3.学会使用电路模拟软件进行仿真分析。
二、实验器材1.计算机2.电路仿真软件（Multisim）三、实验原理1.触发器触发器是一种与时序有关的电路，其输出信号的状态与输入信号、在输入信号作用下出现的前一个时刻输出状态有关。
触发器的作用是存贮一个值，然后在时钟信号的控制下，使得这个存贮的值在合适的时刻得到保持或改变。
2.RS 触发器RS 触发器是一种基础的触发器，它由两个 NOR 门构成，主要由两个输入端、一个输出端和一个时钟端组成。
它的真值表如下：状态\t输入\tS \t R \t输出重置\tQ \tQ’复位\tL \tH \t1 \t0保持 \tH \tL \t1 \t0倒置 \tL \tH\t0 \t1禁止 \tL \tL \t不确定不确定3.JK 触发器JK 触发器是一种基于 RS 触发器的扩展。
它由两个输入端、一个输出端和一个时钟端组成。
JK 触发器的输入有两个控制信号 J 和 K。
它的真值表如下：状态\t输入\tJ \tK \tQ \tQ’禁止/复位\tX \tX \t不变 \t不变置位 \t1 \tX \t1 \t0清零 \tX \t1 \t0 \t1保持 \tX \t0 \t不变不变倒置 \t1 \t1 \t0 \t1不变 \t1 \t1 \t1 \t0不变 \t0 \t0 \tQ\tQ’4.应用原理RS 触发器可以用于计数、存贮、分频、时序控制等方面。
当 S=1，R=0 时，Q=1，Q’=0，实现置位操作；当 S=0，R=1 时，Q=0，Q’=1，实现清零操作；当S=R=0 时，输出保持不变；当 S=R=1 时，输出不确定。
JK 触发器可以通过设置 J、K 对输入信号进行控制，实现存贮、倒置、计数等功能。
当输入信号为 0 时，JK 触发器保持原状态不变；当输入信号为 1 时，JK 触发器转换状态，若输入信号在时钟脉冲作用下状态不变，则为存贮；若 J、K 不同，并且输入信号在时钟脉冲作用下状态反转，则为倒置；若 J、K 相同，输入信号在时钟脉冲作用下状态反转，则为计数。
电子线路基础数字电路实验5 触发器
实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。
.2. 熟悉各类触发器之间逻辑功能的相互转换方法。
二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。
触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。
图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。
图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。
JK触发器的逻辑符号如图8—2所示。
它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。
在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。
第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。
第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。
JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。
表8—1为其功能表。
图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。
D 触发器的逻辑符号如图8—4所示。
D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变 注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。
数电实验触发器实验报告
数电实验触发器实验报告引言触发器是数字电路中常用的元件，它可以储存和控制输入信号的状态。
在数电实验中，我们进行了触发器的实验，旨在探究触发器的工作原理和应用。
实验目的本实验的目的是： 1. 了解触发器的基本概念和分类； 2. 掌握触发器的工作原理；3. 学会使用触发器设计和实现基本的时序电路。
实验材料和设备1.数字电路实验箱；2.7400四路二输入与非门芯片；3.7402四路二输入与非门芯片；4.7408四路二输入与门芯片；5.7432四路二输入或门芯片；6.74165八位平行装载输入八位并行输出移位存储器芯片；7.电路连接导线；8.示波器。
实验步骤实验一：SR触发器的应用1.将SR触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验二：JK触发器的应用1.将JK触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验三：D触发器的应用1.将D触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验四：T触发器的应用1.将T触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验五：时序电路的设计1.使用74LS165芯片进行时序电路的设计；2.根据设计要求，连接芯片及其他元件；3.调试硬件连接，确保电路连接无误；4.给予输入信号，观察时序电路的输出变化；5.记录观察结果。
实验结果与分析实验一：SR触发器的应用观察实验一中的SR触发器，当S=0，R=0时，输出保持不变。
当S=1，R=0时，输出为1。
当S=0，R=1时，输出为0。
当S=1，R=1时，输出无法确定，可能产生非正常状态。
触发器及其应用实验报告
实验名称: 触发器及其应用姓名:实验场地: 同组者：二、实验报告1、实验操作步骤1、测试基本RS触发器的逻辑功能按图8－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端Q、Q接逻辑电平显示输入插口，按表8－7要求测试，记录之。
表8－7R S Q Q11→0 1 00→1 1 01→010 10→1 0 10 0 1 12、测试双JK触发器74LS112逻辑功能(1) 测试R D 、S D的复位、置位功能任取一只JK触发器，R D、S D、J、K端接逻辑开关输出插口，CP端接单次脉冲源，实验名称: 触发器及其应用姓名: 实验场地: 同组者：Q、Q端接至逻辑电平显示输入插口。
要求改变R D，S D（J、K、CP处于任意状态），并在R D＝0（S D＝1）或S D＝0（R D＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。
自拟表格并记录之。
(2) 测试JK触发器的逻辑功能按表8－8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。
(3) 将JK触发器的J、K端连在一起，构成T触发器。
在CP端输入1HZ连续脉冲，观察Q端的变化。
在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。
表8－8实验名称:触发器及其应用姓名: 实验场地: 同组者：2、实验数据处理3、实验结论基本RS 触发器的逻辑功能为：1.当R 端无效(1)，S 端有效时(0)，则Q=1,Q 非=0,触发器置1。
2.当R 端有效(0)、S 端无效时(1)，则Q=0,Q 非=1,触发器置0。
3.当RS 端均无效时(0)，触发器状态保持不变。
4.当RS 端均有效时(1)，触发器状态不确定。
4、实验体会和建议Q —CP Q实验名称: 触发器及其应用姓名: 实验场地: 同组者：本次的实验不是很难，大家都能很快的正确做完，是组合电路的知识，我们都比较熟悉基本的公式、定理，这次的实验比较有头绪，实验是要求循序渐进，不能心急，有错误先自己认真寻找错误，在没有办法时才向老师寻求帮助，最终达到学习的目标，实验时要求我们善于思考、独立解决问题，做到稳扎稳打。
数电实验5(触发器)
①异步置位和复位功能测试：
在芯片上任选一D触发器， 将置0端 Rd和置1端 Sd 分别接数字电路实验箱的两 个“逻辑电平输出开关”； CP和D端处于任意电平，输 出端Q、Q分别接数字电路实 验箱的两个“逻辑电平显示 二极管”。
VCC 2Rd 2D 2CP 2Sd 2Q 2Q
14 13 12 11 10 9 8 74LS74
电平），然后使D为“1”，重复上述过程。
8
表4-5-3
什么意 思？
D
0
1
1 11 1
1 11 1
CP
0
0
0 000
0 00 0
Qn+1
Q初始状态
Qn = 1
Qn = 0
注意：单正脉冲源的使用！
9
③ 接成T′触发器：
a. 将_D触发器的D端从逻辑开关上取下，再把D
端和 Q端相连，即转换为T′触发器，如图所示。
⑵逻辑功能测试。填表4-5-3
⑶接成T′触发器。填表4-5-4
选做:填表4-5-4
画出CP和Q及Q端的波形。
③ JK触发器
⑴选做:异步置位和复位功能测试。填表4-5-5
⑵逻辑功能测试。填表4-5-6
⑶选做: 将JK触发器结成计数态，用示波器双通道观
察并对应画出CP和Q与Q端的波形。
14
实验报告要求： 1. 整理各项实验结果。 2. 列出D、JK 、 T'触发器的特性方程, 画出状
a.先将触发器置0或置1（预置完成后 Rd 和 Sd均为高电
平），从CP端输入单正脉冲， 在表4-5-6所列J、K情
况下，观察并纪录输出端Q的逻辑状态。
表4-5-6
11
11
11
触发器及其应用实验报告
触发器及其应用实验报告触发器及其应用实验报告引言在现代电子技术中，触发器是一种重要的数字电路元件，用于存储和控制信号的状态。
触发器广泛应用于计算机、通信、控制系统等领域，具有重要的实际应用价值。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验目的1. 了解触发器的基本概念和工作原理。
2. 学习触发器的常见类型及其特点。
3. 掌握触发器在数字电路中的应用。
实验仪器和材料1. 示波器2. 电源3. 电阻、电容等元件4. 7400系列触发器芯片实验步骤1. 实验一：RS触发器的实验a. 将7400芯片连接到电源和示波器上。
b. 通过连接电路，将RS触发器的输入端和输出端连接到示波器上。
c. 分别给RS触发器的S和R输入端施加高电平和低电平信号，观察输出端的变化。
d. 记录实验结果并进行分析。
2. 实验二：D触发器的实验a. 将7400芯片连接到电源和示波器上。
b. 通过连接电路，将D触发器的输入端和输出端连接到示波器上。
c. 分别给D触发器的D输入端施加高电平和低电平信号，观察输出端的变化。
d. 记录实验结果并进行分析。
3. 实验三：JK触发器的实验a. 将7400芯片连接到电源和示波器上。
b. 通过连接电路，将JK触发器的输入端和输出端连接到示波器上。
c. 分别给JK触发器的J和K输入端施加高电平和低电平信号，观察输出端的变化。
d. 记录实验结果并进行分析。
实验结果与分析通过实验一、实验二和实验三，我们观察到了不同类型触发器的输入和输出变化情况。
在RS触发器中，当S和R输入均为低电平时，输出保持不变；当S和R输入均为高电平时，输出翻转；当S为高电平，R为低电平时，输出为高电平；当S为低电平，R为高电平时，输出为低电平。
在D触发器中，输出跟随输入信号变化，实现了数据的存储和传输。
在JK触发器中，当J和K输入均为低电平时，输出保持不变；当J和K输入均为高电平时，输出翻转；当J为高电平，K为低电平时，输出为高电平；当J为低电平，K为高电平时，输出为低电平。
触发器的应用实验报告
一、实验目的1. 掌握基本RS、JK、D和T触发器的逻辑功能及测试方法。
2. 熟悉触发器之间的相互转换方法。
3. 学习触发器在时序电路中的应用。
二、实验原理触发器是一种具有记忆功能的逻辑电路，可以存储1位二进制信息。
触发器分为基本触发器和时钟触发器两大类。
基本触发器包括RS触发器、JK触发器、D触发器和T触发器。
触发器之间的相互转换是数字电路设计中的重要环节。
三、实验仪器与设备1. 数字电路实验箱2. 示波器3. 信号发生器4. 电源四、实验内容与步骤1. 观察基本RS触发器（1）连接电路：将RS触发器的S端连接到高电平，R端连接到低电平，观察Q和Q'端的状态。
（2）改变输入：将S端连接到低电平，R端连接到高电平，观察Q和Q'端的状态。
（3）总结：基本RS触发器具有置0、置1和保持功能。
2. 观察JK触发器（1）连接电路：将JK触发器的J端连接到高电平，K端连接到低电平，观察Q和Q'端的状态。
（2）改变输入：将J端连接到低电平，K端连接到高电平，观察Q和Q'端的状态。
（3）总结：JK触发器具有置0、置1、置Q和置Q'功能。
3. 观察D触发器（1）连接电路：将D触发器的D端连接到高电平，观察Q和Q'端的状态。
（2）改变输入：将D端连接到低电平，观察Q和Q'端的状态。
（3）总结：D触发器具有置0和置1功能。
4. 观察T触发器（1）连接电路：将T触发器的T端连接到高电平，观察Q和Q'端的状态。
（2）改变输入：将T端连接到低电平，观察Q和Q'端的状态。
（3）总结：T触发器具有置Q和置Q'功能。
5. 触发器之间的相互转换（1）RS触发器与JK触发器转换：将RS触发器的S端连接到J端，R端连接到K 端。
（2）D触发器与T触发器转换：将D触发器的D端连接到T端。
6. 触发器在时序电路中的应用（1）设计一个4位二进制计数器：使用D触发器连接成4位二进制计数器，观察计数过程。
触发器的认识和应用实验报告
触发器的认识和应用实验报告摘要：本实验报告旨在介绍和探讨触发器的概念、分类及其在电子电路中的应用。
通过实验验证触发器的工作原理和功能，并分析不同类型的触发器在不同应用场景下的优劣势。
实验结果表明触发器在数字电路设计中具有重要的作用，可实现存储、计数、时序等功能，且应用广泛。
1. 引言触发器是一种能够存储和改变输入信号状态的电子元件，其在数字电路中应用广泛。
触发器可用于存储数据、实现电平变换、计数和时序控制等功能，是数字电路设计中不可或缺的组成部分。
2. 基本概念触发器是由逻辑门电路构成的，其输入和输出可以采用不同的电平表示，如低电平表示0、高电平表示1。
触发器一般由几个逻辑门组成，包括主门和辅助门。
常见的触发器有RS触发器、D触发器、JK触发器等。
3. 实验设备和方法本实验使用LogicWorks软件进行模拟实验，搭建了RS触发器、D触发器和JK触发器的电路图，并通过输入不同的信号进行触发器的触发和状态变化观察。
实验过程中，通过改变输入信号和时钟信号频率，观察触发器的输出变化。
4. 实验结果和分析实验结果表明RS触发器适用于简单的状态存储和电平变换，但容易出现互锁现象；D触发器可以实现数据的存储和变换，并解决了RS 触发器的互锁问题；JK触发器则更加灵活，可实现计数和时序控制等功能。
5. 应用实例触发器在数字电路设计中有广泛的应用。
例如，D触发器可用于实现数据锁存器、寄存器和移位寄存器等；JK触发器可用于实现计数器、时序控制器和频率分频器等。
触发器还可以在时序电路、时钟同步电路和时序逻辑电路等领域发挥重要作用。
6. 结论本实验对触发器的概念、分类及其在电子电路中的应用进行了介绍和探讨。
通过实验验证了触发器的工作原理和功能，并分析了不同类型触发器的优劣势。
触发器在数字电路设计中具有重要的作用，可实现存储、计数、时序等功能，应用广泛。
触发器及其应用 数电实验报告
触发器及其应用数电实验报告一、实验目的1. 掌握触发器的概念及特性；2. 进一步了解典型的触发器电路设计；3. 了解触发器的应用，并学会分析各种触发器应用实例。
二、实验原理触发器是一种存储器件，具有记忆状态的能力，因此广泛应用于数字电路的设计中。
触发器分为两类：同步触发器和异步触发器。
同步触发器的时序响应受到时钟信号的控制，而异步触发器的时序响应则不受时钟信号控制。
常见的触发器有RS触发器、JK触发器和D触发器。
1. RS触发器RS触发器由两个逻辑门组成，包括一个或门和一个非门。
RS触发器输入端有R和S两个输入，Q和Q’两个输出。
当S输入为1时，Q输出为1；当R输入为1时，Q输出为0。
当RS输入同时为1时，会出现Q和Q’同时为1或0的情况，这种情况是不稳定的，称为禁止状态。
图2 JK触发器当J=1,K=0时，Q=1，Q’=0;当J=0，K=1时，Q=0，Q’=1。
当J=K=1时，Q=~Q，常称为“循环模式”。
D触发器由门电路实现，可以将输入的状态表示为输出状态，通常用于存储数据。
D触发器有一个数据输入端D，一个使能端EN和两个输出Q、Q’。
通常，D触发器的EN端为高电平时，D输入信号才会生效。
三、实验内容1、搭建RS、D、JK触发器电路并测量输出波形2、应用触发器实现各种实际应用四、实验仪器数字实验仪，万用表五、实验步骤1、搭建RS触发器电路（图1）并测量输出波形。
2、搭建D触发器电路（图3）并测量输出波形。
3、搭建JK触发器电路（图2）并测量输出波形。
4、应用触发器实现下列应用：（1）模拟数码计算器功能；（2）闹钟报警功能；（3）LED跑马灯效果；（4）电梯控制系统；（5）电梯故障指示器功能。
六、实验结果2. 输出D触发器波形图（图5）。
4. 应用触发器实现以下功能。
（1）模拟数码计算器利用D触发器与逻辑门实现模拟数码计算器。
具体实现方法是，将LCD中的数字存放到两个D触发器中作为被加数和加数，另外一个D触发器用于存储运算结果。
触发器的认识和应用实验报告
触发器的认识和应用实验报告
触发器是一种特殊类型的存储过程，用于在指定表中对数据进行修改时生效。
它主要用于强制复杂的业务规则或要求，例如控制是否允许基于顾客的当前帐户状态插入定单。
触发器还有助于强制引用完整性，以便在添加、更新或删除表中的行时保留表之间已定义的关系。
在实验中，我们可以使用触发器来实现各种功能。
例如，我们可以创建一个更新触发器，当指定的表被更新时，触发器会执行特定的操作。
我们可以创建一个删除触发器，当指定的表被删除时，触发器会执行特定的操作。
我们还可以创建一个插入触发器，当指定的表被插入时，触发器会执行特定的操作。
通过实验，我们深入了解了触发器的基本概念和应用。
我们学习了如何在数据库中创建和查询触发器，并了解了触发器在不同业务场景下的应用。
我们还学习了如何使用触发器来实现复杂的业务规则和要求，例如对价格低于 10 美元的书应用折扣等。
通过本次实验，我们掌握了触发器的基本概念和应用，提高了我们对数据库编程的理解和掌握。
我们相信，本次实验对于我们未来的数据库编程和应用将有着重要的意义。
实验报告——触发器及其应用
实验四项目名称：触发器及其应用一、实验目的1、了解基本RS、JK和D触发器的逻辑功能2、了解时钟对触发器的触发作用3、能用触发器设计基本的时序逻辑电路二、实验设备1、数字电路实验箱2、74LS112 74LS00 74LS74三、实验内容及步骤1、测试基本RS触发器的逻辑功能本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。
根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。
按表4-5选择输入状态，测试并记录结果。
图4-7 74LS00引脚图图4-8 基本RS触发器表4－5d S d R Q Q011110112、JK触发器(1) 测试置位端S D和复位端R D 的功能按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。
根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。
图4-9 74LS112引脚图表4-6(2) 测试JK触发器的逻辑功能按表4－7，测试JK触发器的逻辑功能。
将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。
利用置位端S D和复位端R D的功能，根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。
按下单脉冲触发按钮，测试并记录结果。
表4-73、D 触发器(1) 测试置位端S D 、复位端R D 的功能。
将74LS74芯片（引脚如图4-10所示）的D 、S D 、R D 端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲上升沿触发端输出端，Q 、Q 分别接在实验箱的LED 电平指示上。
数电实验五触发器实验报告
数电实验五触发器实验报告一、实验目的二、实验原理三、实验器材四、实验步骤五、实验结果分析六、实验总结一、实验目的本次数电实验旨在通过触发器实验，加深学生对于触发器的理解和应用，掌握触发器的工作原理及其在电路中的应用。
二、实验原理1. 触发器概述触发器是一种存储器件，可以将输入信号转换成稳定的输出信号，并且能够记住先前输入过的状态。
触发器有两个稳态（高电平或低电平），并且只有在时钟信号到来时才会改变状态。
2. SR锁存器SR锁存器是最简单的触发器之一，由两个交叉耦合反相输出（NOR或NAND）门构成。
当S=1，R=0时，Q=1；当S=0，R=1时，Q=0；当S=R=0时，保持上一个状态不变。
但是SR锁存器存在一个致命缺陷——SET和RESET不能同时为1。
3. D锁存器D锁存器是由一个数据输入口和一个时钟输入口组成。
当D为1且时钟信号到来时，Q会被置为1；当D为0且时钟信号到来时，Q会被置为0。
D锁存器可以看做是SR锁存器的一种特殊情况，即S=D，R=not D。
4. JK锁存器JK锁存器是由J、K、时钟和输出端Q组成的。
当J=1，K=0时，Q=1；当J=0，K=1时，Q=0；当J=K=1时，Q状态取反；当J=K=0时，保持上一个状态不变。
JK锁存器可以看做是SR锁存器的一种改进型。
5. T锁存器T锁存器是由T、时钟和输出端Q组成的。
当T为1且时钟信号到来时，Q状态取反；当T为0且时钟信号到来时，保持上一个状态不变。
T锁存器可以看做是JK锁存器的一种特殊情况，即J=T，K=not T。
三、实验器材本次实验所需材料如下：- 数字电路实验箱- 74LS73触发器芯片- 电源线、万用表等四、实验步骤1. 按照电路图连接74LS73芯片。
2. 打开电源并接通电路。
3. 分别将CLK输入高低电平，并记录输出结果。
4. 将D输入高低电平，并记录输出结果。
5. 将J、K输入高低电平，并记录输出结果。
6. 将T输入高低电平，并记录输出结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字实验五触发器及其应用实验报告（DOC X页）学生实验报告
院别电子信息学院课程名称电子技术实验班级无线技术12 实验名称实验五触发器及其应用姓名欧迪实验时间 2014年5月23 日学号 33 指导教师文毅
报告内容
一、实验目的和任务
1.掌握基本RS、JK、T和D触发器的逻辑功能。
2.掌握集成触发器的功能和使用方法。
3.熟悉触发器之间相互转换的方法。
二、实验原理介绍
触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器
图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接
S触发的触发器。
基本RS触发器具有置“0”、置“1”和保持三种功能。
通常称为置“1”端，
RSS因为 =0时触发器被置“1”;为置“0”端，因为=0时触发器被置“0”。
当==1时状RR
S态保持，当==0时为不定状态，应当避免这种状态。
R
基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。
图14-1 二与非门组成的基本RS触发器
(a)逻辑图 (b) 逻辑符号
基本RS触发器的逻辑符号见图14-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
2、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图14-2所示;JK触发器的状态方程为:
n，1nnQ,JQ，KQ
其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q和为两个互补输入端。
通常把Q=0、=1的状态定为触QQ发器“0”状态;而把Q=1，=0定为“1”状态。
Q
JK触发器常被用作缓冲存储器，移位寄存器和计数器。
CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。
3、T触发器
在JK触发器的状态方程中，令J=K=T则变换为:
nnn，1 QTQTQ,，
这就是T触发器的特性方程。
由上式有:
nn，1当T=1时， QQ,
nn，1当T=0时， QQ,
即当T=1时，为翻转状态;当T=0时，为保持状态。
4、D触发器
在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为:
n，1 QD,
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多型号可供各种用途的需要而选用。
如双D(74LS74，CC4013)，四D(74LS175，CC4042)，六D(74LS174，
CC14174)，八D(74LS374)等。
5、触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但是可以利用转换的方法获得具有其它功能的触发器。
例如将JK触发器的J、K两端接在一起，并认它为T
端，就得到所需的T触发器。
JK触发器也可以转换成为D触发器。
三、实验内容和数据记录 1.基本RS触发器(用74LS00搭建)
nR S Q
0 0 ×
0 1 1
1 0 0
1 1 保持
2.测试JK触发器74LS112的逻辑功能
n+1J K Q
n0 0 Q
0 1 0
1 0 1
1 1 Qn
T触发器，cp输入1KHZ脉冲，cp、Q波形如下(上面为cp，下面为Q) nN
3.测试D触发器74LS74的逻辑功能
nn+1D QQ
0 0 0
0 1 0
1 0 1
1 0 1
J与Q相连，cp输入1KHZ脉冲，cp、Q波形如下(上面为cp，下面为Q) nnN
四、实验结论与心得
1.JK触发器一般都是下降沿有效，其它触发器一般上升沿有效。
2.对于触发器只有在上升沿(JK为下降沿)来临的时候，才受到输入的影响。
3.不同触发器之间可以根据逻辑表达式来转换。
成绩教师签名文毅批改时间年月日。