数电的实验设计-实验三
数电实验-组合逻辑电路设计
数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。
要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。
在芯片中下载电路并在实验板上验证。
二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。
其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。
编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。
偶校验在电路实现中更直接容易。
译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。
分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。
2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。
数电实验报告范文
数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。
实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。
常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。
它们分别表示并、或、非、与非、或非、异或运算。
2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。
在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。
实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。
2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。
3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。
4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。
实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。
数电实验三-数据选择器和译码器应用
电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
数电的实验设计-实验三
一、实验目的
• 1.熟悉集成译码器的原理、应用和测试方法。 • 2.掌握器件74LS139和74LS138的功能、使 用、功能扩展、逻辑符号。 • 3.掌握中规模集成数据选择器的逻辑功能及 测试方法。 • 4.学会用数据选择器构成组合逻辑电路的方 法和实何用数码管显示3-8译码器的输出结果。 2.利用一些基本门电路构成2-4译码器，画出连 线图。 3.举例说明编码器和译码器的用途。 4.用74LS153实现全加器。
六、实验报告
• 1. 画出实验中所用的电路接线图。 • 2.记录、整理实验数据，并对其结果进行分 析。 • 3.归纳译码器、数据选择器的工作原理、特 点。 • 4.记录实验过程中存在的困难、问题，以及 相应的解决办法。 • 5.回答思考题中的各问题。
二、实验原理
• （一）译码器： 译码器
译码——把二进制代码所表示的信息翻译成对 应输出的高、低电平信号的过程。 译码器多用于代码的转换、终端的数字显示、 数据分配、存储器寻址和组合控制信号等。 译码器可以分为三类：
（1）显示译码器：驱动显示器件。如：74LS248。 （2）码制变换译码器：如BCD码转换成十进制码。 （3） 变量译码器：也是二进制译码器，如2-4译码器。
四、实验内容
• 3. 用74LS153扩展出八选一数据选择器（必 扩展出八选一数据选择器（ 扩展出八选一数据选择器 并设计出一个奇偶校验电路（选做） 做） ，并设计出一个奇偶校验电路（选做） 。 • 4. 用74LS153构成三变量表决器电路，并测试 构成三变量表决器电路， 构成三变量表决器电路 其逻辑功能（选做） 其逻辑功能（选做） ： 提示：先将双四选一扩展成八选一， 提示：先将双四选一扩展成八选一，然后根据 三变量表决器电路的功能表实现三变量表决器。 三变量表决器电路的功能表实现三变量表决器。
国开作业《数字电子电路》实验3集成计数器设计参考40
实验3 集成计数器设计实验报告
实验目的：
1．熟悉任意进制计数器的工作原理及其设计方法。
2．熟悉中规模集成电路计数器74LS161、74LS290的逻辑功能及使用方法
实验仪器与设备：
1．数字电路实验箱。
2．集成电路计数器74LS161两片、74LS290一片
实验原理：
1. 二进制同步加法计数器74LS161
图3-1 74LS161管脚图和逻辑功能示意图
集成芯片74LS161是由四个主从J-K触发器构成二进制同步加法计数
器，图中：D
3、D
2
、D
1
、D
为触发器输入端，Q
3
、Q
2
、Q
1
、Q
为触发器输出
端；CP时钟上升沿有效；R
D 为异步清零端，低电平有效；L
D
为同步预置
端，低电平有效；EP、ET为两个使能端，便于多片级联；RCO为输出进位端。
表3-1 二进制同步加法计数器74LS161功能表。
数电实验报告
数电实验报告实验目的：本实验旨在通过实际操作，加深对数电原理的理解，掌握数字电子技术的基本原理和方法，培养学生的动手能力和实际应用能力。
实验仪器和设备：1. 示波器。
2. 信号发生器。
3. 逻辑分析仪。
4. 电源。
5. 万用表。
6. 示教板。
7. 电路元件。
实验原理：数电实验是以数字电子技术为基础，通过实验操作来验证理论知识的正确性。
数字电子技术是一种以数字信号为工作对象，利用电子器件实现逻辑运算、数字存储、数字传输等功能的技术。
本次实验主要涉及数字逻辑电路的设计与实现，包括基本逻辑门的组合、时序逻辑电路、触发器等。
实验内容：1. 实验一，基本逻辑门的实验。
在示教板上搭建与非门、或门、与门、异或门等基本逻辑门电路，通过输入不同的逻辑信号，观察输出的变化情况，并记录实验数据。
2. 实验二，时序逻辑电路的实验。
利用触发器、计数器等元件，设计并搭建一个简单的时序逻辑电路，通过改变输入信号，验证电路的功能和正确性。
3. 实验三，逻辑分析仪的应用。
利用逻辑分析仪对实验中的数字信号进行观测和分析，掌握逻辑分析仪的使用方法，提高实验数据的准确性。
实验步骤：1. 按照实验指导书的要求，准备好实验仪器和设备，检查电路连接是否正确。
2. 依次进行各个实验内容的操作，记录实验数据和观察现象。
3. 对实验结果进行分析和总结，查找可能存在的问题并加以解决。
实验结果与分析：通过本次实验，我们成功搭建了基本逻辑门电路，观察到了不同输入信号对输出的影响，验证了逻辑门的功能和正确性。
在时序逻辑电路实验中，我们设计并搭建了一个简单的计数器电路，通过实验数据的记录和分析，验证了电路的正常工作。
逻辑分析仪的应用也使我们对数字信号的观测和分析有了更深入的了解。
实验总结：本次数电实验不仅加深了我们对数字电子技术的理解，还培养了我们的动手能力和实际应用能力。
在实验过程中，我们遇到了一些问题，但通过认真分析和思考，最终都得到了解决。
这次实验让我们深刻体会到了理论与实践相结合的重要性，也让我们对数字电子技术有了更加深入的认识。
数电实验3(组和电路设计)
R&
Y
7400-1
R &
G
7400-3
&
L
7400-4
AR
YB
GC
AR
YB
GC
表决器：输入变量A、B、C分别接三个逻辑电平输出开关 输出L接逻辑电平显示正逻辑任一位置
交通信号灯：输入变量从左到右按R、Y、G 排序 输出L接逻辑电平显示正逻辑任一位置
2、应用实验部分-故障报警 某实验室有红、黄两个故障指示灯，用来指示三台设
1234567
1A 1B 1C 1D 1Y GND
图1-8
74LS00和74LS20的内部接线图
VCC 4B 4A 4Y 3B 3A 3Y VCC 2D 2C 2B 2A 2Y
14 13 12 11 10 9 8
14 13 12 11 10 9 8
&
&
74LS00
&
&
&
74LS20 &
123 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND
三. 实验知识准备 1、 74LS00 74LS20 2、74LS153
74LS00和74LS20的管脚图
VCC 4B 4A 4Y 3B 3A 3Y
14 13 12 11 10 9 8 74LS00
1234567
1A 1B 1Y 2A 2B 2Y GND
图2-2
VCC 2D 2C
2B 2A 2Y
14 13 12 11 10 9 8 74LS20
用一片74LS00实现设计 (选做)
（1）L=AB+AC+BC
= A ·BC ·BC
中石油大学数电实验3基于QUARTUSII图形输入电路的设计
数字电子技术实验报告学院名称新能源学院专业班级学号姓名项目名称基于QUARTUSII图形输入电路的设计实验日期 2020年11月11日实验三基于QUARTUSII图形输入电路的设计一、实验目的1、通过一个简单的 3—8 译码器的设计,掌握组合逻辑电路的设计方法。
2、初步了解 QUARTUSII 原理图输入设计的全过程。
3、掌握组合逻辑电路的静态测试方法。
二、实验内容本次实验通过使用QUARTUSII软件模拟3-8译码器的工作，实验项目包括建立工程文件、建立图形设计文件、编译、管脚分配以及时序仿真。
1、列写真值表3-8 译码器三输入，八输出。
当输入信号按二进制方式的表示值为N 时，输出端标号为N 的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
其真值表如表二-1所示2、建立工程文件（1）双击运行程序（2）选择软件中的菜单 File>New Project Wizard，新建一个工程（3）点击NEXT 进入工作目录，设定工程名。
第一个输入框为工程目录输入框，用户可以输入如 f:/eda 等工作路径来设定工程的目录（4）点击 NEXT，进入下一个设定对话框，按默认选项直接点击 NEXT 进行器件选择对话框。
这里我们以选用 CycloneⅡ系列芯片 EP2C35F484C8。
（5）按默认选项，点击 NEXT 出现新建工程以前所有的设定信息，点击 FINISH 完成新建工程的建立。
3、建立图形设计文件（1）在创建好设计工程后，选择File>NEW…菜单，出现下图所示的新建设计文件类型选择窗口。
（2）New对话框中选择Device Design Files 页下的Block Diagram/Schematic File，点击OK 按钮。
（3）设计3-8译码器，将要选择的器件符号放置在图形编辑器的工件区域，用正交节点工具将原件边接起来，定义三个输入为 A、B、C，定义八个输出为D0、D1、D2、D3、D4、D5、D6、D7。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
数电实验三数据选择器和译码器应用
数电实验三数据选择器和译码器应用IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】上海电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生姓名：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验内容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2.人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
真值表：根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
原理图.验证逻辑功能表，仿真结果如下图三、实验小结：通过本次试验，我更加了解集成组合电路的使用方法，了解并掌握了仿真包括功能仿真及时序仿真的方法及验证设计正确性。
我还学会使用数据选择器和译码器实现特定电路。
数电实验三 (4)
其中A、B、C、D—BCD码输入端
a、b、c、d、e、f、g— 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
—测试输入端Biblioteka ＝“0”时，译码输出全为“1”—消隐输入端， ＝“0”时，译码输出全为“0”
LE—锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。
(a)共阴连接（“1”电平驱动）(b)共阳连接（“0”电平驱动）
(c)符号及引脚功能
图3－5 LED数码管
b、BCD码七段译码驱动器
此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。
图3－6为CC4511引脚排列
思考题
1)译码器分哪几类?
按功能不同，译码器分为通用译码器和显示译码器两种。
2)请将74LS138扩展成4线线译码器,试画出扩展后的电路图。
指导教师意见
签名：
年 月 日
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图3－1(a)、(b)分别为其
表3－2为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与
数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。
表3－2
输入
输出
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
数电实验-实验报告-实验三
数电实验-实验报告-实验三实验三 CMOS 门电路测试及TTL 与CMOS 接⼝设计⼀、实验⽬的·了解CMOS 门电路参数的物理意义。
·掌握CMOS 门电路参数的测试⽅。
·学会CMOS 门电路外特性的测试。
·⽐较CMOS 门与TTL 门的特点及接⼝电路设计。
⼆、实验原理CD4011是CMOS ⼆输⼊端四与⾮门。
以下是它的内部电路原理图和管脚排列图。
1、CMOS 门电路的主要参数（1）CMOS 门电路的逻辑⾼、低电平值，⾼电平V OH 为V DD ，低电平V OL 为0V 。
（2）CMOS 门电路输⼊端有保护电路和输⼊缓冲，所以多余输⼊端不允许悬空。
（3）平均传输延迟时间tpd ：t pd =（t OFF +t ON ）/2。
２、CMOS 门电路的电压传输特性：CMOS 与⾮门的电压传输特性是描述输出电压Ｖｏ随输⼊电压Ｖｉ的变化的曲线。
（如右图）。
３、TTL 电路与CMOS 电路接⼝设计：１）接⼝条件：驱动门负载门ＶＯＨ（ｍｉｎ）＞＝ＶＩＨ（ｍｉｎ）ＶＯＬ（ｍａｘ）＜＝ＶＩＬ（ｍａｘ）ＩＯＨ（ｍａｘ）＞＝ｎＩＩＨ（ｍａｘ）ＩＯＬ（ｍａｘ）＜＝ｍＩＩＬ（ｍａｘ）２）接⼝电路⽰意图３）接⼝电路设计⽅法：接⼝电路设计应根据实际要求，选择上拉电阻、三极管驱动等⽅法。
三、实验仪器１）⽰波器１台２）多功能电路实验箱１台３）数字万⽤表１台四、实验内容１.测量CD4011逻辑功能：２.平均传输延迟时间的测量三个与⾮门⾸尾相接构成环形振荡器，⽤⽰波器观测输出震荡波形，测出周期T，计算出平均传输延迟时间tpd=T/6.3.⽰波器电压传输特性曲线：⽰波器测量⽅法：输⼊正弦信号Vi （f=200Hz,Vip-p=5V,V IL =0V ）,⽰波器置X-Y 扫描。
同时X(CH1)、Y(CH2)置DC 耦合，观测并定量画出与⾮门电压传输特性曲线，⽤⽰波器⽐较法测量V OH ，V OL 。
数电的小实验报告(3篇)
第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程；2. 掌握基本数字电路的组成和原理；3. 培养动手能力和问题解决能力。
二、实验设备1. 数字电路实验箱；2. 万用表；3. 导线；4. 面包板；5. 计算器。
三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路：逻辑门电路是数字电路的基础，包括与门、或门、非门、异或门等。
通过这些逻辑门电路的组合，可以实现复杂的逻辑功能。
2. 组合逻辑电路：组合逻辑电路由基本逻辑门电路组成，其输出仅取决于当前输入信号。
常见的组合逻辑电路有编码器、译码器、多路选择器等。
3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅取决于当前输入信号，还与电路的历史状态有关。
常见的时序逻辑电路有计数器、寄存器、触发器等。
五、实验步骤1. 基本逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门等逻辑门电路；（2）使用万用表测量各逻辑门的输入、输出电压；（3）根据实验数据，验证各逻辑门的功能。
2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建编码器、译码器、多路选择器等组合逻辑电路；（2）使用万用表测量各组合逻辑电路的输入、输出电压；（3）根据实验数据，验证各组合逻辑电路的功能。
3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建计数器、寄存器、触发器等时序逻辑电路；（2）使用万用表测量各时序逻辑电路的输入、输出电压；（3）根据实验数据，验证各时序逻辑电路的功能。
六、实验结果与分析1. 基本逻辑门电路实验实验结果显示，与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。
2. 组合逻辑电路实验实验结果显示，编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。
3. 时序逻辑电路实验实验结果显示，计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。
七、实验总结通过本次实验，我熟悉了数字电路实验的基本操作流程，掌握了基本数字电路的组成和原理，提高了动手能力和问题解决能力。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
数电实验三 RS触发器与集成触发器
3-1(a)3-1(b)实验三 RS 触发器与集成触发器一、实验目的1、掌握触发器的逻辑功能及其测试方法；2、学习触发器简单的典型应用。
二、实验器材1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器；2、74LS00、74LS02、74LS04、74LS74、74LS76（或74LS112）。
三、实验原理1、基本RS 触发器用与非门（74LS00）构成的基本RS 触发器 如图3-1（a ）所示，S R 、端为低电平有效； 用或非门（74LS02）构成的基本RS 触发器 如图3-1（b ）所示，R 、S 端为高电平有效。
2、集成D 触发器触发器的复位和置位功能：只要L R =,不论其他输入是何种状态， 触发 器的输出立即强制变成H Q =，同时L Q =；只 要L S =，不论其他输入是何种状态触发器的输 出立即强制变成H Q =，同时L Q =。
复位和 置位完成后，必须使H R =和H S =。
3、JK 触发器当CP=0时，R=S=1，触发器维持原状态不变； 当CP=1时，Q K Q J Q n +=+1，即为 J=0，Q=0，Q Q n =+1； J=0，K=1，01=+n Q ； J=1，K=0，11=+n Q ； J=1，K=1，Q Q n =+1；四、实验内容和步骤根据电路图建立实验电路，利用RS 触发器产生脉冲信号接CP 端，分别将二分频电路 的Q0端和四分频电路的Q2端接LED ，每送入一个脉冲，记录下脉冲的序号和Q0端 和Q2端对应的状态变化。
二分频电路至少送入5个脉冲后停止，四分频电路至少送入 9个脉冲后停止。
整理结果，画出CP 脉冲信号和Q0输出信号的波形图。
1、二分频电路 a).PR ——置1端 b).CLR ——置0端c).0100Q D Q Q D n ===+；d).上升沿有效2、四分频电路a). 1111111111Q Q K Q J Q K J n =+===+；b).2121222212122Q Q Q Q Q K Q J Q Q K J n +=+===+；c).下降沿有效五、实验结果 1、二分频电路真值表 波形图2、四分频电路真值表波形图六、思考题1、基本RS 触发器的另一个典型应用是用来消除机械开关的抖动现象，如图所示，在不接入RS 触发器时，开关在ON/OFF 时由于触点的震动会产生信号的扰乱现象。
数电实验报告—触发器及其应用
实验三触发器及其应用一、实验目的1、熟悉基本RS触发器、D触发器的功能测试。
2、了解触发器的触发方式及出发特点。
3、熟悉触发器的实际应用。
二、实验设备数字电路实验箱、数字双踪示波器、74LS00、74LS74。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成时序电路的最基本逻辑单元。
也是数字逻辑电路中一种重要的单元电路。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
按其功能可分为RS触发器、JK触发器、D触发器、T和T'触发器。
触发方式有电平触发和边沿触发两种。
1、基本RS触发器是最基本的触发器。
如图所示由二个与非门交叉耦合构成。
具有置“0”、置“1”和“保持”三种功能。
2、D触发器在时钟脉冲CP的前沿（正跳变0 1）发生翻转，具有置0、置1两种功能。
D触发器应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1、设计水泵开关要求水位上到B水泵关闭，水位下降到A水泵开启。
（74LS00）设A（B）为0表示水位低于A（B），A（B）为1时水位高于A （B）。
据此可列出真值表：A B RD SD Q0 0 1 0 11 0 1 1 保持1 1 0 1 0RD = B SD = A实现该逻辑功能的电路图如下：2、设计智力竞赛中二人抢答装置，要求先抢答者按下开关同时封锁后抢答者的开关控制，最后由主持人清除灯光显示。
利用74LS00和74LS74实现该设计：3、实现二分频电路二分频波形：。
数电实验报告3 加法器功能测试及设计
实验报告实验三加法器功能测试及设计一、实验目的1.掌握全加器的工作原理、逻辑功能及应用。
2.了解多种加法器型号的选择及功能。
二、实验设备与器材实验箱一个；双踪示波器一台；稳压电源一台。
4位二进制超前进位全加器74LS283、74HC283；中国音响类4位超前进位全加器CD4008；74LS00；74LS08；74LS32。
三、实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运算单元电路。
1位加法器有三个输入端A n、B n、C n-1，即被加数、加数及低一位向本位的进位，有两个输出端Sn、Cn，即相加的和以及向高一位的进位输出。
全加器的真值表A nB nC n-1S n C n0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1四、实验内容1、数据记录表全加器位数输入进位与加数被加数和与输出进位C i A3A2 A1 A0B3B2 B1B0S3 S2S1S0 C0 1位0 0 0 0 1 0 0 0 1 0 0 1 0 0 2位 1 0 0 1 0 0 0 1 0 0 1 0 1 0 3位0 0 0 1 1 0 1 0 1 1 0 0 0 0 4位 1 1 1 0 0 0 1 1 0 0 0 1 1 1 4位 1 1 0 0 1 0 1 1 1 0 0 0 1 12、设计电路，完成1位十进制数的相加运算，实现2+3=？，4+6=？，7+9=？数据记录表加数二进制码被加数二进制码二进制的和十进制的和进位0010 0011 0101 5 00100 0110 1010 10 00111 1001 0000 16 13、按图2-3-4连接B/BCD码转换电路，将实验结果填入自拟表中，分析数据是否符合要求。
然后按图2-3-6连接BCD加法电路，用数码管显示结果，观察是否与表2-3-2内容相符。
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
数电实验三——精选推荐
数电实验三东南大学电工电子实验中心实验报告课程名称：计算机逻辑结构及设计第三次实验实验名称：时序逻辑电路院（系）：吴健雄学院专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：年月日评定成绩：审阅教师：一、实验目的1.2.3.4.5.6. 掌握时序逻辑电路的一般设计过程掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求掌握时序逻辑电路的基本调试方法熟练使用示波器和逻辑分析仪观察波形图掌握ISE软件的使用方法掌握VHDL语言二、实验原理数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
常用时序逻辑器件：1. D触发器D触发器有六个端口，CP接时钟周期信号，D为信号输入端。
Q 和~Q为信号输出端，~S和~R为使能控制端。
在两个使能控制端都输入1时触发器锁存D，~R为0，~S为1时输出Q为1，反之输出Q 为0.不允许两个使能端同时为0，会造成不稳定的未知状态。
D触发器是时序逻辑电路的基本器件，主要作用是在时钟信号上升沿将D的信号输出。
2. MSI计数器计数器74161为模16计数器，其中包含两个使能端ENP和ENT，一个同步置数端~L,置数输入端D0~3，异步清零端~CLR，输出端Q0~3以及进位信号CO。
计数器在时钟的上升沿输出加1.除了74161外，还有74160、74163、74193、74197、74192等等，不同的MSI计数器有不同的特殊功能，但本质都类似，只是遵循不同的码制，清零置数方式以及增减模式而已。
计数器常用来制作分频器。
3. 移位寄存器移位寄存器74194包括工作模式控制端S1S0，置数输入端D0~3，输出端Q0~3以及串行输入端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、实验仪器和器件
• 1. 数字电路实验台一台 • 2. TTL器件：74LS153、74LS138、 74LS139、74LS00或74LS04等芯片各一片。
四、实验内容
• 1. 测试各芯片的功能：对照功能表进行。 测试各芯片的功能：对照功能表进行。 输入使用逻辑开关、 输入使用逻辑开关、输出使用发光二极管 观察。 必做） 观察。（必做） • 2. 将2-4译码器（74LS139）转换成 译 译码器（ 译码器 ）转换成3-8译 码器（必做） 码器（必做） ： （1）画出转换逻辑电路图。 ）画出转换逻辑电路图。 （2）在实验箱上连接好线路，验证设计 ）在实验箱上连接好线路， 是否正确。 是否正确。 译码器的功能表。 （3）测试出该 译码器的功能表。 ）测试出该3-8译码器的功能表
译码器、 实验三 译码器、数据选择器及 其应用
一、实验目的
• 1.熟悉集成译码器的原理、应用和测试方法。 • 2.掌握器件74LS139和74LS138的功能、使 用、功能扩展、逻辑符号。 • 3.掌握中规模集成数据选择器的逻辑功能及 测试方法。 • 4.学会用数据选择器构成组合逻辑电路的方 法和实现组合逻辑函数。
提示：
五、思考题
1.如何用数码管显示3-8译码器的输出结果。 2.利用一些基本门电路构成2-4译码器，画出连 线图。 3.举例说明编码器和译码器的用途。 4.出实验中所用的电路接线图。 • 2.记录、整理实验数据，并对其结果进行分 析。 • 3.归纳译码器、数据选择器的工作原理、特 点。 • 4.记录实验过程中存在的困难、问题，以及 相应的解决办法。 • 5.回答思考题中的各问题。
四、实验内容
• 3. 用74LS153扩展出八选一数据选择器（必 扩展出八选一数据选择器（ 扩展出八选一数据选择器 并设计出一个奇偶校验电路（选做） 做） ，并设计出一个奇偶校验电路（选做） 。 • 4. 用74LS153构成三变量表决器电路，并测试 构成三变量表决器电路， 构成三变量表决器电路 其逻辑功能（选做） 其逻辑功能（选做） ： 提示：先将双四选一扩展成八选一， 提示：先将双四选一扩展成八选一，然后根据 三变量表决器电路的功能表实现三变量表决器。 三变量表决器电路的功能表实现三变量表决器。
二、实验原理
• 1.双2-4译码器74LS139
A
• 2. 3-8译码器74LS138
二、实验原理
• （二）数据选择器 数据选择器又叫“多路开关”。其在地址 码 电位的控制下，从几个数据输入端中选择一 个并将其数据送到一个公共的输出端。
• 双四选一数据选择器74LS153
74LS153逻辑符号
二、实验原理
• （一）译码器： 译码器
译码——把二进制代码所表示的信息翻译成对 应输出的高、低电平信号的过程。 译码器多用于代码的转换、终端的数字显示、 数据分配、存储器寻址和组合控制信号等。 译码器可以分为三类：
（1）显示译码器：驱动显示器件。如：74LS248。 （2）码制变换译码器：如BCD码转换成十进制码。 （3） 变量译码器：也是二进制译码器，如2-4译码器。