2013数字逻辑期末试卷试题及答案
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答
电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 13 年07 月05 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由___七__部分构成，共__7___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation，the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C isactive low.B) A D flip flop is edge triggered and its output will not change until the edge of thecontrolling CLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronouspreset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案：激励方程: D 1=Q 2/，D 2= Q 1转移方程：Q 1 *= D 1=Q 2/，Q 2 *=D 2= Q 1 输出方程：Z= (CLK+Q 2)/参考评分标准：1. 5个方程正确得5分；每错一个扣1分，扣完5分为止；2. Q 1、Q 2、Z 的波形边沿判断正确，得3分，错一个，扣1分，扣完3分为止；每个上升沿和下降沿各0.5分，错1处扣0.5分，扣完7分为止。
《数字逻辑》试卷2013(样题1)参考答案
华南理工大学 网络学院《数字逻辑》试卷考试时间：（120分钟）班级： 姓名： 总分数：一、 选择题（每小题1分，）1 有两个十进制数数字的8421BCD 编码是10010001，则它们的余3码是 A 。
A ． 1100 0100B ．1001 0100C ． 1001 0011D ． 1111 00012 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 B 。
A ．异或B ．与C ．非D ．或非3 二进制数1100转换成十六进制数是 D 。
A ．12B ．AC ．BD ．C4 在求逻辑函数F 的反函数时，下列说法错误的是 C 。
A ．“·”换成“+”，“+”换成“·”B ．原变量换成反变量，反变量换成原变量C ．原变量不变D ．常数中的“0”换成“1”，“1”换成“0”5 逻辑表达式（A+B ）·（A+C ）= B 。
A ．AB+ACB ．A+BC C ．B+ACD ．C+AB6 组合逻辑电路通常是由 A 组合而成。
A ．门电路B ．计数器C ．触发器D ．寄存器7 时序逻辑电路中一定包含 C 。
A ．译码器B ．移位寄存器C ．触发器D ．与非门8 逻辑表达式F=AB+A C ，则它的对偶逻辑表达式F '= D 。
A ．))((C AB A ++ B ．A+B ·A+CC ．A+B ·A+CD ．（A+B ）（A+C ）9 设A 、B 、C 为逻辑变量，若已知AB=AC ，则 D 。
A ．B=CB ．B ≥C C ．B ≠CD ．以上都有可能10 一位十进制计数器至少需要 B 个触发器。
A ．3B ．4C ．5D ．611 时序电路中必须有 C 。
A ．输入逻辑变量B ．计数器C ．时钟D ．编码器12 同步时序电路的分析与设计的重要工具是 D 。
A ．状态表和波形图B ．状态图和特征方程C ．特征方程与波形图D ．状态表和状态图13 在利用隐含表进行状态化简时，有S 1，S 2两个状态，条件 D 可确定S 1和S 2不等价。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
哈工大2013年数电期末试题 答案资料
哈工大 2013 年 秋 季学期数字电子技术基础试题（A ）Y '= 。
2．图1-2为CMOS 工艺数字逻辑电路，写出F 的表达式：F = 。
Fo /mVu u图1-2 图1-33．图1-3为4位 （逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为 。
4．对于一个8位D/A 转换器，若最小输出电压增量为0.01V ，当输入代码为01001101时，输出电压u o = V ，分辨率= 。
5．已知时钟脉冲频率为f cp ，欲得到频率为0.25f cp 的矩形波，哪种电路一定无法实现该功能（ ）A ．四进制计数器；B ．四位二进制计数器；C ．单稳态触发器；D ．施密特触发器。
6．某EPROM 有8条数据线，10条地址线，其存储容量为 字节。
一、（8分）每空1分1. ()A B CDC +；2. X A XB +或X B A F X ；3. 逐次逼近型，0101；4. 0.77V ，8121-或0.0039； 5. D ； 6. 2103210图2-1解： 3210F ABS ABS ABS ABS =⋅⋅⋅————————————————3分2．卡诺图化简：(),,,(0,1,2,3,5,8)P A B C D m =∑，约束条件为：0ABD BCD ABC ++= 解：AB CD000111100001111011ΦΦΦ0111001ΦΦ——————————2分P AD BD =+——————————————1分3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。
要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。
Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LD CPQ D RCO Q C Q B Q A ET EP D C B A CR LDCP74LS161图2-3解：Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LDCPQ D RCO Q C Q B Q A ET EPD C B A CR LDCP74LS161111CP——4分三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
《数字逻辑设计》期末考试 试题及参考解答
………密………封………线………以………内………答………题………无………效……电子科技大学2013 -2014学年第 二 学期期 末 考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式： 闭卷 考试日期： 20 14 年 07 月 10 日 考试时长：_120___分钟课程成绩构成：平时 30 %， 期中 30 %， 实验 0 %， 期末 40 % 本试卷试题由___六__部分构成，共__8___页。
题号 一 二 三 四 五 六 七 八 九 十 合计得分I. Fill out your answers in the blanks (3’ X 10=30’)1. A circuit with 10 flip-flops can store ( 10 ) bit binary numbers, that is, include ( 1024 或 210 ) states at most.2. A 5-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 31 或 25-1 ) normal states.3. A modulo-24 counter circuit needs ( 5 ) D filp-flops at least. A modulo-500 counter circuit needs ( 3 ) 4-bit counters of 74x163 at least.4. If an 74x148 priority encoder has its 1, 3, 4, and 5 inputs at the active level, the active LOW binary output is ( 010 ) .5. State/output table for a sequential circuit is shown as Table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X = 01110101, the output sequence should be ( 11001100 或110011000 ). 【可以确定的输出序列应该有9位】.6. Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 3 ) up/down counter.n+1n 21………密………封………线………以………内………答………题………无………效……7. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 1, assume the initial state is Q 2Q 1Q 0 = 100, the feedback function LIN = Q 2’Q 1’ + Q 2Q 0’, the output sequence in Q 2 is ( 100110 循环输出 ).Figure 18. When the input is 01100000 of an 8 bit DAC, the corresponding output voltage is 3.76V . The output voltage range for the DAC is ( 0 ~ 9.99 或 568221276.3+−× 或 9625576.3× )V . 【本题并未对误差范围进行要求，一般可保留2位小数。
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答------------------------------------------作者------------------------------------------日期电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：♉数字逻辑设计及应用♉♉ 考试形式： 闭卷 考试日期： 年 月 日考试时长：♉♉♉♉分钟课程成绩构成：平时 ， 期中 ， 实验 ， 期末 本试卷试题由♉♉♉七♉♉部分构成，共♉♉♉♉♉页。
✋ ☞♓●● ☐◆♦ ⍓☐◆❒ ♋⏹♦♦♏❒♦ ♓⏹ ♦♒♏ ♌●♋⏹♦ ☎❼ ✠ ❼✆ ✋♐ ♋ ⌧ ♌♓⏹♋❒⍓ ♎♏♍☐♎♏❒ ♒♋♦ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ✌ ♦♒♏ ♋♍♦♓❖♏ ☹ ☐◆♦☐◆♦ ✡ ♦♒☐◆●♎ ♌♏ ☎ ☐❒ ♒♓♑♒ ✆ ✋♐ ♦♒♏ ⏹♏⌧♦ ♦♦♋♦♏ ☐♐ ♦♒♏ ◆⏹◆♦♏♎ ♦♦♋♦♏♦ ♋❒♏ ❍♋❒♏♎ ♋♦ ❽♎☐⏹❼♦♍♋❒♏♦❾ ♦♒♏⏹ ♎♏♦♓♑⏹♓⏹♑ ♋ ♐♓⏹♓♦♏ ♦♦♋♦♏ ❍♋♍♒♓⏹♏ ♦♒♓♦ ♋☐☐❒☐♋♍♒ ♓♦ ♍♋●●♏♎ ❍♓⏹♓❍♋● ☎ ♍☐♦♦ ✆ ♋☐☐❒☐♋♍♒❆♒♏ ♉☹ ☐♐ ♌♓♦ ♍☐◆⏹♦♏❒ ⌧ ♓♦ ☎ ☐❒ ●☐♦ ✆ ♦♒♏⏹ ♍☐◆⏹♦♓⏹♑ ♦☐ ♓⏹ ♎♏♍❒♏♋♦♓⏹♑ ☐❒♎♏❒ ❆☐ ♎♏♦♓♑⏹ ♋ ✂✂ ♦♏❒♓♋● ♦♏❑◆♏⏹♍♏ ♑♏⏹♏❒♋♦☐❒ ♌⍓ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒♦ ♦♒♏ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒ ♦♒☐◆●♎ ⏹♏♏♎☎ ✆ ♌♓♦ ♋♦ ●♏♋♦♦ ⏹♏ ♦♦♋♦♏ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹ ♓♦ ✈✉☺✈❼❼✈ ✋♐ ♦♏ ◆♦♏ ❆ ♐●♓☐♐●☐☐ ♦♓♦♒ ♏⏹♋♌●♏ ♦☐ ♍☐❍☐●♏♦♏ ♦♒♏ ♏❑◆♋♦♓☐⏹，♦♒♏ ♏⏹♋♌●♏ ♓⏹☐◆♦ ☐♐ ❆ ♐●♓☐♐●☐☐ ♦♒☐◆●♎ ♒♋❖♏ ♦♒♏ ♐◆⏹♍♦♓☐⏹ ☜☠☎ ☺✈❼✈ ✆ ✌ ♌♓♦ ♓⏹♋❒⍓ ♍☐◆⏹♦♏❒ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♋♦ ❍☐♦♦ ♌♓♦ ☺☐♒⏹♦☐⏹ ♍☐◆⏹♦♏❒ ♦♓♦♒ ⏹☐ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♌♓♦ ●♓⏹♏♋❒ ♐♏♏♎♌♋♍ ♦♒♓♐♦❒♏♑♓♦♦♏❒ ☎☹☞✆ ♍☐◆⏹♦♏❒ ♦♓♦♒ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ✋♐ ♦♏ ◆♦♏ ♋ ♦♒☐♦♏ ♍♋☐♋♍♓♦⍓ ♓♦ ♌♓♦♦ ♦☐ ♍☐⏹♦♦❒◆♍♦ ♋ ♌♓♦ ♌♓⏹♋❒⍓ ♍☐♎♏ ♦☐ ♑❒♋⍓ ♍☐♎♏ ♍☐⏹❖♏❒♦♏❒ ♦♒♏⏹ ♦♒♏ ♋♎♎❒♏♦♦ ♓⏹☐◆♦♦ ♋❒♏ ☎ ✆ ♦♓●● ♌♏ ♦♒♏ ☐◆♦☐◆♦ ♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ☐♐ ♋⏹ ♌♓♦ ✌ ♦♒♏ ♍☐❒❒♏♦☐☐⏹♎♓⏹♑ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ✞ ❆♒♏ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ☎ ✆ ✞ ♦♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ✋✋ ●♏♋♦♏ ♦♏●♏♍♦ ♦♒♏ ☐⏹●⍓ ☐⏹♏ ♍☐❒❒♏♍♦ ♋⏹♦♦♏❒ ♓⏹ ♦♒♏ ♐☐●●☐♦♓⏹♑ ❑◆♏♦♦♓☐⏹♦☎❼ ✠ ❼✆ ✋♐♋ ⌧ ❍♋♑⏹♓♦◆♎♏ ♍☐❍☐♋❒♋♦☐❒ ♒♋♦ ✌☹❆✋☠ ✌☝❆✋☠ ✌☜✈✋☠ ✌✌✌✌ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ♦♒♏ ☐◆♦☐◆♦♦ ♋❒♏ ☎ ✆✌✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✌♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ♦♒♋♦ ♦☐◆●♎ ♦♒♏ ☐◆♦☐◆♦♦ ☐♐ ♦♒♏ ♌♓♦ ♋♎♎♏❒ ⌧ ♌♏ ☎ ✆ ♦♒♏⏹ ✌✌ ✌✌ ♋⏹♎ ✌✌✆ ✆ ✆ ✆ ☞♓♑◆❒♏ ♒♓♍♒ ☐♐ ♦♒♏ ♐☐●●☐♦♓⏹♑ ♦♦♋♦♏❍♏⏹♦♦ ♓♦ ✋☠☜❆✍ ☎ ✌ ✆✌✆ ✌ ●♋♦♍♒ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦ ♦♓●● ♐☐●●☐♦ ♦♒♏ ♓⏹☐◆♦ ♋♦ ●☐⏹♑ ♋♦ ♦♒♏ ♍☐⏹♦❒☐● ♓⏹☐◆♦ ♓♦ ♋♍♦♓❖♏ ●☐♦✆ ✌ ♐●♓☐ ♐●☐☐ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦♦ ☐◆♦☐◆♦ ♦♓●● ⏹☐♦ ♍♒♋⏹♑♏ ◆⏹♦♓● ♦♒♏ ♏♎♑♏ ☐♐ ♦♒♏ ♍☐⏹♦❒☐●●♓⏹♑ ☹ ♦♓♑⏹♋●✆ ✌⏹ ●♋♦♍♒ ❍♋⍓ ♑☐ ♓⏹♦☐ ❍♏♦♋♦♦♋♌●♏ ♦♦♋♦♏ ♓♐ ♌☐♦♒ ♋⏹♎ ♋❒♏ ♍♒♋⏹♑♓⏹♑ ♐❒☐❍ ♦☐ ♦♓❍◆●♦♋⏹♏☐◆♦●⍓✆ ❆♒♏ ☐◆●♦♏ ♋☐☐●⍓♓⏹♑ ♦☐ ♋⏹⍓ ♓⏹☐◆♦ ☐♐ ♋⏹ ●♋♦♍♒ ❍◆♦♦ ❍♏♏♦ ♦♒♏ ❍♓⏹♓❍◆❍ ☐◆●♦♏ ♦♓♎♦♒ ❒♏❑◆♓❒♏❍♏⏹♦ ❆♒♏ ♍♋☐♋♍♓♦⍓ ☐♐ ♋ ❍♏❍☐❒⍓ ♦♒♋♦ ♒♋♦ ♌♓♦♦ ♋♎♎❒♏♦♦ ♌◆♦ ♋⏹♎ ♍♋⏹ ♦♦☐❒♏ ♌♓♦♦ ♋♦ ♏♋♍♒ ♋♎♎❒♏♦♦ ♓♦ ☎ ✆✌✆ ✆ ✆ ✆ ♒♓♍♒ ♦♦♋♦♏ ♓⏹ ☞♓♑◆❒♏ ♓♦ ☠❆ ♋❍♌♓♑◆☐◆♦ ☎ ✆✌✆ ✌ ✆ ✆ ♋⏹♎ ✆ A BCDWXW+YZZ’X’+YYZ1X’Z’☞♓♑◆❒♏ ✋✋✋ ✌⏹♋●⍓♏ ♦♒♏ ♦♏❑◆♏⏹♦♓♋●♍♓❒♍◆♓♦ ♋♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ☞●♓☐☞●☐☐ ♦♓♦♒ ♋♦⍓⏹♍♒❒☐⏹☐◆♦ ☐❒♏♦♏♦ ♋⏹♎ ♍●♏♋❒ ♓⏹☐◆♦♦ ☯❼❒♓♦♏ ☐◆♦ ♦♒♏ ♏⌧♍♓♦♋♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♋⏹♎ ☐◆♦☐◆♦ ♏❑◆♋♦♓☐⏹ ☯❼✌♦♦◆❍♏ ♦♒♏ ♓⏹♓♦♓♋● ♦♦♋♦♏ ✈ ✈ ♍☐❍☐●♏♦♏ ♦♒♏ ♦♓❍♓⏹♑ ♎♓♋♑❒♋❍ ♐☐❒ ✈ ✈ ♋⏹♎ ☪ ☯❼☞♓♑◆❒♏ 参考答案：激励方程 ✈ ， ✈转移方程：✈ ✉ ✈ ，✈ ✉ ✈输出方程：☪ ☎☹✈ ✆参考评分标准： 个方程正确得 分；每错一个扣 分，扣完 分为止；得分沿和下降沿各 分，错 处扣 分，扣完 分为止。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
《数字逻辑》试卷13(样题1)参考答案
《数字逻辑》试卷2013(样题1)参考答案华南理工大学网络教育学院华南理工大学网络学院《数字逻辑》试卷考试时间：班级：姓名：总分数：一、选择题 1 有两个十进制数数字的8421BCD编码是10010001，则它们的余3码是A。
A．1100 0100B．1001 0100C．1001 0011 D．1111 0001 2 若输入变量A、B 全为1时，输出F=1，则其输入与输出的关系是B。
A．异或B．与C．非D．或非3 二进制数1100转换成十六进制数是D。
A．12B．A C．B D．C 4 在求逻辑函数F的反函数时，下列说法错误的是C。
A．“·”换成“+”，“+”换成“·” B．原变量换成反变量，反变量换成原变量C．原变量不变D．常数中的“0”换成“1”，“1”换成“0” 5 逻辑表达式·= B。
A．AB+AC B．A+BC C．B+AC D．C+AB 6 组合逻辑电路通常是A组合而成。
A．门电路B．计数器C．触发器D．寄存器7 时序逻辑电路中一定包含C。
A．译码器B．移位寄存器C．触发器D．与非门8 逻辑表达式F=AB+AC，则它的对偶逻辑表达式F?=D。
A．(A?B)(A?C)B．A+B·A+C C．A+B·A+C D．9 设A、B、C为逻辑变量，若已知AB=AC，则D。
A．B=C B．B≥C C．B≠C D．以上都有可能10 一位十进制计数器至少需要 B 个触发器。
A．3B．4C．5 D．6 11 时序电路中必须有C。
A．输入逻辑变量B．计数器C．时钟D．编码器12 同步时序电路的分析与设计的重要工具是D。
A．状态表和波形图B．状态图和特征方程C．特征方程与波形图D．状态表和状态图共 5 页第 1 页华南理工大学网络教育学院13 在利用隐含表进行状态化简时，有S1，S2两个状态，条件 D 可确定S1和S2不等价。
A．状态相同B．状态不同C．输出相同D．输出不同n+1n14有两个与非门构成的基本RS触发器，欲使该触发器保持原态，即Q=Q，则输入信号应为B。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
2012-2013数字逻辑试卷B
2012-2013学年第1学期考试试题B 卷课程名称 《数字逻辑》 任课教师签名出题教师签名 审题教师签名考试方式 （闭）卷 适用专业 计算机学院 考试时间 （ 120 ）分钟注：请同学们将所有题答案写在答题纸上。
一、填空题（每空1分，共15分）1. (10101011)2 = ( )16 = ( )102. 若有4个变量,则有 个最小项，每个最小项有 个相邻项。
3. 逻辑代数的三条规则分别是代入规则、 和。
4. 将特定意义的信息（数字、符号等）编成若干位二进制代码的数字电路称为 。
5. 逻辑电路的输出状态与输入和现态有关的电路称为 ，而输出状态只与现态有关的电路称为 。
6. 函数B A B A B A F ⋅++=),(，则F = ，F '= 。
7. D 触发器的状态方程为 ，JK 触发器的状态方程为 。
8. 计数器按数的增减可分为加法计数器、 和。
二、简答与证明题（每小题5分，共20分） 1．简述时序逻辑电路的设计过程。
2．用公式法化简逻辑函数为最简与或表达式 BD C D A B A C B A C B A F ++++=),,( 3．用卡诺图将下列逻辑函数化成最简与或表达式；∑∑+=)15,11,3,1,0()13,9,6,4,2(),,,(d m D C B A F 4．用真值表证明BC A D C A BC B A C A +=+++ 三、分析题(每小题15分，共30分) 1．分析下图所示电路，要求：1）写出逻辑函数表达式； 2）列出真值表； 3）分析逻辑功能。
2．试对应下图所示的CP 波形，画出210,,Q Q Q 的波形，并说明电路的功能。
1Rd12345678CP四、设计题（35分）1．试用八选一数据选择器实现逻辑函数∑=)7,4,2,1(),,(m C B A F 。
(15分)2．试用74161实现14进制计数器，用两种方法实现。
（20分）。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑期末考试试卷含答案
数字逻辑期末考试试卷含答案一、选择题（共10题，每题2分，共20分）在下列选项中选择正确答案，并在答题卡上填写对应答案的字母。
1. 逻辑门是数字电路中最基本的组成单元，它由多个电子器件组合而成，能够实现逻辑运算。
下列不属于逻辑门的是：A. 与门B. 或门C. 非门D. 电容门2. 在数字电路中，最简单的存储单元是：A. 寄存器B. 计数器C. 缓存器D. 锁存器3. 二进制数是由二个字符0和1组成的数，它在计算机中占有重要地位。
下面哪个是5的十进制表示？A. 101B. 0101C. 110D. 00001014. 半加器是指具有两个输入端和两个输出端的二进制加法器。
下列选项中，不属于半加器的是：A. 异或门B. 与门C. 或门D. 非门5. 在数字电路中，集成电路是指将多个电子器件集成到一个芯片上，以实现特定功能。
下列选项中不属于集成电路的是：A. 与门B. 或门C. 霍尔开关D. 计数器6. 在计算机中，ALU指的是运算器，负责进行各种算术和逻辑运算。
下面哪个选项不属于ALU的功能？A. 加法运算B. 乘法运算C. 与门逻辑运算D. 异或门逻辑运算7. 时钟信号是数字电路中常见的同步信号，用于控制电路的工作时间。
下列选项中，不属于时钟信号的是：A. 脉冲信号B. 方波信号C. 高电平信号D. 低电平信号8. 译码器是指将输入的数字代码转换为特定信号输出，用于对输入数字进行解码。
下面哪个选项不属于译码器？A. 74LS138B. 74LS74C. 74LS47D. 74LS869. 在数字电路中，多路选择器是一种常用的逻辑电路，具有多个输入和一个输出。
下列选项中不属于多路选择器的是：A. 2:1选择器B. 4:1选择器C. 8:1选择器D. 16:1选择器10. D触发器是一种常用的时序元件，能够存储一个比特的数据。
下列选项中，不属于D触发器的是：A. RS触发器B. JK触发器C. T触发器D. D触发器与门二、填空题（共5题，每题4分，共20分）根据题目所给条件，在答题卡上填写正确的答案。
数字逻辑期末测验考试题
数字逻辑期末测验考试题一、选择题（每小题1分，共30分）1. 在二进制加法中，下列哪个标志位表示进位？A. 符号位B. 零标志位C. 进位标志位D. 溢出标志位2. 下列哪个逻辑门可以用作记忆单元元件的输入？A. 与门B. 或门C. 非门D. 异或门3. 对于一个4位的全加器电路，需要使用多少个半加器和多少个全加器？A. 4个半加器，4个全加器B. 3个半加器，3个全加器C. 1个半加器，3个全加器D. 2个半加器，2个全加器4. 下列哪个逻辑门输出与输入相反的逻辑电平？A. 与门B. 或门C. 异或门D. 非门5. 在二进制计数系统中，下列哪个表示最大的数？A. 0B. 1C. 10D. 11二、填空题（每小题2分，共20分）1. 地址线的数量决定了一个内存芯片能够访问的最大地址数量，如果有n条地址线，则能够访问的最大地址数量是_________。
2. 下列哪个元件常用于将模拟信号转换为数字信号？。
3. 在二进制加法中，对于两个加数的每一位而言，全加器的输入端包括两个____________和一个__________。
4. 一个带有n个输入的数据选择器，需要使用_____________个2^n:1的数据选择器来实现。
5. 在数字电路中，__________是一个同步触发器，具有两个稳定状态。
三、简答题（每小题5分，共30分）1. 简述同步触发器和异步触发器的区别及各自的应用场景。
2. 画出4位全加器电路的逻辑方程并简述其工作原理。
3. 解释决定数字系统存储容量的两个参数：字长和字数。
4. 简述半加器和全加器之间的区别，并画出它们的逻辑电路图。
5. 介绍常见的数字逻辑门及其逻辑功能。
四、计算题（每小题10分，共20分）1. 使用带有两组4位选择输入A和B的数据选择器，选择输入为“11”的情况下，输出选择IN0.如果输入选择为“11”时所有输入为高电平，则输出IN0为高电平；否则为低电平。
请画出相应的真值表和逻辑电路图。
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑期末考试题
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（ ）。
A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题 (20分，每空2分)
1. （2010）D =（ ）B = （ ）H = （ ）8421BCD
2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为 。
3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。
2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。
4. 从结构上看，时序逻辑电路的基本单元是 。
5. JK 触发器特征方程为 。
二、选择题 (20分，每题2分)
1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。
A) 6 B) 7 C) 8 D) 51
2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
A) 2 B) 4 C) 6 D) 7
4. 图1所示逻辑电路为( )。
A) “与非”门 B) “与”门 C)“或”门 D) “或非”门
图1
+U CC
+U CC
-U BB
R R K R C R B A
B C F
5. 在下列逻辑部件中，属于组合逻辑电路的是（）。
A) 计数器B) 数据选择器C) 寄存器D) 触发器
6. 已知某触发器的时钟CP，异步置0端为R D，异步置1端为S D，控制输入端V i和输出Q的波形如图2所示，根据波形可判断这个触发器是（）。
图2
A) 上升沿D触发器B) 下降沿D触发器
C) 下降沿T触发器D) 上升沿T触发器
7. 寄存器要存放n位二进制数码时，需要( )个触发器。
A) n B) n
log C) n2D) n/2
2
8. 下面哪种不是施密特触发器的应用：( )
A) 稳定频率脉冲输出B) 波形变换C) 脉冲整形D) 脉冲鉴幅
9. 下列哪个不能用555电路构成：( )
A)施密特触发器B)单稳态触发器C)多谐振荡器D)晶体振荡器
三、简答题(15分)
1．用公式法化简逻辑函数：Y＝A'BC +(A+B')C (7分)
四、分析题(30分，每题10分)
1. 试分析图3(a)所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图3(b)所示波形作用下，Q和Z的波形图。
图3
答案：
2. 试分析图4所示的计数器在M = 1和M = 0时各为几进制。
同步十进制加法计数器74160的功能表如表1所示。
图4
表1 同步十进制加法计数器74160的功能表
CLK
'D R 'LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C ） X 1 1 X 0 保持（C=0）
1
1
1
1
计数
答案：
M=1时，电路进入1001（九）以后'LD = 0，下一个CLK 到达时将D 3D 2D 1D 0 = 0010（二）置入电路中，使Q 3Q 2Q 1Q 0 = 0010，再从0010继续做加法计数，因此电路在0010到1001这八个状态见循环，形成八进制计数器。
M=0时，电路进入1001（九）以后'LD = 0，下一个CLK 到达时将D 3D 2D 1D 0 = 0001（一）置入电路中，使Q 3Q 2Q 1Q 0 = 0001，再从0001继续做加法计数，因此电路在0001到1001这九个状态见循环，形成九进制计数器。
74160
D 0 D 1 D 2 D 3
EP C ET
CLK
Q 0 Q 1 Q 2 Q 3
LD R D
1
CLK 计数输入
Y
进位输出
1 M
74160
3. 试分析下图（图5）所示的同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出状态转换表和状态转换图。
图5
答案：
五、设计题（15分）
设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。
请列出真值表并写出逻辑函数，并用3/8线译码器74HC138
和适当门电路实现该电路。
其中74HC138及其功能表如图6所示。
图6 74HC138及其功能表
答案：
设输出为Y （1分），则依据题意可列出真值表（5分）。
A B C Y
0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1
可知∑=m Y (3，5，6) = )'()')'(('
6'5'3653m m m m m m ∙∙=++（5分）。
故连线图如下（5分）：。