模拟集成电路版图设计基础

五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
NMOS
PMOS
MOS管剖面图
五、版图的组成
1.1MOS管
1) NMOS管
九、版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配 3.4 MOS管
4. 寄生效应
4.1 寄生的产生 4.2 寄生电容 4.3 寄生电阻
4.4 天线效应
4.5 闩锁效应
5. 噪声 6. 布局规划 7. ESD 8. 封装
4.相关设置
七、如何绘制版图
4.相关设置
七、如何绘制版图பைடு நூலகம்
4.相关设置
七、如何绘制版图
5.从原理图将器件导入版图 • 待前面基本设置完成之后便可从原理图将器件导入版图中 • 导入后版图中的器件排布位置和原理图中一致 • 有三种方法可以完成导入
七、如何绘制版图
6.连接器件（常用快捷键）
七、如何绘制版图
注意
• 在电路图和版图中，PMOS晶体管都与VDD相连接； • 在电路图和版图中，NMOS晶体管都与VSS相连接； • 在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有相同的IN信 号，而其漏极有相同的OUT信号； • 两种晶体管的宽度不同——在之前的例子中，PMOS晶体管的宽度是 NMOS晶体管的3倍。 • 两种晶体管的长度看似相同，但却不同，我们很难辨别它们的差异； • 对于N阱来说，N＋区域实际上是与VDD相连接的，而电路图中没有显 示这一连接关系； • 对于衬底来说，P＋区域实际上是与VSS相连接的。而电路图中没有显 示这一连接关系。
（2 ） 进行氧化（栅氧化）， 在暴露的硅表面生成 一层严格控制的薄SiO2层。 （3 ） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连 线图形。 （4 ） 将磷或砷离子注入， 多晶硅成为离子注入的 掩膜（自对准）， 形成了 MOS 管的源区和漏区； 同 时多晶硅也被掺杂， 减小了多晶硅的电阻率。
P-Si (b ) 多晶硅 0 .5 ～2 m P-Si (c) 离子注入 SiO2 P-Si (d ) N＋
集成电路工艺基础
以上每道工序都是需要掩膜 版的，那掩膜版的大小怎么 定呢？如何精确呢？
（6） 把铝或其它金属蒸上去， 刻出电极及互连线
SiO2 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻 淀积SiO2 出与源区和漏区相连的接触孔。 P- Si (e) 铝电 极引出 P- Si (f) N＋ SiO2 (场氧) N＋
四、版图设计的过程
• 整个版图设计可分为四步：划分、布图规划和布局、布线、压缩。 1.划分：由于一个芯片包含上千万个晶体管，在画版图的时候不可 能所有的一起画，加之受计算机存储空间和计算能力的限制，需要 把整个电路划分为若干个模块，把处理问题的规模缩小。通常我们 所涉及到的 划分时需考虑的因素：模块的大小，模块的数目、模块之间的连 线数。
二、版图的意义
1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节， 它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集 成电路的性能、成本与功耗。 2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出 一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是 一朝一夕能学会的本事。
R=L/W*R0
电阻版图
五、版图的组成
1.3电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容 • 基于单位面积电容值 MOS电容 • 源漏接地，基于栅电容， C=W*L*Cox MIM电容版图
MOS电容版图
五、版图的组成
2.1金属（第一层金属，第二层金属……） 1) 金属连线
谢谢！
三、版图与线路图、工艺的关系
• 1、逻辑图（线路图）------版图-----工艺（流片，形成实物产品） • 2、版图决定于线路图，版图必须和线路图完全一一对应， 根据版图提出的线路图，必须完全实现需求的逻辑功能 • 3、版图受工艺的限制，要么按照特征尺寸画版图， 要么对应具体工艺的特征长度，给出每一种情况的具体数值 • 4、版图的两大任务： 完全实现需求的逻辑功能，和逻辑图一样，LVS 完全符合实际的物理及工艺要求，DRC，自锁等实际情况
3.5 电阻
3.6 电容 3.7 匹配规则
九、版图的艺术
1. 模拟电路和数字电路的首要目标
模拟电路关注的是功能
1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理
数字电路关注的是面积
1) 什么都是最小化 2) Astro、appollo等自动布局布线工具
九、版图的艺术
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
1.2电阻
选择合适的类型，由电阻阻值、方块电阻值，确定 W、L；
2.首先考虑的三个问题
这个电路时做什么用的？
电流多大？
• 大电流在哪里？ • 小电流在哪里？ • 电流流入其他模 块？
有哪些匹配要 求？
• • • • 认出节点 认出晶体管 认出其他模块 认出远处部件
• 电路功能？ • 频率多少？ • 低寄生参数节点？
还有其他什么 吗？
• 器件布置分面的 考虑？ • 金属选择？ • 隔离要求？
这就需要我们绘制版图， 生产商拿到版图生成的 cdl文件就明确了！
一、什么是版图？
• 版图是一组相互套合的图形，各层版图相应于不 同的工艺步骤，每一层版图用不同的图案来表示， 版图与所采用的制备工艺紧密相关。 • 版图设计：根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图，是集成 电路设计的最终输出。
P-S i 光 刻 胶 P-S i Si N4 3
（ 1 ）对 P 型硅片进行氧化， 生成较 薄 的 一 层 Si3N4 ， 然 后进 行 光 刻 ， 刻出有源区后进行场氧化。
紫 外 线照 射 掩 膜 版 掩 膜 版图 形
P-S i
Si N4 3
P-S i
Si 3 N4
Si O2 P-S i
集成电路工艺基础
6.连接器件（常用快捷键）
七、如何绘制版图
7.实际操作
八、版图验证与检查
• DRC：几何设计规则检查 • ERC：电学规则检查 • LVS：网表一致性检查 • POSTSIM：后仿真，产生测试向量。提取实际版图的参数、电阻、 电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路 模拟，以验证所设计出电路的功能和时序性能等。
模拟集成电路版图设计基础
2015年7月28日
目录
• 前言 集成电路工艺基础 • 八、版图验证与检查 • 一、什么是版图？ • 九、版图的艺术 • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图
集成电路工艺基础
四、版图设计的过程
2.布图规划和布局：布图规划是根据模块所包含的器件数估计其面 积，再根据该模块与其他模块的连接关系以及上一层模块或芯片的 形状估计该模块的形状和相对位置。 3.布局的任务是确定模块在芯片上的精确位置，其目标是保证在布 通的前提下使芯片面积尽可能小。 4.布线：百分之百的完成模块之间的互连，在完成布线的前提下进 一步优化布线结果，如：提高电性能、减少通孔数。
七、如何绘制版图
1.需要的软件工具
七、如何绘制版图
2.需要做的准备
七、如何绘制版图
2.需要做的准备
七、如何绘制版图
3.打开软件
七、如何绘制版图
3.打开软件
七、如何绘制版图
3.打开软件
七、如何绘制版图
4.相关设置
七、如何绘制版图
4.相关设置
七、如何绘制版图
4.相关设置
七、如何绘制版图
以TSMC，CMOS，N单阱工 艺为例 NMOS管，做在P衬底上， 沟道为P型，源漏为N型
2) 包括层次：
NIMP，N+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
NMOS版图
五、版图的组成
1.1MOS管
1) PMOS管
以TSMC，CMOS，N单阱 工艺为例 PMOS管，做在N阱中，沟 道为N型，源漏为P型
M1，M2，M3，M4……
2.2 通孔 2)过孔
Via1，Via2，Via3……
五、版图的组成
2互连
1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
六、版图的层次
六、版图的层次
VDD
N阱Nwell P扩散P+
D
Y
N扩散N+ 多晶硅Poly 通孔Contact 金属线Metal