基于CPLD的多路视频帧切换技术研究
基于CPLD的视频、音频和数据综合传输系统
基于CPLD的视频、音频和数据综合传输系统胡秀洁;孙艳玉;张宝艺;宋家友【期刊名称】《电视技术》【年(卷),期】2013(37)9【摘要】According to the actual needs,the integrated transmission system which compromises four groups of video,a set of data and a group of audio is designed in which CPLD is the core device.The concept of the system which is completed from the hardware aspect and the software aspect on the demomtration of several modules is given in thepaper.Through the production of prototype,the actual test result is idealthe terminal could make all the functions into reality,and the image transmission is stable,the voice transmission is clear.%以CPLD为核心器件,根据当前实际需要,设计了4路视频、1路数据和1路音频的综合传输系统.给出了设计思想,对多个模块的设计进行了论证和阐述,完成了硬件设计和软件设计.通过制作样机,完成所有设计功能,经过实验测试,图像传输稳定,声音传输清晰,效果理想.【总页数】4页(P79-82)【作者】胡秀洁;孙艳玉;张宝艺;宋家友【作者单位】郑州大学信息工程学院,河南郑州450001;郑州大学信息工程学院,河南郑州450001;郑州大学信息工程学院,河南郑州450001;郑州大学信息工程学院,河南郑州450001【正文语种】中文【中图分类】TN914【相关文献】1.基于以太网的音频、视频、数据传输技术 [J], 方军;牟卫东;郑金福2.基于CPLD的船用视频切换及基带传输系统 [J], 彭晓钧3.基于CPLD的以太网物理层芯片视频传输系统 [J], 孙兵; 吴礼章; 张丽; 李戈阳4.基于CPLD的以太网物理层芯片视频传输系统 [J], 孙兵; 吴礼章; 张丽; 李戈阳5.基于CPLD的高速音频数据采集系统的设计及实现 [J], 郭改枝;李树华;王志慧;孙锴因版权原因，仅展示原文概要，查看原文内容请购买。
基于CPLD与DSP的多路信号采集器的设计
南 缸 科 技 ２ １ｉ￣９ ０ Ｆ ２－ －
技 术 创 新
基 于Ｃ Ｌ Ｐ Ｄ与ＤＳ 的多路 信号采集器 的设计 Ｐ
柳
摘
波
６ １ ０ 四 川 绵 阳 ２ ００
绵 阳师 范 学 院 数 学 与 计 算 机 科 学 学 院
要 本 文设计 了一个基 于Ｄｓ 与ＣＰ Ｄ６ 多路信 号采集 系统 ，介绍 了ｃＰ Ｄ接 口电路 的软硬件 实现 ，并详细描 述 了Ｓ ６ ５ ４ Ｐ Ｌ ＇ ／ Ｌ Ｔ１Ｃ ４ 在
一
离线路板就可 以更新 设计并 下载逻 辑电路程序 ，真正实现 了硬 件软件 化 ，从而使开发 周期大大缩短 ，使设计风险大大缩 小 ，Ｃ Ｌ 的接 口 ＰＤ 电路框 图如 图ｌ 所示 。 本 文最 终实现 的 多路信号 采集 器系统 是在 原有Ｄ Ｐ Ｓ 组成 的高 速 信 号 处 理 的 基 础 上 ，外 加 ＣＰ Ｄ芯 片 所 构 成 。接 口器 件 Ａ／Ｄ、 Ｌ
多路 信 号 采 集 ＤＳ ＣＰ Ｄ Ｓ ６ ４ Ｐ Ｌ Ｔ１Ｃ５ ４
进 行 系统 串 口 扩展 中 的使 用 。 关键 词
随着集成电路技术的高速发展 ，可编程专业集成 电路 的集成度越 来越高 ，功能越来越强大 ，用可编程逻辑器件进行的集成设计 已经逐 步取 代了基于标准逻辑器件的设计 ，成 为专用集成电路（ ＳＣ 设计 的 Ａ Ｉ） 个 重要分 支。更重要 的是 ，利用新 的Ｔ ｐ Ｄ ｗ 设计 方法 ，使得 系 ｏ— ｏ ｎ 统 的设计从一开始就能够在系统级的行为描述上得到验证 ，有效避免 了系统设计上的错误 ，减少了设计过程的反复 。因此 ， 在嵌入式 系统
多路信号采集器首要任务是采集 系统的各参数 ， 进行数据处理和 数据打包后 ，通过串行通讯链路发送给显示系统 以及其它设 备进行显 示或使用 ；并且当出现告警时 ，将告警信号发送给告警系统 ；此外还 输出传感器激励 电源为传感器供 电。该 多路信号 采集器需要 采集 的参 数较多 ，主要类型有 ：模拟量 、 开关量 以及频率量 。根据 多路信号 采 集 系统 的信 号 处理 及 数据 通 讯任 务 的特 点 ，我 们 采 用了 Ｔ公 司 的 Ｉ Ｔ ３０ ３浮 点 型 数 字 信 号 处 理 器 作 为 采 集 器 的 控 制 核 心 。 ＭＳ ２ Ｃ １ Ｔ ３０ ３是Ｔ公 司 的浮 点 型数 字 信 号处 理 器 ，它 是 一种 高 性 能 ＭＳ２Ｃ １ Ｉ ３ 位微处理 器 ，其 内部 总线采用哈佛 结构 ，即程 序和数据采用２ 独 ２ 个 立的存储器 ，每个存储器独立编址和取址 ，故取址和编址能 完全 重叠 运行 ；并采用流水线作业方式 ，１ 个时钟周期可执行 ｌ 条指令 ； 内具 片
一种新型基于CPLD的多通道数据采集卡的设计与实现的开题报告
一种新型基于CPLD的多通道数据采集卡的设计与实现的开题报告引言：多通道数据采集系统在现代工业自动化中应用广泛，由于其实时性、高精度、强鲁棒性和自动化程度高等特点，已成为自动化领域中得到广泛应用的一种技术。
在多通道数据采集系统中，硬件平台和软件平台是基础，其中硬件平台是数据采集系统的重要组成部分。
本文重点研究了一种新型基于CPLD的多通道数据采集卡的设计与实现。
一、研究背景：多通道数据采集卡主要用于实时采集多种参数信号，包括电压、电流、温度、压力、流量等。
目前市场上常见的数据采集卡通常采用单片机或DSP处理器作为主控芯片，这些芯片的处理能力受到限制，无法满足高速采集、高精度采集等需求。
而CPLD作为一种可编程逻辑器件，其优势在于具有高速、低功耗、低成本和可编程等特点，能够满足高速、高精度和大容量数据处理的需求。
因此，本文研究基于CPLD的多通道数据采集卡，旨在提高数据采集系统的性能和稳定性。
二、研究内容：本文研究的内容主要包括以下方面：1.多通道信号采集模块设计多通道信号采集模块是多通道数据采集卡的主要组成部分。
本文研究设计一种基于CPLD的多通道信号采集模块，能够实时采集多种参数信号，并将其转换为数字信号进行处理。
2.CPLD设计与编程本文采用Xilinx公司的XC95108 CPLD作为主控芯片，设计了CPLD 的硬件电路，并使用HDL语言进行CPLD的编程，以实现多通道信号采集和数据处理功能。
3.与上位机通信接口设计本文设计了与上位机通信的接口，实现了数据的传输和实时监测。
同时，本文还借助LabView软件，实现了可视化操作界面，并进行了相关的性能测试和分析。
三、研究意义：本文研究了一种基于CPLD的多通道数据采集卡的设计与实现，对于提高数据采集系统的性能和稳定性具有重要意义。
该研究能够为相关领域的工程技术人员提供一种新型的数据采集方案，提高数据采集系统的可靠性和灵活性，为实现智能化、自动化和信息化提供技术支持和保障。
基于CPLD和SDRAM的视频多功能卡设计
基于CPLD和SDRAM的视频多功能卡设计
朱新平
【期刊名称】《电视技术》
【年(卷),期】2009(033)0z2
【摘要】介绍了一种口腔内窥器用视频多功能板的设计.该设计使用复杂可编程逻辑器件(CPLD)对同步动态随机存储器(SDRAM)进行读写控制,对经SAA7111解码后的数字视频进行存储和回放,并可对回放的图像进行放大、移动、同屏四分割显示等,输出VGA和复合视频.
【总页数】2页(P223-224)
【作者】朱新平
【作者单位】中国电子科技集团公司第二十研究所,陕西,西安,710068
【正文语种】中文
【中图分类】TN941.1
【相关文献】
1.基于CPLD与SDRAM的视频信号采集系统设计 [J], 曹新莉;蒋飞;朱晔
2.基于USB 2.0及SDRAM的大容量存储卡设计 [J], 熊兴中;汪学刚
3.基于CPLD的ADSP21060与SDRAM接口设计 [J], 张华春;雷宏;孙长瑜
4.基于CPLD技术的PC104总线多功能扩展卡设计 [J], 王建国;刘兰军;王玉辉;吕艳宗
5.基于CPLD技术的PC104总线多功能扩展卡设计 [J], 王建国;刘兰军;王玉辉;吕艳宗
因版权原因，仅展示原文概要，查看原文内容请购买。
基于CPLD和DSP技术的视频图像采集系统设计与实现
本设计主要由视频图像采集 、DSP 图像压缩 、程序和数 据存储器以及 CPLD 逻辑控制几个部分组成 。系统总体框图 如图 1 所示 。
该视 频 图 像 采 集 系 统 的 核 心 是 DSP , 采 用 TI 的 TMS320VC5402 ;CPLD 采用 Altera 的 MA X7000S 系列器件 EPM7128SL C84 - 15 ; 视 频 解 码 芯 片 选 用 Philip s 公 司 的 SAA7111 。由于本系统图像数据量比较大 ,所以外扩了 C Y2
DA RAM 16 KW 0000 H - 3 FFF H 内部数据空 间 (用于存放常量和变量的数据空间)
FL ASH 32 KW 8000 H - FFFF H 映 射 到 内 部 数据空间 (用来存放程序) 。
SRAM 128 KW n8000 H - nFFFF H ( n = 0～3) 映 射到外部程序空间 (其中第 0 页和第一页用来存放采集后的 图像数据 ,第二页是 Boot Loader 后程序运行的空间 ,第三页 用来存储压缩后的图像数据) 。 3. 4 JPEG压缩算法
Abstract : Aiming at t he static image t ransmissio n , a novel and general met hod of video image acquisitio n is de2 scribed based o n DSP and CPLD in t his paper. This idea is favo rable fo r t he design of t he circuit s and easy for debug2 ging. The experimental result indicates t hat t he image t ransmitted is very clear. Therefo re , t he system will be exten2 sively applied to some sit uations such as accidental occasion , fire alarming.
基于CPLD的船用视频切换及基带传输系统
基于CPLD的船用视频切换及基带传输系统彭晓钧【期刊名称】《电子技术应用》【年(卷),期】2012(38)9【摘要】在船用视频监控系统中,考虑到特定的使用环境,结合硬件设计要求和实际安装、操控具体情况,采用有源差分信号发送放大器和接收器搭建了双绞线传输视频基带信号系统,同时,基CPLD器件开发了视频切换设备.船用环境下的应用结果表明本系统工作稳定可靠,完全满足设计要求.%Twisted - pair video baseband transmission devices are developed in marine video monitoring system when the differential line drivers and receivers are used. Meanwhile, the hardware design demands, convenience of installation and the special marine operating environment must be taken into account. What's more, the video switchers based on CPLD are also developed. This system is proved by experiments in different marine operating environments that this system can work well and completely meets design requirements.【总页数】4页(P50-53)【作者】彭晓钧【作者单位】武汉第二船舶设计研究所,湖北武汉430064【正文语种】中文【中图分类】TN79+1;TN453【相关文献】1.基于FPGA的自适应MIMO-OFDM无线基带传输系统的研究 [J], 谭凯;彭端2.基于MATLAB数字基带传输系统的研究 [J], 谢永红;谭建文3.基于滚降系数下的基带传输系统性能分析 [J], 陈世华4.基于Matlab数字基带传输系统的研究 [J], 吴晓云; 李英5.基于PCM和基带传输对通信系统的设计 [J], 张家伟因版权原因，仅展示原文概要，查看原文内容请购买。
基于CPLD的多路数字开关电路的设计
龙源期刊网
基于ＣＰＬＤ的多路数字开关电路的设计
作者：曾全胜
来源：《电子世界》2005年第04期
摘要文中介绍了多路数字开关电路的基本结构及工作原理，采用VHDL语言实现了基于
多路选择的数字开关电路，并通过计算机仿真进行了验证。
由于采用CPLD芯片来实现，因而具有高集成度与高可靠性的特点。
在现代工业自动控制系统、测量仪器仪表及家用电子产品中，广泛应用着各种多路机械触点的旋钮开关。
这类开关存在故障率高、换挡易错位、不易维护等缺点。
本文提供的数字开关电路，不仅克服了机械开关的上述缺点，若采用不同的外围电路，还具有自动换挡、高速切换等优点。
基于CPLD芯片控制的视频图像处理系统设计
设计与应用计算机测量与控制.2020. 28(8)Computer Measurement & Control•217 •文章编号：1671 -4598(2020)08 -0217 -06D O I：10. 16526/ki. 11-4762/tp. 2020. 08. 044 中图分类号：T P274. 2 文献标识码：A 基于C P L D芯片控制的视频图像处理系统设计拣達®，凜海#，至其(成都理工大学工程技术学院，四川乐山614000)摘要：针对当前连续视频图像的空间冗余性较高，图像数据处理及时性较差的问题，设计了基于C P L D芯片控制的视频图像处理系统；将C I^L D存储模块内提取的数据信息，平均分配至视频图像采集元件及图像边缘检测元件中，再借助信息传输信道，建立与V G A视频图像显示模块的物理连接，实现视频图像处理系统的硬件执行方案设计；利用分数像素差优化结果，规范子窗口的动态显示权限，控制连续视频图像在空间范围内的冗余化程度，完成图像源路数的智能控制处理；联合视频进程与多线程控制原理，实施数据包缓冲区的信息排序，再建立全新的视频流存储模式，实现视频流的完整播放；对比实验结果表明，与多路视频处理手段相比，应用C P L D芯片控制处理系统后，图像数据帧缓存速率明显提升，而V G A信息转换指标却大幅下降，在抑制连续视频图像空间冗余能力的同时•解决了图像数据处理不及时的问题。
关键词：C P L D芯片；视频图像；处理系统；边缘检测；V G A显示；分数像素差值；子窗口；数据缓冲Design of video Image Processing System Based on CPLD Chip ControlC h e n J i a n g u o，K a n g H a i j i n g，L a n Y i n g(E n g i n e e r i n g^-Technical College, C h e n g d u University of T e c h n o l o g y,L e s h a n614000,C h i n a)Abstract：A i m i n g at the p r o blems of high spatial redundancy of current continuous video images and poor timeliness of ima g e data processing,a video image processing system based o n C P L D chip control is designed. T h e data information extracted f r o m the C P L D storage m o d u l e is evenly distributed to the video image acquisition element and the ima g e edge detection element, and then the physical connection with the V G A video image display m o d u l e i s established by m e a n s of the information transmission channel to realize theh a r dware execution plan of the video ima g e processing system design. U s e the optimized result of fractional pixel difference to regulatethe d y n a m i c display permission of the s u b_w i n d o w,control the degree of redundancy of continuous video images in the spatial range, and complete the intelligent control processing of the n u m b e r of image sources. C o m b i n e d with the video process a n d multi—threaded control principle, the information order of the packet buffer is implemented, and then a brand n e w video stream storage m o d e is established to realize the complete playback of the video stream. T h e comparison experiment results s h o w that, c o m p a r e d with the multichannel video processing m e t h o d,after applying the C P L D chip to control the processing system, the frame buffer rate of im a g e data is significantly increased, while the V G A information conversion index is greatly reduced, while suppressing the spatial r e dundancy of continuous video images* solve the p r o b l e m of image data processing is not timely.Keywords：C P L D chip；video i m a g e；processing s y s t e m；edge detection；V G A display；fractional pixel difference； child w i n d o w；data buffering〇引言C P L D芯片也叫复杂可编程逻辑器件，常应用于数字化 电路系统中，为减少关联器件使用数量，进而缩小P C B板件的存储空间，独立芯片的逻辑信息门数值已突破了百万。
基于FPGA的多路视频采集并行技术的研究的开题报告
基于FPGA的多路视频采集并行技术的研究的开题报告一、研究背景近年来，随着视频采集技术的不断发展，并且随着社交网络和直播平台等应用的兴起，多路视频采集的需求越来越大。
多路视频采集可以同时采集多个视频信号，能够极大地提高视频采集的效率和质量，广泛应用于视频监控、视频会议、医疗诊断等领域。
然而，多路视频采集的实现需要高性能的硬件平台和复杂的数据处理算法支持，传统的DSP和GPU方案无法满足要求。
FPGA作为一种可重构硬件设备，具有高速、低功耗、低时延等优点，因此被广泛用于多媒体处理和视频采集领域。
但是，在FPGA实现多路视频采集过程中，需要考虑到采集通道数的增加会带来数据传输和处理上的负荷，而单一采集链路的吞吐量有限，难以满足要求。
因此，本项目旨在研究基于FPGA的多路视频采集并行技术，通过并行化处理，充分利用FPGA的并行处理能力，实现多通道高速采集，并为实际应用提供支持。
二、研究目标和内容1. 研究现有多路视频采集方案及其优缺点，分析FPGA在多路视频采集中的应用优势。
2. 探究FPGA多通道数据采集技术和并行处理技术，研究并行处理算法和数据传输方案。
3. 结合实际应用场景，设计多路视频采集系统，并在FPGA硬件平台上实现，测试并优化系统性能。
4. 对系统进行性能测试，包括采集速度、帧率、处理延迟、资源利用率等指标，并对测试结果进行分析和比较。
5. 编写论文，撰写FPGA多路视频采集并行技术的实现原理、测试方法和结果分析，并对多路视频采集应用的未来发展进行展望。
三、研究方法和技术路线本研究将采用如下技术路线：1. 研究现有多路视频采集技术，包括PCI、USB、Ethernet接口等，并综合评估各种方案的优劣。
2. 研究FPGA的多通道数据采集技术和并行处理技术，包括直接内存访问(DMA)、FIFO、流水线等技术，设计采集并行处理算法和数据传输方案。
3. 结合实际应用场景，实现多路视频采集系统，并进行系统性能测试。
一种利用CPLD在嵌入式系统中实现多程序相互切换的方法[发明专利]
![一种利用CPLD在嵌入式系统中实现多程序相互切换的方法[发明专利]](https://img.taocdn.com/s3/m/434ae59a27284b73f342504f.png)
专利名称：一种利用CPLD在嵌入式系统中实现多程序相互切换的方法
专利类型：发明专利
发明人：毕研山,于治楼,王永军
申请号：CN200810140005.9
申请日：20080912
公开号：CN101364208A
公开日：
20090211
专利内容由知识产权出版社提供
摘要：本发明提供一种利用CPLD在嵌入式系统中实现多程序相互切换的方法该方法是首先对程序芯片进行规划，设定0－512K byte地址空间存放冷启动及选择功能程序，512K－1024K byte地址空间存放程序文件1，完成A功能，1024K－1536Kbyte地址空间存放程序文件2，完成B功能以此类推，规划结束后，设置各程序空间的边界地址线，0－512K byte与512K－1024K byte地址的边界地址线设定为A19，512K－1024K byte与1024K－1536K byte的边界地址线设定为A20，依此类推，将各程序空间的边界地址线连至CPLD，通过CPLD的硬件逻辑设置边界地址线，实现地址空间的重新映射，地址空间映射完毕后，配合看门狗的操作，实现系统的热启动，即实现不同程序之间的相互切换。
申请人：浪潮齐鲁软件产业有限公司
地址：250014 山东省济南市历下区山大路224号
国籍：CN
代理机构：济南信达专利事务所有限公司
代理人：姜明
更多信息请下载全文后查看。
【CN109917723A】一种基于CPLD技术可控制多路电源通断的电路及方法【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910289279.2(22)申请日 2019.04.11(71)申请人 江苏云涌电子科技股份有限公司地址 225300 江苏省泰州市海陵区泰安路16号(72)发明人 颜环宇 高渊 刘杨 范迎迎 (74)专利代理机构 南京中高专利代理有限公司32333代理人 徐莉娜(51)Int.Cl.G05B 19/042(2006.01)(54)发明名称一种基于CPLD技术可控制多路电源通断的电路及方法(57)摘要本发明公开了一种基于CPLD技术可控制多路电源通断的电路，包括可编程器CPLD单元、多路PCIE信号接口模块、以及与每路所述PCIE信号接口模块相对应连接的电源管理器模块；所述PCIE信号接口模块与所述可编程器CPLD单元电性连接，所述PCIE信号接口模块用于接入子板，具有监测是否有接入子板的功能，并将监测结果信号反馈给所述可编程器CPLD单元；所述可编程器CPLD单元与所述电源管理器模块电性连接，当所述可编程器CPLD单元收到所述PCIE信号接口模块反馈的信号后，如果信号表示是已接入了子板，则所述可编程器CPLD单元向所述电源管理器模块发送使能信号，所述电源管理器模块被使能后，给所述PCIE信号接口模块供电,从而自动实现控制电源的通断，有效降低了电耗，同时提高了电路的生命周期。
权利要求书2页 说明书6页 附图7页CN 109917723 A 2019.06.21C N 109917723A权 利 要 求 书1/2页CN 109917723 A1.一种基于CPLD技术可控制多路电源通断的电路，其特征在于，包括可编程器CPLD单元、多路PCIE信号接口模块、以及与每路所述PCIE信号接口模块相对应连接的电源管理器模块；所述PCIE信号接口模块与所述可编程器CPLD单元电性连接，所述PCIE信号接口模块用于接入子板，具有监测是否有接入子板的功能，并将监测结果信号反馈给所述可编程器CPLD单元；所述可编程器CPLD单元与所述电源管理器模块电性连接，当所述可编程器CPLD 单元收到所述PCIE信号接口模块反馈的信号后，如果信号表示是已接入了子板，则所述可编程器CPLD单元向所述电源管理器模块发送使能信号，所述电源管理器模块被使能后，给所述PCIE信号接口模块供电。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
邮局订阅号：８２－９４６３６０元／年技术创新ＰＬＤＣＰＬＤＦＰＧＡ应用《ＰＬＣ技术应用２００例》您的论文得到两院院士关注基于CPLD 的多路视频帧切换技术研究Research of the method of switching multi-channel video signal base on frame using CPLD(中山大学)黄海路蒋念东ＨＵＡＮＧＨａｉ－ｌｕＪＩＡＮＧＮｉａｎ－ｄｏｎｇ摘要:多路视频监控中常常会用到视频切换,而现行的各种视频切换多为基于播放时间的切换,切换瞬间会有图像损失,这对视频监控是不利的。
基于这种问题,本文设计一个应用在嵌入式系统的基于帧切换的多路视频切换系统,使用复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)提高电路集成度并简化开发流程。
仿真结果显示切换瞬间扰动时间只有一帧图像的十万分之一,结果良好。
关键词:多路视频;视频切换;CPLD;TVP5150;帧切换;嵌入式中图分类号:TN911.73文献标识码:BAbstract:Most of the in existence multi-channel video switching method is base on time.And the picture may be partly broken at the moment of switching.It is a disadvantage in video monitoring.Aim to solute the problem,we design a system that switches mul -ti-channel video signal base on ing complex programmable logic device (CPLD)can upgrade the integration of the circuit and simplify the designing flow.The simulation show a nice effect that the disorder signal just hundred thousandth of a frame in time.Key words:multi-channel video;video switching;CPLD;TVP5150;frame switching;embedded systems文章编号:1008-0570(2010)09-2-0125-031引言目前我国交通量随着经济的高速发展迅猛增长,同时交通状况也不断恶化,交通事故的频发导致了大量的人员伤亡和经济损失。
其中群死群伤的重特大交通事故大多涉及客运车辆和运输车辆。
导致事故的主要原因就是超载、超速、疲劳驾驶[1]等。
同时,由于治安问题,乘客的生命安全和财产安全时有受到威胁。
而对运营车辆进行视频监控不仅可以防患于未然,有效监控和约束司机行为,也能对车上的违法犯罪行为有威慑作用。
虽然基于PC 平台的视频采集卡已有大量成品并已投入市场,但现存的应用在嵌入式系统的视频监控系统多为单路视频监控,要进行多路监控,只能购入多套系统。
在一辆运营车辆内安装多套系统,安装布线麻烦,设备占用空间大且成本高。
而且如果需求改变则必须更换整套系统,不利于设备的升级。
现有的视频切换技术,多是基于时间的视频切换,即每隔一定的时间间隔切换一路视频信号。
这种切换方法控制简单,但缺点也显然易见,切换的瞬间并不一定是视频信号两帧图像的切换时刻。
切换更多的是发生在某帧图像的中段,于是切换瞬间的图像质量会相当不可靠,会出现半幅图像、黑屏、花屏等现象。
由此造成图像失真,这将不利于监视与取证。
基于以上原因,本文研究设计一个使用CPLD 芯片对多路视频数据进行帧切换的系统,保证多路视频切换瞬间图像的完整性。
2系统基本原理本系统从摄像机接收模拟视频信号,通过视频信号模数转换芯片(视频AD 芯片)将信号转化为数字信号。
以CPLD 对数字信号进行处理,并选择输出,总体结构如图1所示。
常见的视频数字信号编码方式有YUV 和RGB 两种,本文采用YUV422编码。
在YUV422编码下的数字图像信号中,每帧图像开始时都会处在奇场且垂直同步信号为高电平,因此可利用这个特性准确地判断图像的开始。
本系统用CPLD 芯片捕捉各路视频图像数据的开始信号,并根据选择信号判断输出某一路视频图像。
图1系统总体示意图一般的视频AD 芯片都需要在上电时进行寄存器设置,设置的工作量不大,但每次上电开机时都必须设置一次,因此本文使用低端的单片机对多块视频AD 芯片进行设置,这样既满足需要又可降低成本。
3硬件系统设计中使用4路模拟视频输入,视频制式可以是PAL(B,D,G,H,I,M,N)、NTSC(M,4.43)或SECAM(B,D,G,K,K1,L)中的任意一种。
通过视频数据模数转换芯片将模拟信号转换为数字信号,然后输入CPLD 芯片进行多路信号的切换,最后通过数据线将被选通的一路视频信号输送出去。
3.1TVP5150:视频AD 转换本文使用的视频AD 转换芯片是TI(Texas Instruments 德州仪器公司)的TVP5150。
该芯片使用1.8V 供电,是超低功耗、支黄海路:硕士研究生125--技术创新《微计算机信息》（嵌入式与ＳＯＣ）２０１０年第２６卷第９－２期３６０元／年邮局订阅号：８２－９４６《现场总线技术应用２００例》ＰＬＤＣＰＬＤＦＰＧＡ应用持NTSC/PAL/SECAM 等格式的高性能视频解码器,在正常工作时,它的功耗仅115mW,并且具有32脚的TQFP 超小封装,这种封装尺寸只有7mm*7mm 。
它可以接收2路复合视频信号(CVBS)或1路S-Video 信号。
通过单片机I2C 总线设置内部寄存器,可以输出8位4:2:2的ITU-R BT.656信号(同步信号内嵌),以及8位4:2:2的ITU-R BT.601信号(同步信号分离,单独引脚输出)。
3.289C2051、CBT3257:TVP5150的I 2C 总线设置对TVP5150进行I 2C 总线设置使用的单片机是89C2051,该芯片成本低,技术成熟,编程方便,使用芯片座可便捷地拔插。
由于I 2C 总线只支持两个设备在线,于是使用CBT3257多路复用芯片使单片机通过一个总线设置四个TVP5150芯片。
3.3EPM7192S:多路视频的切换CPLD 是在PAL 、GAL 、PLD 等可编程器件的基础上进一步发展的产物,采用逻辑单元阵列,内部包括可配置逻辑模块、输入输出模块和内部连线三个部分。
用户可以对CPLD 内部的逻辑模块和IO 模块重新配置,以实现用户的逻辑。
由于它具有静态可重复编程和动态在系统重构特性,使得硬件功能可以通过编程来修改。
设计者可以用软件仿真验证设计的正确性,电路板完成后,还可在不改动电路的情况下修改设计。
由于其集成度高,可减少电路板面积。
同时,由于技术的成熟,CPLD 芯片成本相对较低。
本次设计中使用的CPLD 芯片是ALTERA 公司MAX7000S 系列中的EPM7192S 。
该芯片采用5V 核心供电电压、3.3V 输入输出口工作电压。
其提供给用户自定义的IO 管脚有124个,支持JTAG 在线编程。
在输出部分,为保证输出信号有足够的驱动能力,使用74ALVC164245驱动芯片对信号进行增强。
整体硬件设计如图2所示。
图2.硬件系统示意图4软件系统本文软件系统包括89C2051的I 2C 总线设置程序和EPM7192S 中对视频信号的切换程序。
TVP5150使用内部寄存器进行功能的设定,而寄存器的值需要通过I 2C 总线进行设置。
本文利用89C2051担负此项工作,其软件按照I 2C 协议编写,并预留了读取寄存器数据的子程序可供调用。
EPM7192S 的视频切换程序,根据TVP5150输出视频信号的特点,判定一帧图像的开始,并通过选择信号选通指定视频信号。
利用CPLD 芯片的并行处理特性,使用状态机提升程序的效率。
4.189C2051中的I 2C 总线设置程序I2C 设置程序以C 语言编写。
I 2C 总线是由数据线SDA 和时钟线SCL 构成的串行总线,可发送和接收数据。
I 2C 总线在传送数据过程中有以下3种类型信号:1)开始信号(Start)。
SCL 为高电平时,SDA 由高电平向低电平跳变,开始传送数据。
2)结束信号(Stop)。
SCL 为高电平时,SDA 由低电平向高电平跳变,结束传送数据。
3)应答信号(AcK)。
接收数据的IC 在接收到8bit 数据后,向发送数据的IC 发出特定的低电平脉冲,表示已收到数据。
I 2C 总线在传送数据时,必须保证在SCL 高电平时SDA 上数据稳定,否则就判断为开始或结束信号。
三种信号如图2所示图3I 2C 总线基本信号由于TVP5150只能设置为两个不同的I 2C 总线地址,本文系统利用89C2051,先设置好其中两块TVP5150芯片,然后向CBT3257多路复用芯片发出片选信号,设置另外两块TVP5150芯片。
4.2TVP5150输出时序TVP5150将每一个像素点的视频数据分为八位,另有行同步信号、场同步信号、奇偶场标识、场消隐信号及有效图像标识信号。
由于不进行视频画面缩小,所以有效图像标识信号并不接入CPLD 进行处理。
TVP5150输出的数字信号时序如图4所示。
图4TVP5150输出的数字信号时序图图2中Composite Video 信号是复合视频信号,一格代表一行数据;VSYNC 为垂直同步信号;FID 是奇偶场校验信号,低电平代表偶场,高电平代表奇场;VBLK 则为场消隐信号。
其中Composite Video 中,每格数据为一行。
前六行不承载任何图像,同时发出场同步信号,该信号下跳变时,奇偶场标识信号跳变为1,此时为奇场。
此时输出的是奇数行的信号。
第314到319个行信号也不承载图像,发出场同步信号,场同步信号下跳变时,奇偶场标识信号跳变为0,此时为偶场。
此时输出的是偶数行的信号。
4.3EPM7192的视频信号切换程序视频切换程序为每路视频信号设定四种状态,并参考Moore 型状态机的设计方法进行状态切换。
126--邮局订阅号：８２－９４６３６０元／年技术创新ＰＬＤＣＰＬＤＦＰＧＡ应用《ＰＬＣ技术应用２００例》您的论文得到两院院士关注状态一:该状态为传输准备状态。
在这个状态下等待图像的开始信号,得到开始信号后就进入下一状态,否则在此状态等待。
状态二:该状态为奇场图像传输状态,在该状态下,传输奇场的图像数据,当检测到奇偶场校验信号转为偶场时,进入下一状态。