基准电流源

华侨大学电子工程系IC 工艺及版图设计课程实验（六）模拟电路单元版图布局（1） 基准电流源华侨大学厦门专用集成电路系统重点实验室 -2010-IC 工艺及版图设计课程实验六模拟电路单元版图布局-基准电流源一、实验目的1.掌握使用 Cadence Virtuoso XL 版图编辑软件进行模拟 IC 版图布局设计 2.掌握基准电流源电路版图布局 3.通过实验掌握最低精度度匹配（以下简称低度匹配）MOSFET 的布局方法二、实验软件：Cadence IC 5141 Virtuoso Layout XL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用 Virtuoso 软件对版图进行布局 设计，通过实验逐渐掌握低度匹配 MOSFET 的布局方法。

IC 工艺及版图设计课程实验六 教学任务 模拟电路单元版图布局①基准电流源 学时 2 专业能力： 教学目标 1.熟练掌握版图编辑软件的使用 2.掌握低度匹配 MOSFET 的布局方法 3.掌握基准电流源电路的布局 教学内容 重点 难点 1. 低度匹配 MOSFET 布局 2. 基准电流源电路版图布局设计 低度匹配 MOSFET 版图布局 低度匹配 MOSFET 版图布局华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）1 华侨大学厦门专用集成电路系统重点实验室第一部分 实验演示部分集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础 知识。

但是它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知 识的积累。

然而集成电路版图设计不仅仅是一门技术，还是一门艺术。

设计出一套符合设计 规则的“正确”版图也许并不困难，但是要设计出最大程度体现高性能、低功耗、低成本、 性能可靠的芯片版图却不是一朝一夕就能学会的事情。

在设计 CMOS 芯片时，主要的目标是优化芯片尺寸和提高密集度。

在模拟设计中，主要的 目标不再是优化芯片尺寸，而是优化电路的性能、匹配程度、速度和各种方面的问题。

例如。

布线尺寸是否满足电流密度的要求？寄生效应是否太高？匹配技术是否恰当。

当然，面积在 某种程度上仍然是一个问题，但不再是压倒一切的问题，记住在模拟版图设计中，性能比尺 寸更重要。

在前两次实验中我们已经掌握了数字单元模块电路的布局方法，从本次实验开始我们将 用 4 次实验的时间来练习模拟电路单元版图的布局方法。

如前面所说，匹配是模拟 IC 版图设 计中经常要考虑的问题，本次实验将通过基准电流源电路版图的布局练习，掌握低度匹配晶 体管布局的方法。

为了试验顺利进行请先在 Layout Editing 视窗中选择 Options-Display…查看显示分辨 率是否是 0.1（或 0.05） 。

本次实验中有关电流源的知识可以参考《微电子器件与电路》课件中模拟集成电路部分 第五章-基准电压源和电流源。

华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）2 华侨大学厦门专用集成电路系统重点实验室1.1 简单基准电流源工作原理VDDI refM1M2I outI refM3 1:M4 KR基准电流源的一个基本要求是输出基准电流不会随着电源电压 VDD 的变化而变化。

为了 得出一个对 VDD 不敏感的的解决方法，要求基准电流 Iref 与输出电流 Iout 成镜像，即 Iout 是 Iref 的复制。

电路的工作原理为： M1 与 M2 管构成一对电流镜结构，因为二者的尺寸相同，所以 Iref=Iout。

但是由于 M3 和 M4 的尺寸不一样，VGS 不相同，二者的压差作用在电阻上产生参考电流。

VGS 3 = VGS 4 + VR2 I out 2 I out + VTH 3 = + VTH 4 + I out R μ nCox (W / L)n μnCox K (W / L) nI out =2 1 1 2 × 2 × (1 − ) μnCox (W / L) n R K根据上面电路工作原理推导可以知道，获得的电流源是一个与 VDD 无关的基准电流源。

其温度特性与电阻 R 和 MOSFET 的温度特性有关。

IDVDD华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）3 华侨大学厦门专用集成电路系统重点实验室1.2 基准电流源布局设计需要考虑的一些问题如何进行设计可能会影响最终电路的性能 所以在进行版图布局设计前我们必须先考虑以下问题： ①电流密度：流经电源线的电流多大？版图布局中将使用多大的线宽能满足电流密度的 要求。

存不存在大电流的支路？如果有，支路的金属线宽取多大能满足电流密度要求。

②匹配 PMOS 如何布局？使用精度多高的布局？该精度能满足电路的性能要求么？ ③匹配 NMOS 如何布局？使用精度多高的布局？该精度能满足电路的性能要求么？ ④电阻使用哪种材料来制造电阻？需要匹配么？精度要求多高？温度特性如何？使用多 大的线宽的电阻？占用多大面积的版图？ ⑤启动电路中长沟道的 MOSFET 如何布局使其占用面积最小。

当然这可能只是众多需要考虑的问题中比较基础的一些问题。

当然，因为更关心优化电 路性能的问题，所以模拟版图设计者比纯数字版图设计者需要多知道一些有关电路的技术。

（当然，模拟 IC 设计也需要考虑到版图布局，设计合理的电路） 。

对于刚刚开始从事模拟版图设计的人员来说，需要了解电路技术往往会使他们感到困惑 和害怕。

在一个版图设计者在掌握应该了解的技术前，以上要求看起来实在令人害怕。

然而 华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）4 华侨大学厦门专用集成电路系统重点实验室和许多专业技术一样，你可以从一点一滴学起。

当然，许多问题都要通过版图和电路设计人员互相交流才能解决。

1.2.1 电流密度这个电路需要多大的电流？大电流路径和小电流路径都是那些？这些问题需要通过和电 路设计人员沟通才能解决。

如果这个电路只需要几百 uA 的电流，那么这就是一个可以不用思考的问题，这确实是 一个低电流，最小尺寸的金属线也能应付了它。

对于任何大于 1 毫安的电流，那么你的脑子里就要敲响警钟，这个电流相当大了，你需 要计算某些地方的电流密度。

一条导线所能承受的电流等于金属线的线宽 W 乘以承受电流密度常数（ I D ，这个可以 在设计规则说明上查到，csmc 0.5um 工艺中，该值为 1.5mA/um）I = W × ID1.2.2 匹配 MOSFET（偏置电流网络）PMOS 构成的电流镜，用于保证两支路的电流匹配。

所以这 4 个器件（6 个 PMOS，有 2 对 2 个 PMOS 并联的器件 PM2 和 PM3） 比例是 1： 2： PM2 和 PM3 构成电流镜， ， 2： 1， PM20 和 PM21 只是 Dummy 管。

在刚接触匹配 MOSFET 时，习惯使用棍棒图来辅助进行版图布局设计。

假设使用 DABBAD 布局：D 为 Dummy 管 D A B B A D华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）5 华侨大学厦门专用集成电路系统重点实验室每个器件使用棍棒图，对版图进行简化（实际可以用线条代替图中的矩形，使棍棒图更 简化，但是为了大家更好的了解棍棒图，我们使用下面的方案）那么 D-ABBA-D 的布局SD − D AS BD BS AD − DS当然，你也可以使用下面的布局方式（通过翻转器件的源漏）华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）6 华侨大学厦门专用集成电路系统重点实验室V+V+V+DABBADDDS AD − D BS BD − D AS DD通过棍棒图，可以辅助更好的进行版图的布局设计，设计出更合理的版图。

通过比较各种布局，最终选定以下布局方案：SD − D AS BD BS AD − DS没有特殊要求的偏置电流网络通常可以通过低度匹配的布局来实现。

1.2.3 匹配 MOSFET对于产生偏置电流的 8：2 NMOS，对匹配的要求不高，低度匹配足以满足电路性能需要。

这对匹配电流镜的要求不高，甚至简单把他们放置在互相靠近的位置就足以。

在这里我 们使用 D AS AD AS AD − S BD BS − D AS AD AS AD 简单布局方案。

华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University）7 华侨大学厦门专用集成电路系统重点实验室1.2.4 电阻的选择在模拟电路版图设计中经常会碰见需要选择合适的材料来制造电阻。

选择电阻材料时一 般根据以下信息来选取合适的材料： ①方块电阻值 每个方块的电阻阻值，工艺中一般提供多种材料来制作电阻，有的材料电阻率高，有的 材料电阻率低，使用方块电阻小的材料，制作大电阻时，需要的浪费相当大的版图面积。

使 用方块电阻大的材料其它性能（精度、匹配度、温度特性等）也不一定能满足要求。

所以根 据需要，选取合适的电阻。

CSMC DPTM 工艺电阻性能电阻类型 尺寸 方块电阻阻值 偏差 电阻类型 尺寸 方块电阻阻值 偏 差 Min N阱 N+ Poly1 HPoly2_ 80/10 1 HPoly2_ 3 M 1/2 Poly1 Cont N + Cont Via1 0 0.55X0.55 0 X1000 25 1 100 10 ----P + Cont Via2 0 0.6X0.6 0 X1000 90 0.5 200 10 ----100/0.6 0.5X0.5 0 0 0.08 3 0.2 10 ----M3 100/0.8 0 0.02 12 4000 5500 7000 30% HPoly2_4 100/10 900 60 15 910 Typ Max 100/10 P+ Poly2 HPoly2_2 80/10 155 170 48 55 185 62 9% 13 % 1080 1250 15% 1700 2100 2500 25 % 7000 11000 15000 37 % 0.12 --20 --Min Typ Max1000 1100 10% 65 19 70 23 8% 23%Poly2 Cont 0.5X0.5 0②工艺偏差 不同硅片上电阻材料的阻值存在工艺偏差的问题，材料的选择有时还需要考虑工艺偏差 的影响。