《数字电子技术基础》复习指导(第七章)
数字电子技术基础第7章
uI
THVDD
RD OUT
uO
TR
DIS
CO
二、工作原理
uI (2/3)VDD (1/3)VDD
O uO UOH UOOL
C1 和当C输2 分入别电输压出uI＜R=310V、DDS时=，1，比较触器发 器置 1，Q = 1，输出 uO 为高电平 UOH。
当输入电压 比较器 C1 和 C2
输31 出VDDR＜=
TTL 单定时器型号的最后 3 位数字为 555，双定时 器的为 556；CMOS 单定时器的最后 4 位数为 7555， 双定时器的为 7556。它们的逻辑功能和外部引线排列完 全相同。
555 定时器的电路结构与符号
构成电阻分
压器，为比较器 C 1、C2 提供两个基
准电压:
UR1 =(2/3)VDD， UR2 =(1/3)VDD。
当 uI 从小增大 时，经过 UT+ 处才能
使输出发生跃变。
UT- UT+
uI
负向阈值电压 正向阈值电压
回差电压 UT = UT+ - UT-
施密特触发 器工作特点
(1)允许输入信号为缓慢变化的信号。 (2)有两个阈值电压。 (3)有两个稳态。
7.3.2 用 555 定时器组成施密特触发 器
一、电路组成
构成电压比
较器，比较 TH 与 UR1 和TR 与 UR2 的大小。
R C1
R
UR1 R
UR2
S
R C2
V
构成基本 RS 触发
器，决定电路输出。
G1 Q G3
G4
输出
缓冲器
Q
G2
MOS 开关管
555 定时器的电路结构与符号
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。 （3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存 储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。 只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除 的可编程 ROM（EPROM）几种不同类型。 随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为 静态存储器（SRAM）和动态存储器（DRAM）。
(数字电子技术)第7章数模与模数转换
第7章 数/模与模/数转换
7.1 概述 7.2 数/模转换 7.3 模/数转换 7.4 本章小结 7.5 例题精选 7.6 自我检测题
第7章 数/模与模/数转换
7.1 概 述
随着以数字计算机为代表的各种数字系统的广泛普及和 应用，模拟信号和数字信号的转换已成为电子技术中不可或 缺的重要组成部分。数/模转换指的是把数字信号转换成相 应的模拟信号，简称D/A转换，同时将实现该转换的电路称 为D/A转换器，简称DAC；模/数转换指的是把模拟信号转 换为数字信号，简称A/D转换，并将实现该转换的电路称为 A/D转换器，简称ADC。
当Rf=R时
uo＝
uR 2n
n-1
di zi
i＝ 0
由上式可以看出，此电路完成了从数字量到模拟量的转 换，并且输出模拟电压正比于数字量的输入。
第7章 数/模与模/数转换
2. 集成DAC电路AD7524 AD7524(CB7520)是采用倒T型电阻网络的8位并行D／A 转换器，功耗为20 mW，供电电压UDD为5～15 V。 AD7524典型实用电路如图7.2.5所示。
第7章 数/模与模/数转换
7.3.4 常见的ADC电路
1. 逐次逼近型ADC 逐次逼近型ADC是按串行方式工作的，即转换器输出 的各位数码是逐位形成的。图7.3.6为原理框图，该电路由电 压比较器、逻辑控制器、D/A转换器、逐次逼近寄存器等组 成。
第7章 数/模与模/数转换
图 7.3.6 பைடு நூலகம்次逼近型ADC原理图
第7章 数/模与模/数转换
(2) 四舍五入法：取最小量化单位Δ＝2Um/(2n－1－1)， 量化时将0～Δ/2之间的模拟电压归并到0·Δ，把Δ/2～3·Δ/2之 间的模拟电压归并到1·Δ，依此类推，最大量化误差为Δ/2。 例如，需要把0～+1 V之间的模拟电压信号转换为3位二进制 代码，这时可取Δ＝(2/15)V，那么0～(1/15)V之间的电压就 归并到0·Δ，用二进制数000表示；数值在(1/15)～(3/15)V之 间的电压归并到1·Δ，用二进制数001表示，并依此类推，如 图7.3.5(b)
王海光数字电子技术基础 第7章 可编程逻辑器件
载了不同设计的同型号芯片，以及进行产品的质量跟踪等。
7.3 复杂可编程逻辑器件CPLD
随着数字电子系统功能日益复杂，规模迅速加大，GAL在集 成度和性能方面很快又难以满足要求，集成度高、功能更强大的 CPLD应运而生。为便于使用，如今的CPLD普遍集成了编程所需 的高压脉冲产生电路以及编程控制电路 ，成了在系统可编程 （ISP，In System Programmable）器件，编程时无须另外编 程器，也无须将器件从系统中拔出。
synac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmc需要说明的是结构控制字的内容无需设计人员逐位设定而是由eda设计开収工具软件根据用户的引脚安排以及要实现的电路功能自动生成于编程下载时自动写入芯片内部的
精品课件-数字电子技术-第7章
第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示，信号 的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试 画出：（1） 不考虑tpd影响时的波形；（2） 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。（1） 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式；（2） 若已知A、B、C的波形，试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时，V2、V5饱和，V4截止，输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. （1） 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V，UOL＜0.4 V （2） 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth，也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的，如 图7.5所示电路：设门1的输出为高电平（Y1=1）， 门2的输 出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通， 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
（3） 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平（2.7 V左右）时，允许输入低电平的最大值， 称为关门电平UOFF。通常UOFF≈1 V ， 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3 V）时， 允许输入高电平的最小值，称为开门电平UON。通常 UON≈1.4 V，一般产品要求UON≤1.8 V
数字电子技术第7章.pdf
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
《数字电子技术 》课件第7章
当电容持续充电至电容两端电压UC ≥ (2/3)UDD 时, UTH =UC ≥( 2/3)UDD, 又有UTR>13UDD, 那么输出就由暂稳状态“1” 自动返回稳定状态“0”。
3. 暂稳状态持续的时间又称输出脉冲宽度， 用tW表示。 它由电路中电容两端的电压来决定， 可以用三要素法求得 tW≈1.1RC。 当一个触发脉冲使单稳态触发器进入暂稳定状态以后， 在随后tW时间内的其他触发脉冲对触发器就不起作用了； 只 有当触发器处于稳定状态时， 输入的触发脉冲才起作用。
q RA RA RB
图7.14 可调占空比的多谐振荡器
2. 石英晶体振荡器 石英晶体J电路符号如图7.15(a)所示， 它是将切成薄片 的石英晶体置于两平板之间构成的， 在电路中相当于一个高 Q(品质因数)选频网络， 其电抗频率特性如图7.15(b)所示。
图7.15
(a) 石英晶体的电路符号； (b)
若控制端S悬空或通过电容接地, 则
若控制端S外接控制电压US， UR1=US而
图7.6所示为S端悬空或通过电容接地的施密特触发器电压 传输特性， 同时也反映了回差电压的存在， 而这种现象称为 电路传输滞后特性。 回差电压越大， 施密特触发器的抗干扰 性越强， 但施密特触发器的灵敏度也会相应降低。
典型延时电路如图7.11所示， 与定时电路相比， 其区别 主要是电阻和电容连接的位置不同。电路中的继电器KA为常 断继电器， 二极管VD的作用是限幅保护。
图7.11 延时电路
2) 分频 当一个触发脉冲使单稳态触发器进入暂稳状态时， 在此 脉冲以后时间tW内，如果再输入其他触发脉冲， 则对触发 器的状态不再起作用； 只有当触发器处于稳定状态时， 输入 的触发脉冲才起作用， 分频电路正是利用这个特性将高频率 信号变换为低频率信号， 电路如图7.12所示。
数字电子技术基础 第七章(第五版)
A7
M=256x4
Y0 A4 A3 A2 A1 A0
行 地 址 译 码 器 X0 X1 · · · X31
Y1
··· ··· ···
Y7
···
7.1 .1 ROM的 定义与基本结构
只读存储器，工作时内容只能读出，不能随时写入，所 以称为只读存储器。(Read-Only Memory) ROM的分类
C (A4)
0 0
O3O2O1O0=D3D2D1D0
C (A4)
1 1
I3 I2 I1 I0 (A3A2A1A0) 二进制码
0000 0001
O3O2O1O0 (D3D2D1D0) 格雷码
0000 0001
I3 I2 I1 I0 (A3A2A1A0) 格雷码
0000 0001
O3O2O1O0 (D3D2D1D0) 二进制码
若给出地址 A7× -A =001 00001，将选中哪个存储单元读/写？ 例如：容量为 256 10的存储器
A5 A6 A7
32根行地址 选择线
Y0 A4 A3 A2 A1 A0 行 地 址 译 码 器 X0 X1
· · ·
列 地 址 译 码 器
Y1
··· ··· ···
Y7
8根列地址 选择线
存储单元
RAM
DRAM (Dynamic RAM)：动态RAM 存储器 固定ROM ROM PROM (Read-Only Memory) EPROM 可编程ROM E2PROM RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
存储的数据必须有电源供电才能保存, 一旦掉电, 数据全部丢失。 ROM(只读存储器)：在正常工作状态只能读出信息。
《数字电子技术基础》复习指导
第一章 数制与码制 第二章 逻辑代数基础一、本章知识点1．数制与不同数制间的转换熟练掌握各种不同数制之间的互相转换。
2．码制 定义、码的表示方法BCD 码的定义，常用BCD 码特点与表示十进制数的方法。
3．原码、反码、补码的表示方法正数与负数的原码、反码、补码。
4．逻辑代数的基本公式和常用公式掌握逻辑代数的基本公式和常用公式。
5．逻辑代数的三个基本定理定义，应用6．逻辑函数的表示方法与相互转换 7．逻辑函数最小项之和的标准形式 8．逻辑函数的化简公式法化简逻辑函数卡诺图法化简逻辑函数的基本原理与化简方法二、例题 （一）概念题1．数字信号是指在和数量上都是离散的信号。
2．BCD 码是指用二进制数码表示一位十进制数。
3．一个三位十进制数的余3 BCD 码是1001 0011 1010，则与它相应的8421BCD 码是。
4．逻辑函数B A B A Y +=表达的逻辑符号为。
5．如果两个表达式相等，那么它们的对偶式也。
6．常用的逻辑函数的表示方法有与函数式、逻辑图、卡诺图等。
7．最简与或表达式的条件，不仅要求其中的乘积项最少，而且要求。
8．利用卡诺图化简逻辑函数的基本原理就是。
9．逻辑代数中逻辑变量的取值只有0和1两种可能，它们不再表示数量的大小，只代表二种不同的。
（二）数制转换1. (46.125)10= ( )2 =( )8=( )162. (13.A)16=( )2=( )103. (10011.1)2=( )8=( )10（三）写出下列数的八位二进制数的原码、反码、补码原码，就是用最高位表示数符(0表示正数、1表示负数)。
正数，原码=反码=补码；负数，反码：除符号位以外，对原码逐位取反；补码：反码+11.（-35）10= ( )原码= ( )反码=( )补码2. (+35)10 = ( )原码= ( )反码=( )补码3. (-110101)2 = ( )原码= ( )反码=( )补码4. (+110101)2 = ( )原码= ( )反码= ( )补码5. (-17)8=( )原码= ( )反码=( )补码（四）将下列三位BCD码转换为十进制数根据BCD码的编码规则，四位一组展成对应的十进制数。
数字电子技术基础课程复习
2. 输入负载特性
从输入负载特性可得到几个重要参数
①关门电阻ROFF：要使与非门稳定地工作在截止 状态，必须选取Ri＜ROFF， ROFF =0.7kΩ。如果 电路的Ri＜ROFF，相当于输入端为低电平。
②开门电阻RON ：对于典型TTL与非门， RON=2kΩ 即Ri≥RON时才能保证与非门可靠导 通。如果电路的 Ri≥RON，相当于输入端为低电 平。
2. 最大项和最大项表达式
1）最大项：n个变量的最大项是 n个变量的 “或 项”，其中每一个变量都以原变量或反变量的形 式出现一次。n个变量共有2n个最大项。最大项表 示形式：Mi。最大项的性质？ 2）最大项表达式——标准或与式 （最大项标准 式）：如果在一个或与表达式中，所有“或项” 均为最大项，则称这种表达式为最大项表达式， 或称为标准或与式、标准和之积式、最大项标准 式。由真值表如何写出函数的最大项标准式？
1. 8421 BCD码: 编码唯一。
2. 5421 BCD码和2421 BCD码：编码不唯一。 3. 余3 BCD码：编码唯一。
1.2.2 可靠性编码 1. 格雷码（Gray码） 2. 奇偶校验码 (Odd/Even codes） 3. 字符码：ASCII码
第2章 逻辑代数基础
Байду номын сангаас2.1 逻辑代数的三种基本运算 1.与运算（逻辑乘）
1. 二进制数与十进制数之间的转换 1）二进制数转换为十进制数-按权展开相加法。 2）十进制数转换为二进制数 a.整数部分：连除2取余法。 b.小数部分：连乘2取整法。 2.二进制数与八进制数、十六进制数之间的相互转换
1）二进制数转换为十六（八）进制数
二进制数转换成十六（八）进制数的方法是从小数点 开始，分别向左(整数部分)、向右(小数部分)，将二进制
数字电子技术基础第7章
V1导通，因此电容C又通过导电管V1迅速放电，直到
UC=0，电路进入稳态。这时如果Ui一直没有触发信号来
到，电路就一直处于Uo=0 的稳定状态。
② 暂稳态：外加触发信号Ui的下降沿到达时，由于
VU12截止13U，CCU、CCU开6(始UC通) 过 0电，阻RRS向触电发容器CQ充端电置。1，随因着此电U容oC=1充, 电 的进行，UC不断上升，趋向值UC(∞)=UCC。
② 脉冲整形。将不规则的电压波形整形为矩形波。 若适当增大回差电压，可提高电路的抗干扰能力。图 7.2.7(a)为顶部有干扰的输入信号，图7.2.7(b)为回差电压 较小的输出波形，图7.2.7(c)为回差电压大于顶部干扰时的 输出波形。
(3) 脉冲鉴幅。图7.2.8是将一系列幅度不同的脉冲信 号加到施密特触发器输入端的波形，只有那些幅度大于 上触发电平U+的脉冲才在输出端产生输出信号。因此， 通过这一方法可以选出幅度大于U+的脉冲， 即对幅度可 以进行鉴别。
时，当由于URiS触23发U器CC 时的，RSU=o1=1U，oL故不U变o=；U当oLU保i下持降不，变且；13只UC有C 当UiUi
2 3
UCC
下降到小于等于1
3
U
CC
时，RS触发器置UoH，此时相应的Ui幅值(
1 3 U CC
)称为下触发电平U-。
从以上分析可以看出，电路在Ui上升和下降时，输出电
TW 0.7RTCT
图7.3.1 集成触发器74LS121
表7.3.1 集成单稳态触发器74LS121的功能表
式中，RT和CT是外接定时元件，RT(Rext)范围为2kΩ~40 kΩ, CT(Cext)为 10pF~1000μF。CT接在 10、11脚之间，RT接在 11、14 脚之间。如果不外接RT，也可以直接使用阻值为2kΩ 的内部定时电阻Rin，则将Rin接UCC，即9、14 脚相接。外接 RT时 9 脚开路。 74LS121
数字电子技术基础数电第六版阎石课后答案第七章
数字电子技术基础数电第六版阎石课后答案第七章第七章：逻辑门和逻辑代数1. 本章节内容概述本章介绍了逻辑门和逻辑代数的基础知识。
首先介绍了逻辑电平和逻辑门的概念，然后详细介绍了与门、或门、非门等基本逻辑门的原理、特性和应用。
接着介绍了与非门、或非门、异或门等组合逻辑门的原理和应用。
最后介绍了逻辑代数的基本概念和运算规则。
2. 逻辑门逻辑门是数字电子电路中使用的基本元件，用于进行逻辑运算。
逻辑门有多种类型，其中最基本的有与门（AND）、或门（OR）和非门（NOT）。
2.1 与门（AND）与门是一种逻辑门，其输出信号仅在所有输入信号都为高电平时才为高电平，否则为低电平。
与门的逻辑符号如下：AND gateAND gate2.2 或门（OR）或门是一种逻辑门，其输出信号在任何输入信号中有一个或多个为高电平时就为高电平，只有所有输入信号都为低电平时才为低电平。
或门的逻辑符号如下：OR gateOR gate2.3 非门（NOT）非门是一种逻辑门，其输出信号和输入信号相反。
当输入信号为低电平时，输出信号为高电平；当输入信号为高电平时，输出信号为低电平。
非门的逻辑符号如下：NOT gateNOT gate3. 组合逻辑门除了基本逻辑门之外，还有一些由基本逻辑门组合而成的组合逻辑门，例如与非门（NAND）、或非门（NOR）和异或门（XOR）等。
3.1 与非门（NAND）与非门是由与门和非门组成的组合逻辑门。
其输出信号在所有输入信号都为高电平时为低电平，否则为高电平。
与非门的逻辑符号如下：NAND gateNAND gate3.2 或非门（NOR）或非门是由或门和非门组成的组合逻辑门。
其输出信号在任何输入信号中有一个或多个为高电平时为低电平，只有所有输入信号都为低电平时才为高电平。
或非门的逻辑符号如下：NOR gateNOR gate3.3 异或门（XOR）异或门是一种比较特殊的组合逻辑门，其输出信号在输入信号中有奇数个高电平时为高电平，否则为低电平。
数字电子技术基础课后习题答案第7章习题答案
题7.1.1 可编程阵列逻辑（PAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出题7.1.2 通用阵列逻辑（GAL）由、和组成。
答：输入缓冲器、与阵列、或阵列输出逻辑宏单元题7.1.3 可编程阵列逻辑（PAL）可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：C题7.1.4 通用阵列逻辑（GAL）的输出逻辑宏单元可组成种典型的输出组态。
（A）2 （B）3 （C）4 （D）5答：D题7.1.5 在系统编程器件（isp）和早期的EEPROM在编程方面，前者脱离了束缚。
（A）软件平台（B）编程器（C）电源（D）刷新电路答：B题7.1.6 单片通用阵列逻辑（GAL）的输出逻辑宏单元编程为寄存器组态时，只能应用在场合。
（A）同步时序电路（B）异步时序电路（C）复位电路（D）移位寄存器答：A、D题7.2.1 在系统可编程逻辑器件采用编程单元。
（A）E2CMOS （B）熔丝（C）SRAM （D）隧道型浮栅单元答：A题7.2.2 EPM7000S系列提供的共享乘积项有和。
（A）共享扩展（B）并联扩展（C）串联扩展（D）缓冲扩展答A、B题7.2.3 输入输出单元即可以编程为输入或输出，还可以编程为。
答：双向题7.2.4 编程I/O控制块输出缓冲器的输出电压摆率，可提供较高的。
（A）克服毛刺（B）并联扩展（C）转换速度（D）减低功耗答：C题7.2.5 ispLSI1000系列的ORP可提供GLB到IOC的信号。
（A）输入（B）中间（C）输出（D）时钟答：C题7.2.6 CPLD具有较高的性能，并具有如下特点。
（A）单片多系统（B）异步时序电路（C）动态刷新（D）丰富的查找表8081题7.3.1 现场可编程门阵列（FPGA ）静态时无 ，称之为 。
(A) 功耗 (B) 电流(C) 零功耗器件 (D) 有源器件答：A 、C题7.3.2 CPLD 的信号通路固定，系统速度可以 。
FPGA 的内连线是分布在逻辑单元周围，而且编程的种类和编程点很多，使布线相当灵活，但在系统速度方面低于 。
《数字电子技术基础》课后习题答案
《数字电子技术基础》课后习题答案《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路5、各位权系数之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、×8、√10、×三、1、A4、B练习题：1.3、解：(1) 十六进制转二进制： 4 5 C0100 0101 1100二进制转八进制：010 001 011 1002 13 4十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10所以：(45C)16=(10001011100)2=(2134)8=(1116)10(2) 十六进制转二进制： 6 D E . C 80110 1101 1110 . 1100 1000二进制转八进制：011 011 011 110 . 110 010 0003 3 3 6 . 6 2十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1 758.78125)10所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10(3) 十六进制转二进制：8 F E . F D1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111111 0104 3 7 6 . 7 7 2十六进制转十进制：(8FE.FD)16=8*162+15*161+14*160+15*16-1+13*1 6-2=(2302.98828125)10所以：(8FE.FD)16=(100011111110.11111101)2=(4376.772)8=(2302.98828125)10(4) 十六进制转二进制：7 9 E . F D0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 0103 6 3 6 . 7 7 2十六进制转十进制：(79E.FD)16=7*162+9*161+14*160+15*16-1+13*16 -2=(1950. 98828125)10所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1 950.98828125)101.5、解：(74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10=(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD(136.45)10=(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10=(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD1.8、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补第二章：自测题：一、1、与运算、或运算、非运算3、代入规则、反演规则、对偶规则二、2、×4、×三、1、B3、D5、C练习题：2.2：（4）解：Y=AB̅+BD+DCE+A̅D=AB̅+BD+AD+A̅D+DCE=AB̅+BD+D+DCE=AB̅+D (B +1+CE ) =AB̅+D （8）解：Y =(A ̅+B ̅+C ̅)(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅(A ̅+B ̅+C ̅+DE ) =[(A ̅+B ̅+C ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅+(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅](A ̅+B ̅+C ̅+DE ) =(ABC +DE )(ABC ̅̅̅̅̅̅+DE ) =DE 2.3：（2）证明：左边=A +A ̅(B +C)̅̅̅̅̅̅̅̅̅̅̅̅ =A +A ̅+(B +C)̅̅̅̅̅̅̅̅̅̅=A +B̅C ̅ =右式所以等式成立（4）证明：左边= (A̅B +AB ̅)⨁C = (A̅B +AB ̅)C ̅+ (A ̅B +AB ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅C = (A ̅BC ̅+AB ̅C ̅)+A ̅B ̅̅̅̅⋅AB̅̅̅̅̅⋅C =A̅BC ̅+AB ̅C ̅+(A +B ̅)(A ̅+B )C =A̅BC ̅+AB ̅C ̅+(AB +A ̅B ̅)C =A̅BC ̅+AB ̅C ̅+ABC +A ̅B ̅C 右边= ABC +(A +B +C )AB ̅̅̅̅⋅BC ̅̅̅̅⋅CA̅̅̅̅ =ABC +(A +B +C )[(A̅+B ̅)(B ̅+C ̅)(C ̅+A ̅)] =ABC +(A +B +C )(A̅B ̅+A ̅C ̅+B ̅+B ̅C ̅)(C ̅+A ̅)=ABC +(A +B +C )(A̅B ̅C ̅+A ̅C ̅+B ̅C ̅+A ̅B ̅) =ABC +AB̅C ̅+A ̅BC ̅+A ̅B ̅C 左边=右边，所以等式成立 2.4（1）Y ′=(A +B ̅C ̅)(A ̅+BC) 2.5（3）Y ̅=A ̅B ̅(C ̅+D ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ C ̅D ̅(A ̅+B ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 2.6：（1）Y =AB +AC +BC=AB (C +C̅)+AC (B +B ̅)+BC (A +A ̅) =ABC +ABC ̅+AB ̅C +A ̅BC 2.7：（1）Y =A ̅B ̅+B ̅C ̅+AC +B ̅C 卡诺图如下： B C A 00 0111100 1 1 1111所以，Y=B̅+AC2.8：（2）画卡诺图如下：B C A 0001 11 100 1 1 0 11 1 1 1 1Y(A,B,C)=A+B̅+C̅2.9：（1）画Y(A,B,C,D)=∑m(0,1,2,3,4,6,8)+∑d(10,11,12,13,14)如下：CDAB00 01 11 1000 1 1 1 101 1 111 ×××10 1 ××Y (A,B,C,D )=A̅B ̅+D ̅ 2.10：（3）解：化简最小项式： Y =AB +(A̅B +C ̅)(A ̅B ̅+C ) =AB +(A̅B A ̅B ̅+A ̅BC +A ̅B ̅C ̅+C ̅C ) =AB (C +C̅)+A ̅BC +A ̅B ̅C ̅ =ABC +ABC ̅+A ̅BC +A ̅B ̅C ̅ =∑m (0,3,6,7)最大项式：Y =∏M(1,2,4,5) 2.13：（3）Y =AB̅+BC ̅+AB ̅C ̅+ABC ̅D ̅ =AB̅(1+C ̅)+BC ̅(1+AD ̅) =AB̅+BC ̅ =AB̅+BC ̅̿̿̿̿̿̿̿̿̿̿̿̿ = AB̅̅̅̅̅∙BC ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅技能题：2.16 解：设三种不同火灾探测器分别为A 、B 、C ，有信号时值为1，无信号时为0，根据题意，画卡诺图如下：B C A 00 01 11 10 0 0 0 1 0 1 0 1 1 1Y =AB +AC +BC=AB +AC +BC ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿=AB ̅̅̅̅⋅AC ̅̅̅̅⋅BC ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=(A ̅+B ̅)(A ̅+C ̅)(B ̅+C ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A ̅+B ̅̅̅̅̅̅̅̅̅+A ̅+C ̅̅̅̅̅̅̅̅̅+B ̅+C ̅̅̅̅̅̅̅̅̅第三章：自测题：一、1、饱和，截止7、接高电平，和有用输入端并接，悬空；二、1、√8、√；三、1、A4、D练习题：3.2、解：(a)因为接地电阻4.7k Ω，开门电阻3k Ω，R>R on ，相当于接入高电平1，所以Y =A ̅B ̅1̅̅̅̅̅̅=A +B +0=A +B(e) 因为接地电阻510Ω，关门电0.8k Ω，R<R off ，相当于接入高电平0，所以、Y =A +B +0̅̅̅̅̅̅̅̅̅̅̅̅̅=A̅⋅B ̅∙1̅̅̅̅̅̅̅̅̅̅=A +B +0=A +B3.4、解：(a) Y1=A+B+0̅̅̅̅̅̅̅̅̅̅̅̅̅=A+B̅̅̅̅̅̅̅̅(c) Y3=A+B+1̅̅̅̅̅̅̅̅̅̅̅̅̅=1̅=0(f) Y6=A⋅0+B⋅1̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=B̅3.7、解：(a) Y1=A⨁B⋅C=(A̅B+AB̅)C=A̅BC+AB̅C3.8、解：输出高电平时，带负载的个数2020400===IHOHOH I I NG 可带20个同类反相器输出低电平时，带负载的个数78.1745.08===ILOLOL I I NG 反相器可带17个同类反相器3.12EN=1时，Y 1=A ， Y 2=B ̅EN=0时，Y 1=A ̅， Y 2=B3.17根据题意，设A为具有否决权的股东，其余两位股东为B、C，画卡诺图如下，BCA00 01 11 100 0 0 0 01 0 1 1 1则表达结果Y的表达式为：Y=AB+AC=AB+AC̿̿̿̿̿̿̿̿̿̿̿̿=AB̅̅̅̅⋅AC̅̅̅̅̅̅̅̅̅̅̅̅̅̅逻辑电路如下：技能题：3.20：解：根据题意，A、B、C、D变量的卡诺图如下：CD AB00 01 11 1000 0 0 0 001 0 0 0 011 0 1 1 110 0 0 0 0Y =ABC +ABD =ABC +ABD ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿=ABC ̅̅̅̅̅̅⋅ABD ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅电路图如下：第四章：自测题：一、2、输入信号，优先级别最高的输入信号7、用以比较两组二进制数的大小或相等的电路，A>B 二、3、√4、√三、5、A7、C练习题：4.1；解：(a) Y =A⨁B +B ̅̅̅̅̅̅̅̅̅̅̅̅̅=A ̅B +AB ̅+B ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A ̅B +B ̅̅̅̅̅̅̅̅̅̅̅=A ̅+B̅̅̅̅̅̅̅̅̅=AB ，所以电路为与门。
阎石《数字电子技术基础》(第6版)章节题库-第7章 脉冲波形的产生和整形电路【圣才出品】
第7章脉冲波形的产生和整形电路一、选择题1．为了提高多谐振荡器频率的稳定性，最有效的方法是（）。
A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变【答案】C【解析】石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外接电阻、电容无关，具有极高的频率稳定性。
2．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器【答案】A【解析】频率变为原来的五分之一，是五分频，只需要每五次脉冲进一位即可实现。
3．在图7-1用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V图7-1【答案】B【解析】555组成的施密特触发器中，当不接外接电压时，得到电路的回差电压为2V CC/3－V cc/3＝V cc/3；5脚为外部参考电压输入V CO，如果参考电压由外接的电压V CO供给，这时V T＋＝V CO；V T－＝V CO/2，回差电压为V CO/2＝4V/2＝2V，可以通过改变V CO值可以调节回差电压的大小。
4．电路如下图7-2（图中为上升沿JK触发器），触发器当前状态Q3Q2Q1为“100”，请问在时钟作用下，触发器下一状态（Q3Q2Q1）为（）。
图7-2A．“101”B．“100”C．“011”D．“000”【答案】C【解析】JK触发器特征方程为Q n＋1＝JQ＿n＋K＿Q n，由图7-2可得，三个触发器的驱动方程均为J＝K＝1，即特性方程均为Q n＋1＝Q＿n，Q1的时钟是CP，Q2的时钟是Q1，Q3的时钟是Q2，当前Q3Q2Q1的状态是100，由于触发器在上升沿被触发，CP上升沿Q1状态被触发，变为1；同时触发了Q2，Q2变为1；同理Q3为0。
5．多谐振荡器可产生的波形是（）A．正弦波B．矩形脉冲C．三角波D．锯齿波【答案】B【解析】“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
7数字电子技术(共84张)
（7-1）
式中，A，B，C为输入逻辑变量，F为逻辑函数。下面介绍基 本逻辑运算。
第13页，共84页。
1、逻辑“与” 逻辑与是描述与逻辑关系的，又称 与运算。逻辑表达式为
F=A·B
（7-2）
其意义是仅当决定事件发生的所有条件A、B 均具备时，事件F才能发生。例如把两只开关和一
盏电灯串联接到电源上，
只有当两只开关均闭合时
第23页，共84页。
三、非门电路
具有“非”逻辑功能的电路叫做(jiàozuò)非门电路。图76是由三极管组成的非门电路，非门又称反相器。仍设输入 信号为+5V或0V。此电路只有以下两种工作情况：
+V
CC
（
+5V）
RC
A
Rb 1
3
T
2
L
A
1
L=A A
1 L=A
（a）电路
（b）逻辑符号
(a)
图7-6 三极管非(b门)
第3页，共84页。
（a）模拟信号
（b）数字信号
u（t） T
上升沿 0
下降沿 t
图7-1 模拟信号与数字信号
数字信号只有两种状态：高电平、低电平，或者有信 号、无信号。在数字电路中，通常把这两种状态用两个符 号来表示，即“1”和“0”，也即逻辑(luó jí)1和逻辑(luó jí)0。 高电平或有信号用“1”表示，低电平或无信号用“0”表 示，这称为正逻辑(luó jí)；相反，若高电平或有信号用“0” 表示，则称为负逻辑(luó jí)。在数字电路的逻辑(luó jí)设计中， 有时用正逻辑(luó jí)，有时用负逻辑(luó jí)，无特殊声明时， 一律采用正逻辑(luó jí)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章 半导体存储器
一、本章知识点
1、存储器的分类及每种类型的特点
,用户无法更改。
ROM
SRAM ：靠触发器存储信息，不需刷新。
RAM DRAM ：利用MOS 管栅电容存储信息，需要刷新。
2、掌握存储器电路的结构框图，对框内具体情况有一个大概的了解
3、了解存储器相关名词术语，如地址数、字数、字长、数据线及容量等
4、掌握存储器容量扩展方法。
5、掌握用ROM 构成组合逻辑函数的方法及ROM 构成的组合电路的分析。
二、例题
一、（概念题）
1、已知某存储器标有1K ×4字样，回答下列问题：
（1）该存储器有几条地址线？
（2）该存储器能存储多少个字？
（3）每个字长是几位？
（4）该存储器有几条数据线？
（5）该存储器的容量是多少位？
2、ROM 由哪几部分组成？各部分的作用是什么？
3、在PROM 、EPROM 、E 2PROM 及Flash Memory 四种存储器中，可用光改写的是哪种？
4、哪些类型的ROM 可用来设计组合电路？组合电路的输入变量及输出变量如何安排？
5、根据存储数据原理的不同，RAM 可分为哪几种？它们存储数据的原理分别是什么？ 存储器
6．动态触发器存储数据的原理是什么？
7．掩模ROM 、PROM 、EPROM 、E 2PROM 、Flash Memory 这五种只读存储器中哪些可用电信号擦除？
（二）分析题
1．试用4片2114和译码器组成4K ×4的RAM ，其中2114是1K ×4的RAM 。
2．图示电路是用ROM 组成的逻辑电路，分析其功能。
3．用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数
⎪⎪⎩⎪⎪⎨⎧==+++=+++=D C B A Y ABCD
Y D C A D B A D C B C B A Y ACD ABD BCD ABC Y 4
321
4．试用ROM设计一个1位全加器电路。
（1）列出全加器的真值表。
（2）分别写出“和”及“进位”的最小项之和的表达式。
（3）画出ROM的点阵图。