第15讲DSPBuilder设计实例
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
x_in[8:0] In1[8:0] In2[8:0] In3[8:0] In4[8:0] Out2[8:0] y _out[19:0] x_in[8:0] In1[8:0] In2[8:0] In3[8:0] In4[8:0] Out2[8:0] y _out[19:0] x_in[8:0] In1[8:0] In2[8:0] In3[8:0] In4[8:0] Out2[8:0] y _out[19:0]
o19:0 yout 1 y_out[19:0]
a X b Product2
Parallel Adder Subtractor
Delay3 5 In4[8:0] i8:0 hn4
a X b Product3 o8:0 x4 2 Out2[8:0]
使用“Mask Subsystem…” 中的“Documentation”设置 “Mask type”为 “SubSystem AlteraBlockSet” 就可以利用SignalCompiler 正确地生成VHDL代码。
1. FIR滤波器原理
有限冲激响应数字滤波器（FIR）具有精密的线性相位， 同时又可以有任意的幅度特性。 L 1 y (n) x(n i )h(i ) 数学上L阶的FIR滤波器系统差分方程为： i 0
x(n)是输入采样序列，h(n)是滤波器系数，L是滤波器的阶数，y(n)
H z bk z k
电子设计自动化技术
讲授：伍宗富
《 E D A 技 术》 课 程 教 学
讲授：伍宗富
湖南文理学院电气与信息工程学院
2018年8月20日星期一
电子设计自动化技术
讲授：伍宗富
第 十五 讲 DSP Builder设计实例（2）
教学目的：使学生会用Quartus II和DSP Builder软件设计 DSP的常用应用模块。 教学重点：通过实例讲解DSP应用模块的开发方法。 教学难点：DSP应用模块的设计步骤。 教学方法：讲授法、计算机辅助法。 课时计划：2学时
电子设计自动化技术
讲授：伍宗富
课题： DSP Builder设计实例（2）
一、 FIR滤波器设计 二、 数字调制系统设计 三、课堂小结 四、作业
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
信号滤波可以用滤波器改变信号的频率特性，让一些 信号频率通过，而阻塞另一些信号频率。数字滤波器是 由一系列滤波器系数定义的方程，可采取数字滤波程序 来实现。在硬件不修改的情况下，只要改变滤波器的系 统表即可完成滤波器特性的修改。通过接收原始数据， 输出滤波后的数据，其性能的变化只需改变数字滤波器 的系数表。
使用教材：
SOPC技术与应用．江国强 编著．北京：机械工业出版社
主要参考文献:
[1] 刘洪涛．ARM嵌入式体系结构与接口技术[M]．北京：人民邮电出版社 [2] 田耘等．无线通信FPGA设计[M]．北京：电子工业出版社 [3] 孟宪元等．FPGA嵌入式系统设计教程[M]．北京：电子工业出版社 [4] 徐光辉等.基于FPGA的嵌入式开发与应用[M].北京：电子工业出版社 [5] 沈文斌.嵌入式硬件系统设计与开发实例详解[M].北京：电子工业出版社 [6]周立功等．SOPC嵌入式系统基础教程[M]．北京：北京航空航天大学出版社 [7] 王彦等.基于FPGA的工程设计与应用[M].西安：西安电子工业出版社 [8] 周润景等．基于QuartusII的FPGA/CPLD数字系统设计实例[M]．北京：电子工业出版社 [9] http://www.altera.com
K 0 M
表示滤波器的输出序列。
系统的传递函数为：
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
对于直接I型的FIR滤波器是可级联的，要滤波器系数 可变的情况下，可以预先设计好一个FIR滤波器节， 在实际应用中通过不断地调用FIR滤波器节，将其级 联起来，完成多阶FIR滤波器的设计。
抽头延迟线 系数乘法器 加法器
1 x_in[8:0] i8:0 Xin a X b Product
K 0
b z
k
Fra Baidu bibliotek15
k
z
a 3 In2[8:0] i8:0 hn2 z-1 Delay2 4 In3[8:0] i8:0 hn3 z
-1
Delay1
X b Product1
+ + + + +
为了便于调用子系统 模块的更高级系统进行 SignalCompile分析，必 须对生成的子系统模块 的“Mask type”进行设 置。
+ + + fir4_block + + Parallel Adder Subtractor 512 AltBus17 Parallel Adder Subtractor1 + 19:0 17:8 + + o9:0 y BusConversion1
讲授：伍宗富
一、FIR滤波器设计
2. 16阶FIR滤波器设计
1）4阶FIR滤波器子系统设计
z-1 Delay 2 In1[8:0] i8:0 hn1
-1
H z bk z z
k K 1
16
1
设计一个16阶的低通FIR滤波器，对模拟信号的采样频率Fs为48KHz, 要求信号的截止频率为Fc=10.8KHz，输入序列为宽为9位（最高位为符号位）。
H z bk z
K 0
M
k
y (n) x(n i )h(i )
i 0
L 1
直接I型FIR滤波器：可理解为一个分节的延时线，把每一节的输出加权 累加，可得到滤波器的输出。但滤波器的阶数越高，占用的运算时间就越 多，因此在满足指标要求的情况下应尽量减少滤波器的阶数。
电子设计自动化技术
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
2. 16阶FIR滤波器设计
2）直接I型16阶FIR数字滤波器设计
i8:0 AltBus -9 AltBus1 3 AltBus2 14 AltBus3 1 AltBus4 -22 AltBus5 -12 AltBus6 46 AltBus7 106 AltBus8 106 AltBus9 46 AltBus10 -12 AltBus11 -22 AltBus12 1 AltBus13 14 AltBus14 3 AltBus15 -9 AltBus16
o19:0 yout 1 y_out[19:0]
a X b Product2
Parallel Adder Subtractor
Delay3 5 In4[8:0] i8:0 hn4
a X b Product3 o8:0 x4 2 Out2[8:0]
使用“Mask Subsystem…” 中的“Documentation”设置 “Mask type”为 “SubSystem AlteraBlockSet” 就可以利用SignalCompiler 正确地生成VHDL代码。
1. FIR滤波器原理
有限冲激响应数字滤波器（FIR）具有精密的线性相位， 同时又可以有任意的幅度特性。 L 1 y (n) x(n i )h(i ) 数学上L阶的FIR滤波器系统差分方程为： i 0
x(n)是输入采样序列，h(n)是滤波器系数，L是滤波器的阶数，y(n)
H z bk z k
电子设计自动化技术
讲授：伍宗富
《 E D A 技 术》 课 程 教 学
讲授：伍宗富
湖南文理学院电气与信息工程学院
2018年8月20日星期一
电子设计自动化技术
讲授：伍宗富
第 十五 讲 DSP Builder设计实例（2）
教学目的：使学生会用Quartus II和DSP Builder软件设计 DSP的常用应用模块。 教学重点：通过实例讲解DSP应用模块的开发方法。 教学难点：DSP应用模块的设计步骤。 教学方法：讲授法、计算机辅助法。 课时计划：2学时
电子设计自动化技术
讲授：伍宗富
课题： DSP Builder设计实例（2）
一、 FIR滤波器设计 二、 数字调制系统设计 三、课堂小结 四、作业
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
信号滤波可以用滤波器改变信号的频率特性，让一些 信号频率通过，而阻塞另一些信号频率。数字滤波器是 由一系列滤波器系数定义的方程，可采取数字滤波程序 来实现。在硬件不修改的情况下，只要改变滤波器的系 统表即可完成滤波器特性的修改。通过接收原始数据， 输出滤波后的数据，其性能的变化只需改变数字滤波器 的系数表。
使用教材：
SOPC技术与应用．江国强 编著．北京：机械工业出版社
主要参考文献:
[1] 刘洪涛．ARM嵌入式体系结构与接口技术[M]．北京：人民邮电出版社 [2] 田耘等．无线通信FPGA设计[M]．北京：电子工业出版社 [3] 孟宪元等．FPGA嵌入式系统设计教程[M]．北京：电子工业出版社 [4] 徐光辉等.基于FPGA的嵌入式开发与应用[M].北京：电子工业出版社 [5] 沈文斌.嵌入式硬件系统设计与开发实例详解[M].北京：电子工业出版社 [6]周立功等．SOPC嵌入式系统基础教程[M]．北京：北京航空航天大学出版社 [7] 王彦等.基于FPGA的工程设计与应用[M].西安：西安电子工业出版社 [8] 周润景等．基于QuartusII的FPGA/CPLD数字系统设计实例[M]．北京：电子工业出版社 [9] http://www.altera.com
K 0 M
表示滤波器的输出序列。
系统的传递函数为：
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
对于直接I型的FIR滤波器是可级联的，要滤波器系数 可变的情况下，可以预先设计好一个FIR滤波器节， 在实际应用中通过不断地调用FIR滤波器节，将其级 联起来，完成多阶FIR滤波器的设计。
抽头延迟线 系数乘法器 加法器
1 x_in[8:0] i8:0 Xin a X b Product
K 0
b z
k
Fra Baidu bibliotek15
k
z
a 3 In2[8:0] i8:0 hn2 z-1 Delay2 4 In3[8:0] i8:0 hn3 z
-1
Delay1
X b Product1
+ + + + +
为了便于调用子系统 模块的更高级系统进行 SignalCompile分析，必 须对生成的子系统模块 的“Mask type”进行设 置。
+ + + fir4_block + + Parallel Adder Subtractor 512 AltBus17 Parallel Adder Subtractor1 + 19:0 17:8 + + o9:0 y BusConversion1
讲授：伍宗富
一、FIR滤波器设计
2. 16阶FIR滤波器设计
1）4阶FIR滤波器子系统设计
z-1 Delay 2 In1[8:0] i8:0 hn1
-1
H z bk z z
k K 1
16
1
设计一个16阶的低通FIR滤波器，对模拟信号的采样频率Fs为48KHz, 要求信号的截止频率为Fc=10.8KHz，输入序列为宽为9位（最高位为符号位）。
H z bk z
K 0
M
k
y (n) x(n i )h(i )
i 0
L 1
直接I型FIR滤波器：可理解为一个分节的延时线，把每一节的输出加权 累加，可得到滤波器的输出。但滤波器的阶数越高，占用的运算时间就越 多，因此在满足指标要求的情况下应尽量减少滤波器的阶数。
电子设计自动化技术
电子设计自动化技术
讲授：伍宗富
一、FIR滤波器设计
2. 16阶FIR滤波器设计
2）直接I型16阶FIR数字滤波器设计
i8:0 AltBus -9 AltBus1 3 AltBus2 14 AltBus3 1 AltBus4 -22 AltBus5 -12 AltBus6 46 AltBus7 106 AltBus8 106 AltBus9 46 AltBus10 -12 AltBus11 -22 AltBus12 1 AltBus13 14 AltBus14 3 AltBus15 -9 AltBus16