新型高k栅介质材料研究进展
先进的Hf基高k栅介质研究进展
（ｎｔｔｔ Ｉｓｉ ｅ ｆＭ ｉｒｅｅｔｏ ｉ ， ｈｎｓＡｃｄ ｍｙｏ Ｓ ｉｎｅ ， ｅ ｉｇ１ ０ ２ ， ｈｎ ） ｕ ｏ ｃｏｌｃｒｎｃ Ｃ ｉｅｅ ａ ｅ ｆ ｃｅｃｓ Ｂ ｉ ｎ ０ ０ ９ Ｃ ｉａ ｓ ｊ
Ａｂ ｔａ ｔ Ｗ ｉ ｈ ｅ ｔ ｒ ｉ ｆＣＭ ＯＳ ｄ ｖｃ ｃ ｌ ｇｄ ｗｎ ｉ ｃ ｎｄ ｏ ｉｅａ ａ ｅｄｅｅ ｔｉ ａ ｅｉｌ ｌ ｓｒ ｃ ： ｔ ｔ ｅｆａ ｕ ｅｓｚ ｏ ｈ ｅ ｅ ｉｅｓａｉ ｏ ｎ ，Ｓｌ ｏ ｉｘｄ ｓｇ ｔ ｉｌｃｒｃｍ ｔｒａ ｌ ｉ ｗｉ
ＥＥＡＣＣ： ５ Ｄ ２ ７０
先进 的 Ｈｆ 高 ｋ栅 介 质 研 究进 展 基
＊
许 高博 ， 秋 霞 徐
（ 中国科学 院微 电子研究 所 ， 北京 １０ ２ ） ０ ０ ９
摘 要 ： Ｃ Ｓ 随着 ＭＯ 器件特征尺寸的不断缩小，ｉ２ ｓ） 作为栅介质材料已不能满足集成电路技术高速发展的需求 ， （ 利用高 ｋ
文 献标 识码 ： Ａ
维普资讯
第３ ０卷
第 ４期
电 子 器 件
Ｃ ｉｅｅ Ｊｕｎ ｌＯｆＥｅ ｃｒｎ Ｄｅｉｅ ｈｎｓ ｏ ｒａ ｌＦ ｔｏ ｖｃ ｓ
Ｖｏ ． ０ Ｎｏ ４ １３ ． Ａｕ ． ０ ７ ｇ ２０
２０ ０ ７年 ８月
Ｄｅ ｅ ｏ ｖ ｌ ｐｍ ｅ ｔｏ ｎ ｆ Ａｄｖ ｎ ｅ ｆＢａ ｅ ｇ — ｔ ｅ ｅ ｔ ｉ ｓ ａ ｃ ｄ Ｈ ｓ ｄ Ｈｉ ｈ ｋ Ｇａ ｅ Ｄｉ ｌ ｃ ｒ ｃ
善其热力学稳定性 ， 由此形成 的高 ｋ栅介质具有优 良的电学特性 ， 基本上满 足器件 的要 求． 文综述 了这类先进 的 Ｈｆ 高 ｋ 本 基
AlGaNGaNMOS-HEMT高k栅介质ATLAS硕士论文
高k栅介质AlGaN/GaN MOS-HEMT器件特性研究【摘要】高性能AlGaN/GaN HEMT器件在高温、微波大功率应用上拥有明显的优势,然而AlGaN/GaN异质结HEMT器件仍然存在着界面缺陷、栅泄漏电流较大和电流崩塌效应等问题,严重限制了高频、大功率及高温可靠性。
为了解决这一问题,人们在采用SiO2、Si3N4作为栅绝缘层介质的MOS-HEMT器件取得了很大的进展。
然而由于器件尺寸不断缩小,为保持器件良好的性能,栅介质层厚度也需要相应减小,由此带来的量子隧穿效应导致栅泄漏电流增加,器件功耗增大,可靠性变差,于是,采用高介电常数的材料作为栅介质成为发展的趋势,采用高k栅介质可以在保持栅电容不变的同时,增加栅介质层的物理厚度,从而能够有效减小栅漏电流,改善器件的性能。
本文首先对高k栅介质AlGaN/GaN MOS-HEMT器件进行了仿真特性分析,通过MOSHEMT与常规的肖特基栅器件的对比,MOS结构能够使器件获得更大的饱和电流,更高的截止频率,但栅介质的插入会影响栅控能力,即引起器件跨导下降和阈值电压负方向移动。
在此基础上,作者还研究了相同结构,不同介质层厚度、不同介电常数材料以及温度对MOS-HEMT器件的特性影响,结果表明,氧化层厚度的... 更多还原【Abstract】 High-performance GaN-based high-electronmobility transistors (HEMTs) have shown outstanding performance for high-temperature, high-power andhigh-frequency applications. However, they also have many questions, such as defect states, the larger gate leakage current and current collapse, which would seriously limit device reliability.To solve this problem, signifcant progress has been made on AlGaN/GaN metal-oxide-semiconductor high electron mobility transistors (MOS-HEMTs) using SiO2, Si3N4 as t... 更多还原【关键词】AlGaN/GaN MOS-HEMT；高k栅介质；ATLAS；【Key words】AlGaN/GaN MOS-HEMT；high-k gate dielectric；ATLAS；摘要3-4Abstract 4-5第一章绪论8-161.1 AlGaN/GaN HEMT 器件的研究进展8-111.1.1 GaN 材料在微波功率器件方面的优势8-101.1.2 GaN 基HEMT 器件的研究进展10-111.2 AlGaN/GaN MOS-HEMT 器件的研究意义11-141.2.1 AlGaN/GaN-MOS-HEMT 器件的研究进展11-131.2.2 新型MOS-HEMT 栅介质材料的选择13-141.3 本论文研究内容14-16第二章MOS-HEMT 器件基本原理16-262.1 AlGaN/GaN 异质结材料的极化效应16-192.2 MOS-HEMT 器件的结构与制备19-222.2.1 AlGaN/GaN MOS-HEMT 器件的基本结构19-202.2.2 AlGaN/GaN MOS-HEMT 器件的制备20-212.2.3 高k 栅介质的制备工艺21-222.3 AlGaN/GaN MOS-HEMT 的工作机理22-252.3.1 器件直流特性22-242.3.2 器件频率特性24-252.4 本章小结25-26第三章GaN 基器件仿真工具与基本模型26-383.1 GaN 基器件仿真的软件平台26-283.1.1 TCAD 工具简介26-273.1.2 器件仿真软件ATLAS 概述27-283.2 基本材料参数的设置28-293.3 ATLAS 中的方程与物理模型29-333.4 模拟MOS-HEMT 器件的研究方法33-363.4.1 极化效应333.4.2 电极的定义33-363.5 本章小结36-38第四章AlGaN/GaN MOS-HEMT 器件基本特性仿真38-484.1 模拟的MOS-HEMT 器件基本结构38-394.2 MOS-HEMT 器件仿真特性分析39-414.3 不同参数对MOS-HEMT 器件特性的影响41-454.3.1 栅氧化层厚度变化的影响41-434.3.2 介电常数变化的影响43-454.4 GaN 基MOS-HEMT 器件温度特性模拟45-474.5 本章小结47-48第五章Hf 基高k 栅介质MOS-HEMT 器件特性研究48-545.1 Hf 基高k 栅介质的材料特性48-495.2 HfSiO/AlGaN/GaN MOS-HEMT 器件特性49-535.2.1 器件结构及制备49-505.2.2 器件特性分析50-535.3 本章小结53-54第六章结束语54-56致谢56-58参考文献。
MOS器件高K栅介质薄膜材料研究
6.3 电学应力下缺陷的产生
• Brugler和JesperL 于1969 年首次发现了MOSFET的电荷泵(CP)电流现 象，即当脉冲加在MOSFET栅上时，衬底就可以接收到一股与源漏pn结 反向漏电流方向相反的直流电流。 • 随着高k电介质作为栅介质薄层材料受到越来越多的重视，CP技术成为 研究栅叠层结构的常用方法。CP技术可以表征器件界面态密度和氧化层 电荷，同时还可以测量界面态和氧化层电荷的空间分布、界面态的能量 分布等。 • 频率变化的电荷泵(frequency dependent CP，FDCP)被越来越多地用于 研究高k栅介质层在应力下的缺陷生成机制。虽然这不是新技术，但 FDCP技术在栅介质层探测到的缺陷深度已成为争论焦点。对于支持深 穿透(deep．penetration，DP)的，FDCP提供证据表明在电学应力下， 缺陷确实会在高k层内部产生；对于支持浅穿透(shallow．penetration， SP)的，FDCP却明确地显示了相反的结果。
7.主要问题及可能的解决方案
• 即使是最有前景的高后材料如HfO2，因过渡金属氧化物的基本特性，作 为栅介质薄层材料性能仍不理想，会引发很多问题，主要包括热不稳定 性、与si之间差的界面特性、形成界面硅酸盐层、高界面陷阱密度和氧 化物陷阱密度、大泄漏电流、低迁移率等。 • 这些不可靠因素是由高k材料自身基本特性引起的，很难克服。元素材料 的化学和电学特性最外层电子状态决定。对于过渡金属来说，就是(n)d 态和(n+1)s态的价电子。这些电子被束缚得不紧，就很容易转移到氧的 3s或3p的空轨道上，这样过渡金属就氧化了，高配位数的离子性的金属 一氧键合就形成了。过渡金属-氧键合的较高离子性会使导带降低(相对 si)。因此，这些材料会有大量的氧空缺、容易结晶、较大的泄漏电流、 高的氧化物陷阱密度。 • 过渡金属元素可以在低能量下和体硅原子反应，产生硅酸盐和硅化物键 合。界面金属性的硅化物键合，产生界面陷阱，也降低了导带带阶差。 由于界面硅酸盐有一个较低的k值，会增大总的EOT。离子性或是极化 的金属一氧键合是过渡金属氧化物拥有较高k值的原因，但是这会激发软 光声子，导致漏电流增大以及沟道迁移率降低。以上提到的所有特征之 间的关系如图所示。
高k栅介质Al微掺杂HfO2电学特性研究
高k栅介质Al微掺杂HfO2电学特性研究李佳帅;刘倩倩;张静;闫江【摘要】随着纳米器件的进一步微缩,Hf基高 k材料已无法满足其发展需求,需要引入新的高 k材料.为了减小纳米器件的等效氧化层厚度(EOT),向 HfO2中掺入 Al 元素,并分别在N2、O2氛围下,对其进行不同时间(15 s、30 s和60 s)的后沉积退火(PDA),退火温度为650℃.结果表明,随着退火时间的增加,O2中样品的 EOT、栅极泄漏电流(Ig)以及平带电压(Vfb)均未出现明显变化,而 N2中样品的 EOT在退火时间为30 s时急剧下降,Vfb也有所上升.最终,退火温度650 ℃,退火时间 30 s为最佳退火条件,此时 EOT为 0.88 nm,满足 14/16 nm技术节点的要求.【期刊名称】《北方工业大学学报》【年(卷),期】2018(030)005【总页数】6页(P58-63)【关键词】Al掺杂;HfO2栅介质;退火时间;高k;EOT【作者】李佳帅;刘倩倩;张静;闫江【作者单位】北方工业大学电子信息工程学院,100144,北京;中国科学院大学微电子研究所,100029,北京;北方工业大学电子信息工程学院,100144,北京;中国科学院大学微电子研究所,100029,北京;北方工业大学电子信息工程学院,100144,北京;北方工业大学电子信息工程学院,100144,北京【正文语种】中文【中图分类】TN305集成电路发展至今一直遵循着摩尔定律，其特征表现为不断缩小的晶体管尺寸.[1]然而，到90 nm技术节点时，SiO2栅极氧化层已经缩小到1.2 nm[2]，达到了基本的厚度限制，电子遂穿导致栅极泄漏电流急剧增大，远超出器件所能接受的范围.[3]如此薄的 SiO2栅介质还会使器件的可靠性降低，介质厚度不均，功耗增加等.[4]从45 nm节点开始，高k栅介质材料进入大家的视线，传统的SiO2／多晶硅栅结构被高 k栅介质／金属栅结构（High k／Metal gate）所取代.[5-6]采用介电常数较高的材料（高k材料）代替SiO2，可以在栅极电容保持不变的情况下提高栅介质的物理厚度，有效地解决栅氧化层过薄而带来的一系列问题.[7-8]近年来，许多高 k 材料，如 TiO2、La2O3、HfO2以及 ZrO2等已经有了较为详尽的研究.在众多高k材料中，HfO2由于其合适的介电常数、良好的热力学稳定性、以及与Si的带边匹配较为理想等因素，成为最合适的高k候选材料.[9-10]随着集成电路的迅猛发展，HfO2的介电常数越来越难以支撑纳米器件的进一步微缩.有相关研究表明，纯净的HfO2与衬底直接接触时，会产生介电常数较低的 Hf 基硅酸盐[11]，并且界面处副产物也使界面态密度增大，极大地影响了器件的电学特性.另一方面，纯净HfO2的再结晶温度较低（500℃），在后续的高温处理中，HfO2的结晶特性容易导致器件的泄漏电流增加，介质层的缺陷增多.通过将微量的Al2O3融入HfO2中，再经过合适的后沉积退火（Post Deposition Annealing，简称PDA）处理，使得Al元素掺入HfO2中，形成Al微掺杂HfO2的栅介质结构.研究表明，向HfO2中掺入微量的Al元素，在后续的PDA过程中可以诱导HfO2发生晶相的转变，形成具有更高 k值的HfO2，使得器件的EOT能够进一步减小，纳米器件的尺寸能够继续微缩.同时，Al元素掺入HfO2中可以降低栅极泄漏电流，减小栅介质的缺陷，有效地提高了器件的电学特性.[12]本文通过制备 MOS电容（MOSCAP），并在不同环境下（O2和N2），对 Al微掺杂 HfO2高k栅介质分别进行不同时间退火（15 s、30 s和60 s），退火温度为650℃，研究不同PDA时间对Al微掺杂HfO2高k栅介质的等效氧化层厚度（Equivalent Oxide Thickness，EOT）、平带电压（Vfb）、栅极泄漏电流（Ig）等电学特性的影响.研究发现，650℃、30 s为最佳退火条件，满足14／16 nm工艺节点要求，为 Al微掺杂 HfO2高 k栅介质材料在高k与集成电路生产领域的应用提供了参考.1 Al微掺杂HfO2电学特性的影响因素影响Al微掺杂HfO2MOS电容电学特性的主要因素包括EOT、Vfb以及Ig.其中，EOT的减小是器件尺寸缩小的关键，也是改善器件短沟道效应的主要方法.Vfb的大小主要与栅介质层中的电荷和缺陷有关，是器件可靠性与阈值电压的决定性参数之一.Ig主要影响器件的功耗，主要反映高k栅介质层的漏电性能.在研究高k栅介质材料时，需要对器件的EOT、Vfb、及 Ig等参数进行综合的考虑.1.1 EOT的主要影响因素EOT的表达式如下：其中，COX为单位面积电容值，ε0代表真空介电常数，THK代表高k栅介质层的实际物理厚度，εHK代表高k栅介质材料的介电常数，通常称为k值，εSiO2代表SiO2的相对介电常数.从公式（1）和公式（2）可知，EOT的大小主要与高k栅介质材料的k值有关.在高k栅介质层物理厚度相同时，介质层材料的k值越大，EOT越小.本实验中，为保证界面处质量，在高k栅介质层与衬底之间生长了一层 SiO2作为界面层，SiO2的介电常数较低，降低了栅介质的整体 k值，从而增大了样品的EOT.1.2 Vfb的影响因素Vfb主要与介质层中的可动离子、固定表面电荷、Si-SiO2界面处的快界面态以及SiO2中的陷阱电荷有关.由于Al微掺杂HfO2栅介质材料选用ALD方法制备，且在后续退火过程中经历了450℃及以上的处理，可以排除可动离子、快界面态以及陷阱电荷的影响.因此，Vfb主要与固定电荷有关，其表达式可以近似表示为：其中，COX为单位面积电容值，Q′ss为固定电荷，φms为金属－半导体功函数差.由于Al微掺杂HfO2栅介质材料中存在氧空位，所以介质层中有较多的正固定电荷.从公式（3）可知，当高k栅介质层中存在着电性为正的固定电荷时，Vfb会随电荷密度的增加而减少，反之增大.此外，从公式（1）和（3）可知，当高 k栅介质层k值增大时，会导致COX上升，进一步导致Vfb随之上升.所以，本文主要从高k栅介质中正固定电荷密度和k值两方面对Vfb进行分析.1.3 Ig的影响因素Ig的产生主要来源于电子的隧穿效应，其电流密度为[13]：其中，A是常数，td是高 k栅介质层的物理厚度，Vd是通过介质层的电势差，m*是电子的有效质量，φB为势垒高度.从公式（4）可以看出，Ig随着高k栅介质层的物理厚度增加指数性衰减.2 实验方案图1 Al微掺杂HfO2MOS电容结构图2 MOSCAP的制作流程图1为Al微掺杂 HfO2MOS电容结构，通过沉积 HfO2／Al2O3／HfO2 叠层的方法对纯净的HfO2进行掺杂，该叠层结构经后续退火工艺后，Al元素会向HfO2中扩散，形成本文所需的Al微掺杂HfO2高k栅介质结构.Al微掺杂HfO2高k栅介质MOSCAP的具体制作流程如图2所示.实验采用的是n型Si（100）衬底.首先用化学气相淀积（CVD）和干法刻蚀工艺形成局部隔离（LOCOS）的电容结构；然后用浓度为1%的 HF溶液对Si片进行清洗，除去电容结构区域衬底Si表面的自然氧化层；随后用臭氧氧化的方法在样品表面生长一层约0.7 nm的SiO2，样品立即送入8英寸Beneq TFS200原子层沉积（Atomic Layer Deposition，ALD）设备中，在300℃沉积温度下，以 Hf[N （CH3）（C2H5）]4（TEMAH） Al（CH3）3（TMA）分别作为 Hf和 Al的前驱体，H2O作为供氧源，依次淀积 2 nm HfO2／0.8 nm Al2O3／2 nm HfO2，形成厚度比为Al2O3∶HfO2≈1∶50 的高k栅介质叠层结构.采用后沉积退火（PDA）工艺分别在N2和O2环境下对样品进行退火处理，退火温度为650℃，退火时间分别为15 s、30 s、60 s.PDA处理后，通过 ALD工艺，依次淀积2 nm TiN以及75 nm金属W，作为栅介质的金属栅电极.最后，分别在正面和背面溅射1 μm的金属Al作为金属栅的引出电极，形成具有 Al微掺杂HfO2高k栅介质的MOSCAP结构.采用KEITHLEY 4200-SCS型半导体特征分析仪对样品进行电学特性测试，C-V测试频率为1MHz.用 Berkeley量子电容电压模拟器 QMCV（考虑量子效应）对 C-V特性曲线中的 EOT和Vfb的进行拟合和提取.3 实验结果与分析3.1 EOT的特性分析在N2和O2环境中，不同退火时间对Al微掺杂HfO2高 k栅介质 MOSCAP的EOT的影响如图3所示.图3 退火时间对MOSCAP的EOT的影响从图3可知，在O2环境中，EOT随着退火时间增加而增大，但增幅并不明显，最大幅度仅为0.05 nm（15 s时 1.14 nm 和 60 s时的 1.19 nm）.这主要是因为在650℃PDA时，退火环境中的氧原子向高k栅介质层中扩散，导致Si衬底与高k栅介质层之间界面处的界面层 SiO2厚度增加，从而使EOT增大.通过对比 O2和 N2两种环境下 Al微掺杂HfO2高k栅介质 MOSCAP的EOT可以发现，N2环境中退火可以获得更低的 EOT.这是因为在650℃PDA时，Al微掺杂 HfO2高 k栅介质层开始出现结晶，导致栅介质层k值增加，EOT下降.由于N2环境中没有氧原子，在退火过程中避免了环境中氧原子对界面层 SiO2厚度的影响，造成在650℃ 15 s时，N2环境中退火时的 EOT比O2环境中退火时的EOT小0.16 nm.同时，在N2环境中，随着退火时间的增加，EOT不断减小，15 s时EOT 为 0.98 nm，30 s时为 0.88 nm，减小了0.1 nm.在 PDA时间继续增加达到60 s时，EOT则只下降0.02 nm.这说明在退火时间增加时，Al微掺杂HfO2高k栅介质层的晶相转变依然在进行，且晶相转化后的高k介质层具有更高k值，而在30 s以后，高k栅介质层的k值基本不再增加.因此，通过 N2和 O2两种环境中 EOT随PDA时间的变化可以得出结论，650℃退火时，N2环境中 PDA30s为 Al微掺杂 HfO2高 k栅介质层PDA的最佳条件.3.2 Vfb的特性分析在N2和 O2环境中，不同退火时间对 Al微掺杂HfO2高k栅介质MOSCAP的EOT的影响如图4所示.图4 退火时间对MOSCAP的Vfb的影响从图4可以看出，在O2环境中，Vfb先保持不变，在退火时间增加到60 s时开始出现下降.相对于O2环境而言，在 N2环境中，Vfb在30 s时先出现增加，再保持不变.从公式（3）可知，影响 Vfb的因素主要为高 k栅介质层中固定电荷和高k栅介质层的k值大小.因在高k栅介质层淀积过程中会有氧空位产生，并因此造成栅介质层中的固定电荷带正电，因此，在电荷量增大时会导致 Vfb降低，反之增大.而EOT的增加会导致 Vfb的下降，高 k栅介质层k值的增加会导致Vfb上升.因此，O2环境中 Vfb下降主要与 O2环境中EOT的增加有关，N2环境Vfb的上升主要与高 k栅介质层k值增加有关.通过对比O2环境和N2环境中Vfb和EOT的变化可以看出，在退火时间为15 s时，O2环境中的样品具有较高的 EOT 和Vfb，而N2环境下虽然得到了较低的EOT，却具有较低的Vfb.产生这种现象是因为在O2环境中退火时，环境中的氧进入到高k栅介质层中填补介质层中的氧空位，并对介质层中的正电荷进行钝化，使Al微掺杂HfO2高k介质层中的固定正电荷减少，而这种钝化在15 s的PDA处理时达到一种饱和状态，因此当退火时间增加导致EOT进一步增加时，Vfb出现下降.3.3 Ig的特性分析在N2和O2环境中，不同退火时间对Al微掺杂HfO2高k栅介质MOSCAP的Ig的影响如图5所示.图5 退火时间对MOSCAP的Ig的影响从图5可以看出，Ig并未明显受到退火时间以及O2和 N2两种 PDA环境的影响（未超过一个数量级），且整体漏电水平非常小.这说明在650℃PDA退火时，Al 微掺杂 HfO2高 k栅介质MOSCAP的漏电受外界环境以及退火时间的影响非常小，且此实验条件下的高k栅介质层具有足够的物理厚度阻挡漏电.表1给出本文所用650℃时，N2环境下不同时间 PDA的 Al微掺杂HfO2MOSCAP的电学参数.表中数据均为实际样品测量结果.综合以上各种电学特性受退火时间以及退火环境的影响可以看出，Al微掺杂HfO2高k栅介质在N2环境中经650℃、30 s PDA时，可以获得良好的电学特性，退火时间继续增加时会造成工业集成及器件生产时的时间成本大幅增加，减少时间则会使 Al微掺杂 HfO2高 k栅介质材料在应用时降低自身性能.表1 650℃N2环境下MOSCAP的电学参数t／s EOT ／nm Vfb／V Ig／（A·cm－2）15 0.98 0.42 0.001 20 30 0.88 0.47 0.000 65 60 0.86 0.48 0.000 784 结语本实验探究了具有 Al微掺杂 HfO2高 k栅介质材料的MOSCAP受650℃PDA时间和环境的影响.通过 EOT、Vfb、Ig等电学特性的分析，得出了Al微掺杂 HfO2高 k栅介质材料的最佳退火工艺条件.发现最佳温度650℃下退火时，具有Al微掺杂HfO2高k栅介质材料的MOSCAP的EOT随PDA时间的增加可以继续降低，且不会对漏电Ig造成明显影响，并对产生这种现象的原因做了详细分析，为 Al微掺杂 HfO2高k栅介质材料在工业集成和器件应用领域提供了参考.参考文献【相关文献】[1] Choi J H，Mao Y，Chang J P.Development of hafnium based high-k materials—A Review[J].Materials Science and Engineering，2011（72）：97-136[2] Kahraman A，Yilmaz E，Senol K，et al.Effects of post deposition annealing，interface states and series resistance on electrical characteristics of HfO2MOS capacitors[J].Journal of Material Science Materials in Electronics，2015，26（11）：8277-8284[3] Martin M F，Sangbum K，Stephen L B，et al.Scaling the MOSFET gate dielectric：From high-k to higher-k？[J].Microelectronic Engineering，2009（86）：1603-1608 [4] Niladri P M，Reshmi M，Thapa R K，et al.A tunneling current density model for ultra thin HfO2high-k dielectric material based MOS devices[J].Superlattices and Microstructures，2016（95）：24-32[5] Chen X L ，Zhao H B，Xiong Y H，et al.Study of Hf-Ti-O Thin Film as High-k Gate Dielectric and Application for ETSOI MOSFETs[J].Journal of E-lectronic Materials，2016，45（8）：4407-4411[6] Hlali S，Hizem N，Kalboussi A.High-k dielectric materials for the gate oxide of a MIS capacitor：effect of interface states on the C-V characteristics[J].J Comput Electron，2016（15）：1340-1350[7] Niladri P M，Thapa RK，Baishya parison of different high-k dielectricmaterials in MOS device from C-V Characteristics[J].Advanced Materials Research，2013（816-817）：60-64[8] Wu Y H，Chen L L，Lyu R J，et al.MOS devices with high-k （ZrO）（LaO）alloy as gate dielectric formed by depositing ZrO ／LaO ／ZrO laminate and annealing[J].IEEE Trans.Nanotechnol，2012，11（3）：483-491[9] Wang C D，Li C X，Leuing C H，et al.Effects of Sputtering and Annealing Temperatures on MOS Capacitor with HfTiON Gate Dielectric[C].IEEE，2009：209-212 [10] Li X Y，Yajima T，Nishimura T，et al.Study of Si kinetics in interfacial SiO2scavenging in HfO2gate stacks[J].Appl Phys Express，2015，8（6）：1304-1-1304-4[11] Yu H Y，Kang J F，Chen J D，et al.Thermally Robust High Quality HfN／HfO2Gate Stack for Advanced CMOS Devices[C].IEDM Tech，2003：99-102[12] 马雪丽.高 K／金属栅结构 CMOS器件栅工程工艺研究[D].北京：中国科学院大学，2014：34-40[13] Ma X L，Yang H，Xiang J J，et al.Crystallization behaviors of ultrathin Al-doped HfO2amorphous films grown by atomic layer deposition[J].中国物理 B，2017，26（2）：461-466。
高K栅介质材料的研究进展
高K栅介质材料的研究进展摘要：对于纳米线宽的集成电路, 需要高介电常数( 高k) 的栅极介质材料代替二氧化硅以保持一定的物理厚度和优良的漏电性能. 这些栅极候选材料必须有较高的介电常数, 合适的禁带宽度, 与硅衬底间有良好界面和高热稳定性. 此外, 其制备加工技术最好能与现行的硅集成电路工艺相兼容. 本文阐述了选择高k 栅介质材料的基本原则, 介绍了典型高k 栅介质材料性能, 并展现了引入高k 栅介质材料存在的问题.关键词: 高k 栅介质金属氧化物 HfO21.传统晶体管结构及瓶颈20世纪80年代以来，CMOS集成电路的快速发展大大促进了硅基微电子工业的发展，使其在市场的份额越来越大。
而CMOS集成电路的快速发展又是得益于其电路基本单元——场效应管尺寸的缩小。
场效应管尺寸缩小的关键因素就是作为栅介质层的二氧化硅（SiO2）膜厚的减小。
二氧化硅的作用是隔离栅极和硅通道。
作为栅介质层，二氧化硅有很多优点，如热和电学稳定性好，与硅的界面质量很好以及很好的电隔离性能等。
但是随着器件尺寸的不断缩小，二氧化硅的厚度被要求减到2nm以下，随之产生了许多问题例如：1、漏电流的增加，对于低功率器件，这将是不能忍受的，而事实上，现在低功率器件的市场需求却越来越大 2、杂质扩散。
栅极、二氧化硅和硅衬底之间存在杂质的浓度梯度，所以杂质会从栅极中扩散到硅衬底中或者固定在二氧化硅中，这会影响器件的阈值电压，从而影响器件的性能。
当二氧化硅的厚度减小时，杂质就更容易从栅极中扩散到硅衬底中。
所以，有必要寻求一种新的栅介质层来替代二氧化硅。
从以上两个存在的问题可以看出，为了减小漏电流和降低杂质扩散，最直观的方法就是增加栅介质层的厚度，但是为了保持介质层的电容不变，新的栅介质层的介电常数必须比二氧化硅要大，而且介质层的介电常数越大，膜的厚度就可以越大，因此我们引入了高K介质。
2.高k 栅介质材料要求( 1) 高介电常数k.高介电常数k 能维持驱动电流, 减小漏电流密度.( 2) 较大的禁带宽度.( 3) 与Si 导带间的偏差大于1eV.( 4) 在Si 衬底上有良好的热力学稳定性, 生产工艺过程中尽量不与Si 发生反应, 并且相互之间扩散要小.( 5) 与Si 界面质量应较好.新型栅介质材料与Si 之间的界面, 界面态密度和缺陷密度要低, 尽量接近于SiO2 与Si 之间的界面质量, 以削弱界面电子俘获和载流子迁移率降低造成的影响。
高k材料
高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。
然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。
这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。
此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。
关键字：高介电常数；MOSFET；1.引言过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。
但随着集成电路规模的不断增大，需要减小器件的特征尺寸。
对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。
对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。
而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。
另外SiO2难以扩散一些电极掺杂物，比如硼。
薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。
2.1传统晶体管结构的瓶颈及转变方向进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式C=ε *ε0* A/Tox，为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:（1）漏电流增加，使MOSFET功耗增加。
（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
高k值HfO2栅介质材料电学特性的研究进展
２ Ｌ ｂ ｒｔｒ ｆ ｏｉ Ｓａｅ ｉ ｏｔｕｔｒ ｈ ｓ ｓ Ｎａｊ ｇＵｎｖｒｉ ，Ｎａｊ ｇ２ ０ ９ ） ａ ｏａｏｙｏ ｌ － ｔ ｃ ｓ ｃｕｅＰ ｙ ｉ ， ｎｉ ｉｅｓ ｙ Ｓ ｄ ｔＭ ｒ ｒ ｃ ｎ ｔ ｎｉ １０ ３ ｎ
Ａｂ ｔａｃ ｓｒ ｔ Ｈｉｈ ｋ Ｈｆ ａｅ ｄｅｅ ｔｉｓｗｉ ｅｏ ｎ ｆｔｅｍｏ ｔｐ ｏ ｓｎ ａ ｅｉｓ ｌｔｎ ｔ ｒ ｌ ｏ ｇ － ０２ｇ ｔ ｉｌｃｒ ｌ ｂ ｃ ｍｅｏ ｅｏ ｈ ｓ ｒ ｍｉｉ ｇ ｔ－ｎ ｕａ ｉ ｍａ ｅｉ ｓｆｒ ｃ １ ｇ ｇ ａ
理， 可以在低 温下 以单 原子层控 制精度 ， 在衬底上实现大面积均
ｌｍ 以下 ， ｎ 此值已经接近原子尺度＿ 。由于传 统 Ｓ ２ １ ］ ｉ 栅介质 ０ 本身介 电常数低 ， 已不能满足 Ｓ集成 电路急速发 展的需要 。即 ｉ 使采用 Ｓ ２Ｓ 叠 层 结 构 加 以改 进 ， Ｅ Ｔ 也 难 以 降 到 ｉ ／ｉ ０ Ｎ 其 Ｏ １５ｍ以下， ．ｒ ｉ 因此人们 迫切期 待用新一 代高 ｋ 栅介 质取 代 Ｓ ２ ｉ ０
ｆｃ ，ｄ ｓ ｎｎ ｓ ｕ ｏ ｉａｙａｌｙ ｒ ｐ ｒｎ ｆｂ ｓ ｄｇ ｔ ｔｃ ｔｕ ｔ ｒ ，ｓ ｐ ｒ ｓｉｇｔ ｅｇ ｏ ｈ ｏ ｔｒａ ｉｌｌｙ ａ ｅ ｅｉ ｉｇ ｐ ｅ ｄ ｂｎ ｒ ｌｏ ，ｐ ｅ ａ ｉ Ｈ － ａ ｅ ａｅｓａ ｋ ｓｒ ｃｕ ｅ ｕ ｐ ｅｓｎ ｈ ｒｗｔ ｆｉ ｅｆｃａ ａ ｇ ｇ ｎ
ＴＩ ＡＮ ｈ ｆｎ ＥＮＧ ｎ ｃ ｉ ，ＦＡＮ ｈ ｄ ｎ ＨＡＮＧ ｎ Ｓ ｕ ｅ ｇ ，Ｐ Ｙｉｇ ａ Ｚ ｉ ｏ ｇ ，Ｚ Ｈｏ ｇ
（ Ｃｏｌｇ ｆＥｌｃｒ ｎｃａ ｄ Ｉ ｆｒ ａｉｎ ｌ ｇ ｎ ｅ ｉｇ，Ｈｅ ｅ Ｕ ｎｖ ｒｉｙ ａ ｄｎ ７ ０ ２ １ ｌ ｅｏ ｅ ｔｏ ｉ ｎ ｎｏ ｍ ｔ ａ ｅ ｏ Ｅｎ ｉｅ ｒｎ ｂ ｉ ｉｅ ｓｔ ，Ｂ ｏ ｉｇ ０ １ ０ ；
高K栅介质材料的研究进展
高K栅介质材料的研究进展高K栅介质材料的研究进展摘要：对于纳米线宽的集成电路, 需要高介电常数( 高k) 的栅极介质材料代替二氧化硅以保持一定的物理厚度和优良的漏电性能. 这些栅极候选材料必须有较高的介电常数, 合适的禁带宽度, 与硅衬底间有良好界面和高热稳定性. 此外, 其制备加工技术最好能与现行的硅集成电路工艺相兼容. 本文阐述了选择高k 栅介质材料的基本原则, 介绍了典型高k 栅介质材料性能, 并展现了引入高k 栅介质材料存在的问题.关键词: 高k 栅介质金属氧化物 HfO21.传统晶体管结构及瓶颈20世纪80年代以来，CMOS集成电路的快速发展大大促进了硅基微电子工业的发展，使其在市场的份额越来越大。
而CMOS集成电路的快速发展又是得益于其电路基本单元——场效应管尺寸的缩小。
场效应管尺寸缩小的关键因素就是作为栅介质层的二氧化硅（SiO2）膜厚的减小。
二氧化硅的作用是隔离栅极和硅通道。
作为栅介质层，二氧化硅有很多优点，如热和电学稳定性好，与硅的界面质量很好以及很好的电隔离性能等。
但是随着器件尺寸的不断缩小，二氧化硅的厚度被要求减到2nm以下，随之产生了许多问题例如：1、漏电流的增加，对于低功率器件，这将是不能忍受的，而事实上，现在低功率器件的市场需求却越来越大2、杂质扩散。
栅极、二氧化硅和硅衬底之间存在杂质的浓度梯度，所以杂质会从栅极中扩散到硅衬底中或者固定在二氧化硅中，这会影响器件的阈值电压，从而影响器件的性能。
当二氧化硅的厚度减小时，杂质就更容易从栅极中扩散到硅衬底中。
所以，有必要寻求一种新的栅介质层来替代二氧化硅。
从以上两个存在的问题可以看出，为了减小漏电流和降低杂质扩散，最直观的方法就是增加栅介质层的厚度，但是为了保持介质层的电容不变，新的栅介质层的介电常数必须比二氧化硅要大，而且介质层的介电常数越大，膜的厚度就可以越大，因此我们引入了高K介质。
2.高k 栅介质材料要求( 1) 高介电常数k.高介电常数k 能维持驱动电流, 减小漏电流密度.( 2) 较大的禁带宽度.( 3) 与Si 导带间的偏差大于1eV.( 4) 在Si 衬底上有良好的热力学稳定性, 生产工艺过程中尽量不与Si 发生反应, 并且相互之间扩散要小.( 5) 与Si 界面质量应较好.新型栅介质材料与Si 之间的界面, 界面态密度和缺陷密度要低, 尽量接近于SiO2 与Si 之间的界面质量, 以削弱界面电子俘获和载流子迁移率降低造成的影响。
MOS器件Hf基高k栅介质的研究综述
㊀收稿日期:２０２３－０１－１１作者简介:吕品(１９７３－)ꎬ女ꎬ辽宁沈阳人ꎬ博士ꎬ副教授ꎬ研究方向:半导体技术.㊀∗通信作者:吕品ꎬＥ￣ｍａｉｌ:ｐｉｎ＿ｌｖ＠１２６.ｃｏｍ.㊀㊀辽宁大学学报㊀㊀㊀自然科学版第５１卷㊀第１期㊀２０２４年ＪＯＵＲＮＡＬＯＦＬＩＡＯＮＩＮＧＵＮＩＶＥＲＳＩＴＹＮａｔｕｒａｌＳｃｉｅｎｃｅｓＥｄｉｔｉｏｎＶｏｌ.５１㊀Ｎｏ.１㊀２０２４ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述吕㊀品１∗ꎬ白永臣２ꎬ邱㊀巍１(１.辽宁大学物理学院ꎬ辽宁沈阳１１００３６ꎻ２.辽宁大学创新创业学院ꎬ辽宁沈阳１１００３６)摘㊀要:随着金属氧化物半导体(ＭＯＳ)器件尺寸的持续缩小ꎬＨｆＯ２因其介电常数(ｋ)高㊁带隙大等特点ꎬ成为取代传统ＳｉＯ２栅介质最有希望的候选材料.本文综述了Ｈｆ基高ｋ栅介质薄膜的近年的研究进展.针对ＨｆＯ２结晶温度低㊁在ＨｆＯ２薄膜和Ｓｉ衬底间易形成界面层导致漏电流大㊁界面态密度高㊁击穿电压低等问题ꎬ回顾了最近论文报道的两种策略ꎬ即掺杂改性和插入缓冲层.接着举例讨论了Ｈｆ基材料从二元到掺杂氧化物/复合物的演变㊁非Ｓｉ衬底上淀积Ｈｆ基高ｋ栅介质㊁Ｈｆ基高ｋ栅介质的非传统ＭＯＳ器件结构ꎬ为集成电路(ＩＣ)中ＭＯＳ器件的长期发展提供一些思路.关键词:Ｈｆ基高ｋ材料ꎻ栅介质ꎻＭＯＳ器件ꎻ介电常数中图分类号:ＴＮ３０４㊀㊀㊀文献标志码:Ａ㊀㊀㊀文章编号:１０００－５８４６(２０２４)０１－００２４－０９ＲｅｖｉｅｗｏｆＨｆ￣ＢａｓｅｄＨｉｇｈ￣ｋＧａｔｅＤｉｅｌｅｃｔｒｉｃｆｏｒＭＯＳＤｅｖｉｃｅｓＬÜＰｉｎ１∗ꎬＢＡＩＹｏｎｇ￣ｃｈｅｎ２ꎬＱＩＵＷｅｉ１(１.ＣｏｌｌｅｇｅｏｆＰｈｙｓｉｃｓꎬＬｉａｏｎｉｎｇＵｎｉｖｅｒｓｉｔｙꎬＳｈｅｎｙａｎｇ１１００３６ꎬＣｈｉｎａꎻ２.ＣｏｌｌｅｇｅｏｆＩｎｎｏｖａｔｉｏｎａｎｄＥｎｔｒｅｐｒｅｎｅｕｒｓｈｉｐꎬＬｉａｏｎｉｎｇＵｎｉｖｅｒｓｉｔｙꎬＳｈｅｎｙａｎｇ１１００３６ꎬＣｈｉｎａ)Ａｂｓｔｒａｃｔ:㊀Ａｓｔｈｅｓｉｚｅｏｆｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ(ＭＯＳ)ｄｅｖｉｃｅｓｃｏｎｔｉｎｕｅｓｔｏｓｈｒｉｎｋꎬＨｆＯ２ｈａｓｂｅｃｏｍｅｔｈｅｍｏｓｔｐｒｏｍｉｓｉｎｇｃａｎｄｉｄａｔｅｍａｔｅｒｉａｌｔｏｒｅｐｌａｃｅｔｒａｄｉｔｉｏｎａｌＳｉＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｄｕｅｔｏｉｔｓｈｉｇｈｄｉｅｌｅｃｔｒｉｃｃｏｎｓｔａｎｔ(ｋ)ａｎｄｌａｒｇｅｂａｎｄｇａｐ.ＴｈｉｓｐａｐｅｒｒｅｖｉｅｗｓｔｈｅｒｅｃｅｎｔｄｅｖｅｌｏｐｍｅｎｔｏｆＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｆｉｌｍｓ.ＡｉｍｉｎｇａｔｔｈｅｐｒｏｂｌｅｍｓｏｆｌｏｗＨｆＯ２ｃｒｙｓｔａｌｌｉｚａｔｉｏｎｔｅｍｐｅｒａｔｕｒｅａｎｄｔｈｅｆｏｒｍａｔｉｏｎｏｆｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｂｅｔｗｅｅｎＨｆＯ２ｔｈｉｎｆｉｌｍａｎｄＳｉｓｕｂｓｔｒａｔｅꎬｒｅｓｕｌｔｉｎｇｉｎｌａｒｇｅｌｅａｋａｇｅｃｕｒｒｅｎｔꎬｈｉｇｈｄｅｎｓｉｔｙｏｆｉｎｔｅｒｆａｃｅｓｔａｔｅｓꎬａｎｄｌｏｗｂｒｅａｋｄｏｗｎｖｏｌｔａｇｅꎬｗｅｒｅｖｉｅｗｅｄｔｗｏｓｔｒａｔｅｇｉｅｓｒｅｐｏｒｔｅｄｉｎｒｅｃｅｎｔｐａｐｅｒｓꎬｎａｍｅｌｙꎬｄｏｐｉｎｇｍｏｄｉｆｉｃａｔｉｏｎａｎｄｉｎｓｅｒｔｉｎｇｂｕｆｆｅｒｌａｙｅｒ.ＴｈｅｎꎬｔｈｅｅｖｏｌｕｔｉｏｎｏｆＨｆ￣ｂａｓｅｄｍａｔｅｒｉａｌｓｆｒｏｍｂｉｎａｒｙｔｏｄｏｐｅｄｏｘｉｄｅ/ｃｏｍｐｌｅｘꎬｄｅｐｏｓｉｔｉｎｇＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎｎｏｎ￣Ｓｉｓｕｂｓｔｒａｔｅａｎｄｎｏｎ￣ｃｏｎｖｅｎｔｉｏｎａｌＭＯＳｄｅｖｉｃｅａｒｃｈｉｔｅｃｔｕｒｅｓｗｉｔｈＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃａｒｅｄｉｓｃｕｓｓｅｄｕｓｉｎｇｔｈｅｓｐｅｃｉｆｉｃｅｘａｍｐｌｅｓꎬｗｈｉｃｈｃａｎｐｒｏｖｉｄｅｓｏｍｅｉｄｅａｓｆｏｒｔｈｅｌｏｎｇ￣ｔｅｒｍｄｅｖｅｌｏｐｍｅｎｔｏｆＭＯＳｄｅｖｉｃｅｓｉｎｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ(ＩＣ).Ｋｅｙｗｏｒｄｓ:㊀Ｈｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｍａｔｅｒｉａｌｓꎻｇａｔｅｄｉｅｌｅｃｔｒｉｃꎻＭＯＳｄｅｖｉｃｅꎻｄｉｅｌｅｃｔｒｉｃｃｏｎｓｔａｎｔ㊀㊀０㊀引言过去６０年ꎬ金属氧化物半导体(ＭＯＳ)集成电路(ＩＣ)的稳步发展和半导体产业的指数级增长一直遵循摩尔定律[１].随着ＭＯＳ器件尺寸的持续缩小ꎬＩＣ的集成度更高㊁功耗更低㊁运行速度更快[２－４].然而ꎬ随着技术节点达到４５ｎｍꎬ传统栅介质ＳｉＯ２的几何尺寸已接近材料的极限.ＳｉＯ２作为栅介质的最小厚度约为０.７ｎｍꎬ至少需要两层相邻的氧(Ｏ)原子来防止栅极/ＳｉＯ２和ＳｉＯ２/Ｓｉ界面相互重叠[５].实际上ꎬ当栅介质ＳｉＯ２的厚度小于３ｎｍ时ꎬ量子隧穿效应非常严重.过量的隧穿电流随着栅介质厚度的降低呈指数级增长ꎬ导致难以忍受的高功耗[６－９]ꎬ同时可靠性下降.ＩＣ的ＭＯＳ运行过程中ꎬ载流子流过器件ꎬ导致ＳｉＯ２栅介质层和Ｓｉ/ＳｉＯ２界面产生缺陷[１０－１１].缺陷密度达到临界值会导致ＳｉＯ２栅介质层击穿ꎬ器件失效[１２－１４].因此ꎬ采用具有更高介电常数(ｋ)的材料替代ＳｉＯ２ꎬ可以有效抑制隧穿电流[１５].通常ꎬ作为可能替代ＳｉＯ２栅介质的材料应该满足以下条件:１)高ｋ值(由于场效应晶体管的短沟道效应ꎬｋ值应小于５０)ꎻ２)热稳定性好ꎻ３)带隙超过５ｅＶꎻ４)与半导体衬底的带偏移大于１ｅＶꎻ５)在Ｓｉ/介质界面和介质材料体内ꎬ本征缺陷密度低ꎻ６)介质材料与互补金属氧化物半导体(ＣＭＯＳ)工艺兼容[１６].１㊀Ｈｆ基高ｋ材料ＨｆＯ２带隙较大(５.５~６.５ｅＶ)ꎬｋ值相对较高(２２~２５)ꎬ击穿电场高(３.９~６.７ＭＶ ｃｍ－１)ꎬ作为体材料热稳定性好ꎬ形成热大(－１１３４ｋＪ ｍｏｌ－１)[１７－１９].Ｉｎｔｅｌ公司在２００７年引入高ｋＨｆＯ２栅介质层以取代传统的ＳｉＯ２栅介质层[２０－２１].１.１㊀ＨｆＯ２结晶淀积后热退火导致ＨｆＯ２结晶是一个关键问题.晶粒边界为电子提供了传输路径ꎬ导致漏电流增大.ＨｆＯ２结晶温度高于９００ħꎬ但实际记录的局部结晶温度要低得多ꎬ原子层淀积(ＡＬＤ)法获得的ＨｆＯ２薄膜的结晶温度可低至３５０ħ[２２].引入结晶温度高的掺杂剂是抑制ＨｆＯ２结晶的方法之一.掺杂Ｇｄ可以增加ＨｆＯ２膜的结晶温度.当Ｇｄ的掺杂比增加到原子分数为１５％时ꎬ掺杂Ｇｄ的ＨｆＯ２(ＨＧＯ)膜表现出完整的非晶相.ＨＧＯ膜中Ｏ空位含量下降ꎬ载流子浓度减少ꎬ栅介质的绝缘特性增加ꎬ此时ＨＧＯ膜ｋ值为２７.１ꎬ漏电流密度为５.８ˑ１０－９Ａ ｃｍ－２[２３].氮溶入可提高ＨｆＯ２膜的结晶化温度㊁抑制杂质渗透㊁提高可靠性.Ｌｉｕ等[２４]以ＨｆＯ２为靶ꎬ在Ｎ２/Ａｒ气氛中利用反应溅射(ＲＦ)技术在Ｓｉ衬底上淀积了ＨｆＯｘＮｙ栅介质ꎬ成功地将氮溶入ＨｆＯ２膜中.退火温度达到８００ħ时ꎬＨｆＯｘＮｙ膜保持无定形态ꎬ退火温度增加到９００ħ时ꎬＨｆＯｘＮｙ膜弱结晶.纯ＨｆＯ２膜的结晶温度为５００ħꎬ氮溶入ＨｆＯ２膜使Ｈｆ和Ｏ原子的迁移率降低ꎬ成核温度增加ꎬ使ＨｆＯｘＮｙ膜的结晶温度增大.利用脉冲激光淀积技术(ＰＬＤ)可制备Ｈｆ－铝酸盐(Ｈｆ Ａｌ Ｏ)膜[２５]ꎬ当退火温度为９００ħ时仍保持无定形态ꎬ至１０００ħ时出现结晶峰ꎬ因而在ＨｆＯ２中加入Ａｌ２Ｏ３所形成的Ｈｆ Ａｌ Ｏ能显著提高非晶相的热稳定性.掺杂Ｌａ的高ｋＨｆＬａＯ栅介质ꎬ其结晶温度能增加至９００ħꎬ此时其漏电流较低[２６].Ｌａ的掺杂不会增加电荷陷阱中心ꎬ不会降低界面质量.随着Ｌａ掺杂量的增加ꎬ渐进击穿行为逐渐消失ꎬ介电击穿５２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀寿命得以提高[２７].利用磁控溅射法在功率２０Ｗ下对纯ＨｆＯ２和Ｇｄ２Ｏ３靶可制得Ｇｄ２Ｏ３掺杂ＨｆＯ２(ＧＤＨ－２０)薄膜.ＧＤＨ－２０薄膜在退火温度为７００ħ时漏电流密度最低.７００ħ的快速热退火(ＲＴＡ)处理能够有效减少薄膜中的缺陷ꎬ从而减少漏电通道ꎬ降低了漏电流.当退火温度达到薄膜的结晶温度(８００ħ)后ꎬ薄膜内部开始结晶ꎬ漏电通道增加ꎬ漏电流增加[２８].ＨｆＯ２的结晶温度与膜厚相关[２９].利用ＡＬＤ法在Ｈ终止Ｓｉ表面上淀积的ＨｆＯ２薄膜成核不良ꎬ生长呈岛状结构ꎬ而在ＳｉＯ２底层上淀积的ＨｆＯ２薄膜均匀连续㊁质量好.在淀积的ＡＬＤＨｆＯ２薄膜中存在显著的非晶成分ꎬ约在６００ħ时ꎬＨｆＯ２结晶进入单斜相.随ＨｆＯ２薄膜厚度降低(从４０ｎｍ到５ｎｍ)ꎬＨｆＯ２结晶温度升高(从４３０ħ到６００ħ).薄膜厚度的增加ꎬ可能形成结晶核ꎬ薄膜厚度的进一步增加将促进新结晶核的进一步形成和现有晶体的生长[３０].１.２㊀界面层的形成当ＨｆＯ２直接淀积在Ｓｉ衬底上时ꎬＨｆＯ２薄膜和Ｓｉ衬底间易形成界面层[３１－３２].界面层的厚度与淀积温度㊁反应前体㊁生长时间㊁ＨｆＯ２膜的微结构有关.同样ꎬ界面层的组成(ＳｉＯ２[３３－３４]㊁Ｈｆ硅化物[３５]㊁Ｈｆ硅酸盐[３６－３７]㊁富含ＳｉＯ２的硅酸铪[３８])也取决于ＨｆＯ２膜的淀积条件.因为界面层通常会包含ｋ值相对低的材料ꎬ使ＣＭＯＳ器件的电容急剧下降[３９]ꎻ界面层的界面态密度增大ꎬ等效氧化物厚度(ＥＯＴ)增加[３２].ＨｆＯ２与Ｓｉ衬底反应形成硅酸盐层和副产物硅化物键(Ｈｆ Ｓｉ).界面金属硅化物键作为界面陷阱ꎬ也可以降低导带偏移能量.由于硅酸盐的ｋ值(约为１０)远低于ＨｆＯ２的ｋ值ꎬ根据高斯定律ꎬ电场主要分布在低ｋ区域ꎬ这导致高ｋＨｆＯ２/低ｋ硅酸盐结构中的有效势垒降低.高ｋＨｆＯ２/低ｋ硅酸盐结构的击穿机制复杂ꎬ软击穿发生在低ｋ层ꎬ整个电介质的硬击穿电压降低[４０].为了阻碍界面层的形成ꎬ在ＨｆＯ２膜和Ｓｉ衬底间插入缓冲层ꎬ如ＳｉＯ２[４１－４２]㊁ＳｉＯＮ[３２ꎬ４３]等或进行掺杂[４４].利用ＡＬＤ法生长ＨｆＯ２样品ꎬ其结构为ＨｆＯ２(２.５ｎｍ)/ＳｉＯ２(１ｎｍ)/Ｓｉ(衬底)ꎬ测试后表明中间层是混合的Ｈｆ０.１８Ｓｉ０.３２Ｏ０.５层(０.６ｎｍ)ꎬ而不是纯的ＳｉＯ２层(１ｎｍ).８０ＭｅＶＮｉ离子辐照可以诱导Ｓｉ和Ｈｆ在ＨｆＳｉＯ/ＨｆＯ２界面上相互扩散.中间层中Ｓｉ的浓度相对于Ｈｆ的浓度随着离子通量的变化而增加ꎻ该中间层的厚度也随着离子通量的增加而增加.在Ｓｉ和ＨｆＯ２间引入薄的氧化硅/氮化硅层有望提高界面质量[４２].在ＨｆＯ２中掺入Ｙｂꎬｋ值明显增加(Ｙｂ掺杂浓度在原子分数为８％时达到２８.４)ꎬ掺杂Ｙｂ的ＨｆＯ２薄膜稳定ꎬ漏电流低.界面ＳｉＯ２层与稀土离子间的界面反应可以消除ＳｉＯ２层ꎬ获得极低的ＥＯＴ值ꎬ形成稳定的界面[４４].利用傅里叶变换红外光谱观察ꎬ在ＨｆＯ２/Ｓｉ界面处形成了ＳｉＯ２界面层ꎬＮ２气氛下退火可使界面ＳｉＯ２层分解[３３].Ｓｉ/ＨｆＯ２/ＡｌＮ叠层的高分辨透射电镜(ＨＲＴＥＭ)图像显示在Ｓｉ衬底界面处出现ＳｉＯ２薄层ꎬ在７００ħ进行ＲＴＡ后界面ＳｉＯ２层变薄.ＡｌＮ对Ｏ具有高固溶度ꎬＡｌＮ从ＨｆＯ２中移除Ｏ.由于ＨｆＯ２在热力学上比ＳｉＯ２更稳定ꎬ首先会通过界面ＳｉＯ２来获得Ｏ[４５].通过Ｎ２Ｏ㊁ＮＨ３等离子体氮化ꎬ在Ｓｉ衬底上生长一层薄的氧氮层(ＳｉＯＮ)ꎬ接着在氮化的Ｓｉ衬底上溅射ＨｆＯ２膜ꎬ并在Ｎ２气氛下ꎬ在４００ħ进行淀积后退火(ＰＤＡ).ＳｉＯＮ层中由于Ｎ浓度低ꎬ不能完全阻止界面反应ꎬ在ＨｆＯ２/Ｓｉ界面形成了富含Ｎ的Ｈｆ硅酸盐界面层.但经Ｎ２Ｏ等离子体处理后ꎬ６２㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀漏电流更低ꎬ击穿场更高ꎬ电容等效厚度(ＣＥＴ)更低[４３].利用Ｎ２等离子体氮化Ｓｉ衬底形成ＳｉＮ层则可以完全阻止界面反应的发生ꎬ其ＥＯＴ更低.同时ＳｉＮ层的形成避免形成微小的传导通道和由Ｈｆ硅化物或亚氧化物造成的高密度界面态[３２]ꎬ可以降低漏电流.２㊀Ｈｆ基掺杂氧化物/复合物高ｋ栅介质如前所述ꎬＨｆＯ２具有结晶温度低ꎬ在Ｓｉ衬底上直接淀积ＨｆＯ２时易形成界面层.为了改善ＨｆＯ２的特性ꎬ对高ｋ栅氧化物的研究已经从单一金属氧化物发展为掺杂氧化物/复合物.采用射频反应共溅射法制备的ＨｆＳｉＯＮ薄膜与Ｓｉ衬底接触面较平坦ꎬ无界面层形成ꎬ经９００ħ高温退火后仍是非晶态ꎬ热稳定性好[４６].ＨｆＡｌＯｘ薄膜热稳定性好ꎬ带隙较大ꎬＯ扩散势垒较高ꎬ漏电流低[４７]ꎬ在退火温度４００ħ时ꎬＨｆＡｌＯｘ的ｋ值最大可达１２.９３.在较高温度下退火的ＨｆＡｌＯｘ薄膜表面更致密ꎬ黏附性更好ꎬ可有效抑制界面态密度和陷阱ꎬ界面质量好.铪锆氧化物(ＨｆＺｒＯ４ꎬ(ＨｆＯ２)１－ｘ(ＺｒＯ２)ｘ)膜(ＨＺＯ)ꎬ是单斜相和四方相材料的混合物ꎬＨＺＯ中的四方相比纯ＨｆＯ２具有更高的ｋ值[４８].但当Ｈｆ基㊁Ｚｒ基金属氧化物材料与Ｓｉ衬底直接接触ꎬＯ原子易与Ｓｉ衬底反应生成界面层ꎬ则ｋ值减小[４９].硅酸盐薄膜的形成可以防止ＨｆＯ２基体系中低ｋ界面氧化层的形成[５０].Ｃｈｏｉ等[５１]通过ＡＬＤ制备不同ＳｉＯ２含量的ＨｆＺｒ硅酸盐((ＨｆＺｒＯ４)１－ｘ(ＳｉＯ２)ｘ)薄膜(ＨＺＳ).ＨＺＳ与Ｓｉ衬底间无界面层形成ꎬ界面态和Ｏ空位数减少ꎬ因此ＳｉＯ２溶入铪锆氧化物ＨＺＯ膜有助于提高电介质的完整性.随着ＳｉＯ２含量的增加ꎬ漏电流密度下降ꎬ击穿电场增强.ＨＺＳ中ｘ为２０％时ꎬｋ值为１７ꎬ漏电流密度为１.２３ˑ１０－７Ａ ｃｍ－２(Ｖｇ＝－１Ｖ)ꎬ界面态密度降低１.０９ˑ１０１１ｃｍ－２ｅＶ－１ꎬ氧化层陷阱电荷密度降低１.８１ˑ１０１２ｃｍ－２.经化学干法刻蚀(ＣＤＥ)处理的ＴａＮ/ＨｆＯｘＮｙＭＯＳ电容器ꎬ表面更光滑ꎬ残余污染物更少ꎬ漏电流更小ꎬＥＯＴ更低(Ｖｇ＝－１.５Ｖꎬ约１.９７ｎｍ)ꎬ击穿所需时间更长[５２].利用脉冲激光淀积技术在ｐ－Ｓｉ(１００)衬底上淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜具有稳定的六边形晶体结构ꎬ晶体分布均匀㊁致密㊁形态光滑ꎬ这是由于衬底温度为８００ħ所致[５３].在该薄膜中ꎬ更多的原子停留在表面ꎬ不饱和键的密度增加ꎬ引起薄膜中缺陷产生局域态.该薄膜越薄带隙越大(激光脉冲数量为２００００~５０００ꎬ所淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的带隙为５.２６~５.６４ｅＶ).所淀积Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的漏电流密度比Ａｌ２Ｏ３薄膜的低一个数量级ꎬ比ＨｆＯ２薄膜的低两个数量级.将Ｈｆ掺入Ａｌ２Ｏ３中ꎬｋ值显著增加(激光脉冲数量为２００００~５０００ꎬ所淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的ｋ值为２１.４６~２１.１８).３㊀非Ｓｉ衬底上淀积Ｈｆ基高ｋ栅介质除Ｓｉ衬底外ꎬ其他半导体材料(如Ｇｅ㊁ＧａＮ㊁ＧａＡｓ㊁４Ｈ－ＳｉＣ等)作为高速沟道或衬底材料的ＭＯＳ器件也得到了广泛研究.用高ｋＨｆＯ２取代传统的ＳｉＯ２栅介质ꎬＨｆＯ２/４Ｈ－ＳｉＣＭＯＳ的特性显著提高ꎬ主要表现为通态电阻低ꎬ载流子迁移率高ꎬ氧化层电场低ꎬ但漏电流增加ꎬ在高ｋ栅介质ＨｆＯ２和４Ｈ－ＳｉＣ界面处插入２ｎｍ厚的薄ＳｉＯ２界面层可使漏电流降低４个数量级[５４].高ｋ栅介质ＨｆＯ２进一步降低了随介质层厚度变化的阈值电压的漂移.介质层厚度固定不变(２０ｎｍ)ꎬ栅介质从ＳｉＯ２变到ＨｆＯ２(ｋ＝２５)ꎬ阈值电压的总漂移约为２.５Ｖꎬ器件跨导从６４增加至８７ꎬ有助于提高功率器件的开关能力[５５].７２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀ｎ－ＧａＮ衬底上淀积Ｈｆ０.６４Ｓｉ０.３６Ｏｘ栅介质膜制备ＭＯＳ电容器[５６]ꎬ在８００ħ下不同气氛中(Ｏ２㊁Ｎ２㊁Ｈ２)进行退火处理.在Ｏ２气氛下退火(ＰＤＯ)后ꎬＨｆ０.６４Ｓｉ０.３６Ｏｘ膜部分结晶ꎬ晶粒边界充当电流漏电通路ꎬ漏电流密度增大ꎻ在Ｈ２气氛下退火(ＰＤＨ)后ꎬｎ－ＧａＮ/Ｈｆ０.６４Ｓｉ０.３６Ｏｘ界面处的中间过渡层Ｇａ２Ｏ３可能分解ꎬ致使Ｇａ扩散进入Ｈｆ０.６４Ｓｉ０.３６Ｏｘ膜ꎬ在ｎ－ＧａＮ/Ｈｆ０.６４Ｓｉ０.３６Ｏｘ界面处产生电缺陷ꎬ导致界面态密度增大ꎻ而在Ｎ２气氛下退火(ＰＤＮ)后ꎬＨｆ０.６４Ｓｉ０.３６Ｏｘ(ｋ＝１５.１)保持无定形态ꎬＰＤＮ电容器漏电流密度大大降低ꎬ平带电压滞后小(＋５０ＭＶ)ꎬ漂移小(０.７４Ｖ)ꎬ击穿电场大(８.７ＭＶ ｃｍ－１).ＰＤＮ处理形成的性能优越的Ｈｆ０.６４Ｓｉ０.３６Ｏｘ膜可用于ＧａＮ功率器件的栅介质.由于固有氧化物(Ａｓ２Ｏ３ꎬＡｓ２Ｏ５㊁Ｇａ２Ｏ３)和Ａｓ的存在ꎬＧａＡｓ表面可能由于高界面态密度而形成外部缺陷.Ｌｉａｎｇ等[５７]选取ＧａＡｓ为衬底ꎬ利用三甲基铝(ＴＭＡ)经ＡＬＤ２０个脉冲循环处理后ꎬ对其进行钝化ꎬ然后淀积掺Ｙ的ＨｆＯ２薄膜ꎬ经３００ħＰＤＡ制成电学特性优异的Ａｌ/ＨＹＯ/ＴＭＡ/ＧａＡｓ/ＡｌＭＯＳ电容器ꎬ其最大的ｋ值约为３８.３ꎬ最低的滞后电压约为０.０１Ｖꎬ最小的漏电流密度约为３.２８ˑ１０－６Ａ ｃｍ－２.具有自清洁效应的ＡＬＤＴＭＡ经过２０个脉冲循环处理可以有效地降低ＨＹＯ/ＧａＡｓ栅叠层界面上的固有的Ａｓ氧化物㊁Ａｓ０和Ｇａ氧化物ꎬ提高了界面质量.３００ħＰＤＡ处理可以抑制Ｇａ/Ａｓ氧化物的再生ꎬ有效地阻止低ｋ界面层的形成ꎬ有助于降低Ｏ空位相关的界面态或导带偏移增加ꎬ从而减少陷阱辅助的隧穿电流.同样用２０个循环的ＡＬＤＴＭＡ对ＧａＡｓ衬底进行预处理后淀积掺Ｇｄ的ＨｆＯ２薄膜制得的电容器也显示出极佳的电学性能[５８]ꎬ表现为无迟滞ꎬ最小界面态密度约为１.５ˑ１０１２ｃｍ－２ｅＶ－１ꎬ带偏移约为２.８６ｅＶꎬ最大ｋ值约为３５.９ꎬ最低的漏电流密度约为１.４ˑ１０－５Ａ ｃｍ－２.Ｍｅｅｎａ等[５９]在柔性聚酰亚胺(ＰＩ)衬底上旋涂溶胶凝胶母液ꎬ经Ｏ２等离子体预处理和退火后制成Ｈｆ－Ｚｒ－氧化物(ＨｆｘＺｒ１－ｘＯ２)栅介质的电容器ꎬ表现出超低的漏电流密度(施加电压－１０Ｖꎬ漏电流密度为３.２２ˑ１０－８Ａ ｃｍ－２)ꎬ较大的电容密度(在应用频率分别为１０ｋＨｚ和１ＭＨｚ时ꎬ电容密度分别为１０.３６ｆＦ μｍ－２和９.４２ｆＦ μｍ－２).以上结果表明ꎬ经Ｏ２等离子体预处理ꎬ溶胶凝胶湿膜被氧化ꎬ进一步退火导致陷阱数量减少ꎬ从而其电学性能得以提高.利用ＲＦ溅射淀积法在Ｓｉ１－ｘＧｅｘ上淀积超薄的ＨｆＡｌＯｘ高ｋ栅介质(Ａｌ和Ｈｆ的原子比为７３.３ʒ２６.６).经测试:ＥＯＴ约３ｎｍꎬ界面态密度为６ˑ１０１１ｃｍ－２ｅＶ－１ꎬ漏电流密度为６.７ˑ１０－４Ａ ｃｍ－２(Ｖｇ＝ʃ１Ｖ)ꎬ表明ＨｆＡｌＯｘ/Ｓｉ０.８１Ｇｅ０.１９结构界面稳定.ＨｆＡｌＯｘ/Ｓｉ０.８１Ｇｅ０.１９结构的导带和价带偏移分别为(２.０５ʃ０.２)ｅＶ和(３.１１ʃ０.２)ｅＶꎬ由于在ＨｆＡｌＯｘ和Ｓｉ１－ｘＧｅｘ间生长了界面层ꎬ引起导带和价带有０.２ｅＶ的漂移[６０].在Ｇｅ衬底上制备ＨｆＴａ基(ＨｆＴａＯＮ/ＡｌＯＮ叠层)栅介质ＭＯＳ电容器[６１].该ＭＯＳ电容器的界面态/氧化层电荷密度低㊁漏电流低㊁ＣＥＴ低(约为１.１ｎｍ)㊁ｋ值高(约为２０).ＡｌＯＮ中间层可以有效地阻断ＨｆＴａ基介质与Ｇｅ衬底之间Ｇｅ㊁Ｈｆ和Ｔａ的相互扩散和反应ꎬＡｌＯＮ层也能防止Ｏ渗透到Ｇｅ衬底ꎬ有效地抑制了低ｋＧｅＯｘ层的形成ꎬ从而降低了氧化层电荷密度和界面态密度.Ｔａ的掺入抑制了栅介质中连续晶体的生长ꎬ从而使结晶温度升高.Ｎ的掺入可以阻止物类的相互扩散ꎬ改变高ｋ材料的局部配位ꎬ抑制结晶的发生ꎬ从而降低漏电流.同时由于中间层和高ｋ介质中Ｎ的掺入ꎬ形成了Ｎ相关的强键ꎬ使ＨｆＴａＯＮ/ＡｌＯＮ叠层的可靠性非常高.采用快速热氮化在Ｇｅ(１１１)衬底上淀积ＨｆＯ２介质层ꎬ淀积后退火制成Ａｕ/Ｃｒ/ＨｆＯ２/ＧｅＯＮ/ＧｅＭＯＳ电容器[６２].光电子能谱(ＸＰＳ)和ＨＲＴＥＭ分析证明在Ｇｅ衬底上形成了ＧｅＯＮ界面层ꎬ界面层８２㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀清晰.在４００ħ下退火的具有ＧｅＯＮ界面层的电容器具有更好的电学性能:ｋ值为１７.２６ꎬ势垒高度为１.０４ｅＶꎬ滞后电压值为１６０ｍＶ.界面态密度和固定电荷密度稍大ꎬ分别为１.０２ˑ１０１３ｃｍ－２ ｅＶ－１和１.５５ˑ１０１２ｃｍ－２ꎬ分析认为是由于Ｇｅ衬底(１１１)晶向的激活能高于(１００)和(１１０)晶向的激活能ꎬ同时氧化界面附近存在薄氮层ꎬ导致界面上的缺陷密度更大.ｐ－Ｇｅ衬底上淀积ＨｆＮ薄膜ꎬ在Ａｒ/Ｎ２气氛下进行ＰＤＡ处理后ꎬＨｆＮ转变成ＨｆＯｘＮｙꎬ制成Ｐｔ/ＨｆＯｘＮｙ/ｐ－ＧｅＭＯＳ电容器[６３].ＨｆＯｘＮｙ的ＥＯＴ随着ＰＤＡ温度和时间的增加而降低ꎬＰＤＡ处理温度为６００ħꎬ时间为５ｍｉｎ时ꎬＨｆＯｘＮｙ的ＥＯＴ降低至１.９５ｎｍ(Ｖｇ＝－１Ｖ).与ＨｆＯｘＮｙ/Ｓｉ叠层相反ꎬＰＤＡ较高的温度和较长的时间ꎬ导致ＨｆＯｘＮｙ/Ｇｅ叠层的滞后宽度更大.与ＰＤＡ时间无关ꎬ随着ＰＤＡ温度的升高ꎬ平带电压(ＶＦＢ)出现负偏移ꎬ意味着在ＨｆＯｘＮｙ/界面层中引入了更多的固定正电荷.与具有类似ＥＯＴ的ＳｉＯ２/Ｓｉ相比ꎬＨｆＯｘＮｙ/ｐ－Ｇｅ的漏电流降低了近４个数量级.在６００ħ退火５ｍｉｎ后ꎬ漏电流密度为１.８ˑ１０－５Ａ ｃｍ－２(Ｖｇ＝－１Ｖ).Ｗａｎｇ等[６４]在ｐ－Ｇｅ衬底上ꎬ对Ｇｅ衬底进行ＴＭＡ钝化后ꎬ利用共溅射法(ＨｆＯ２靶和Ｄｙ靶)在Ａｒ/Ｏ２气氛下常温淀积ＨｆＤｙＯｘ栅介质层.通过变化Ｄｙ靶的直流溅射功率而改变ＨｆＤｙＯｘ膜Ｄｙ的掺杂量.对ＨｆＤｙＯｘ/Ｇｅ叠层进行热退火ꎬ研究掺杂浓度和热退火处理对ＨｆＤｙＯｘ/Ｇｅ叠层界面化学和电学特性的影响.结果表明ꎬ溅射淀积的ＨｆＤｙＯｘ是多晶结构ꎬ结晶度取决于溅射功率和退火温度.随着溅射功率的增加ꎬＤｙ在ＨｆＤｙＯｘ膜中的含量增加.由于ＨｆＤｙＯｘ/Ｇｅ界面上不稳定Ｇｅ氧化物的大量减少和ＨｆＤｙＯｘ膜中Ｏ空位被Ｇｅ充分取代ꎬＤｙ靶的直流溅射功率为１０Ｗ所淀积的ＨｆＤｙＯｘ栅介质表现出最佳的界面特性.界面化学特征的演化是通过两个相互竞争的过程发生的ꎬ包括氧化物的生长和氧化物的解吸.随着退火温度的升高ꎬ氧化物解吸过程优于氧化物生长过程ꎬ所以退火处理导致界面性能下降.当Ｄｙ靶的直流溅射功率为１０Ｗ时淀积的ＨｆＤｙＯｘ/ＧｅＭＯＳ电容器表现出最佳的电学特性:ｋ值为２２.４ꎬ较小的平带电压０.０７Ｖꎬ滞后可忽略ꎬ较低的氧化层电荷密度约为１０１１ｃｍ－２ꎬ较低的漏电流密度为２.３１ˑ１０－８Ａ ｃｍ－２.与掺杂浓度和退火温度相关的ＨｆＤｙＯｘ/ＧｅＭＯＳ电容器ꎬ随着电场的增加ꎬ漏电流导电机制(ＣＣＭｓ)从ＳＥ发射到ＰＦ发射再到ＦＮ隧穿.４㊀Ｈｆ基高ｋ栅介质的非传统ＭＯＳ器件结构随着器件尺寸的进一步缩小ꎬ采用传统结构的纳米级器件仍受到短沟道效应及量子效应的限制.改进的非传统ＭＯＳ器件结构应运而生ꎬ如多栅ＭＯＳ结构[６５]㊁绝缘体上硅(ＳＯＩ)[６６]等.Ｐｒａｖｉｎ等[６７]仿真制备了以高ｋＨｆＯ２为栅介质的双金属栅无结ＭＯＳ(ＤＭＳＧＪＬＴ).由于双金属栅的设计ꎬ两金属的界面出现电场峰ꎬ源区出现电场峰ꎬ高ｋＨｆＯ２作栅介质的电子速度增加约３１％ꎬ可以实现良好的载流子输运.ｋ值增加ꎬ势垒高度增加ꎬ漏电流大大降低.电流开关比的量级为１０９ꎬ比ＳｉＯ２作栅介质的ＭＯＳ高５个量级ꎬ漏致势垒(ＤＩＢＬ)值呈指数下降约６１.５％.Ｋｕｍａｒ等[６８]设计了具有栅叠层的异质双环栅无结纳米管金属氧化物半导体场效应晶体管(ＭｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒꎬＭＯＳＦＥＴ)ꎬＨｆＯ２(ｋ＝２２)和ＨｆｘＴｉ１－ｘＯ２(ｋ＝５０)被选为高ｋ栅叠层氧化物.与无栅叠层结构相比ꎬＨｆｘＴｉ１－ｘＯ２作为栅介质漏电流更低(２.４４ˑ１０－１６Ａ)ꎬ电流开关比增加至大约１０１１ꎬＤＩＢＬ(２５.０３ｍＶ Ｖ－１)和亚阈值斜率均得以提升(６６.２６ｍＶ ｄｅｃ－１).引入高ｋ的侧边隔离可抑制寄生的双极结型晶体管(ＢｉｐｏｌａｒｊｕｎｃｔｉｏｎｔｒａｎｓｉｓｔｏｒꎬＢＪＴ)ꎬ使关态电流显著降低ꎬ侧边隔离的ｋ值从１变化到２５ꎬＤＩＢＬ提高了４０％.９２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀基于高ｋＨｆＺｒＯ４的高性能３２ｎｍ绝缘体上硅Ｎ沟道金属氧化物半导体(ＳｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒＮ￣ｃｈａｎｎｅｌｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒꎬＳＯＩＮＭＯＳ)器件ꎬ在恒定的ＣＥＴ下ꎬ６００ħ１５ｓ的后功函数退火(ＰＷＦＡ)使漏电流降低约２３％ꎬ器件性能增益达到８％[６９].经７００ħ的ＰＷＦＡꎬ正偏置温度不稳定性(ＰＢＴＩ)测试表明阈值电压漂移降低５８％ꎻ而对于ＰＭＯＳ器件ꎬ没有观察到ＰＢＴＩ改善或退化.与ＰＢＴＩ相比ꎬ负偏置温度不稳定性(ＮＢＴＩ)具有完全相同的特征ꎬ尽管不那么明显.５㊀结束语先进ＣＭＯＳ技术的不断发展必将进一步推动对Ｈｆ基高ｋ栅介质材料的研究.Ｈｆ基高ｋ栅介质与衬底间的界面层对器件特性影响的机理及如何进一步提高Ｈｆ基高ｋ栅介质与衬底的界面质量㊁具有优异特性的Ｈｆ基高ｋ栅介质材料和ＭＯＳ结构仍需进一步研究.参考文献:[１]㊀ＭｏｏｒｅＧＥ.Ｃｒａｍｍｉｎｇｍｏｒｅｃｏｍｐｏｎｅｎｔｓｏｎｔｏｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ[Ｊ].ＰｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅＩＥＥＥꎬ１９９８ꎬ８６(１):８２－８５.[２]㊀ＤｅｎｎａｒｄＲＨꎬＧａｅｎｓｓｌｅｎＦＨꎬＹｕＨＮꎬｅｔａｌ.Ｄｅｓｉｇｎｏｆｉｏｎ￣ｉｍｐｌａｎｔｅｄＭＯＳＦＥＴ ｓｗｉｔｈｖｅｒｙｓｍａｌｌｐｈｙｓｉｃａｌｄｉｍｅｎｓｉｏｎｓ[Ｊ].ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄ￣ＳｔａｔｅＣｉｒｃｕｉｔｓꎬ１９７４ꎬ９(５):２５６－２６８.[３]㊀ＢｏｈｒＭＴꎬＹｏｕｎｇＩＡ.ＣＭＯＳｓｃａｌｉｎｇｔｒｅｎｄｓａｎｄｂｅｙｏｎｄ[Ｊ].ＩＥＥＥＭｉｃｒｏꎬ２０１７ꎬ３７(６):２０－２９.[４]㊀ＴａｏＦꎬＱｉＱＬꎬＬｉｕＡꎬｅｔａｌ.Ｄａｔａ￣ｄｒｉｖｅｎｓｍａｒｔｍａｎｕｆａｃｔｕｒｉｎｇ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｎｕｆａｃｔｕｒｉｎｇＳｙｓｔｅｍｓꎬ２０１８ꎬ４８:１５７－１６９.[５]㊀ＷｏｎｇＨꎬＩｗａｉＨ.Ｏｎｔｈｅｓｃａｌｉｎｇｉｓｓｕｅｓａｎｄｈｉｇｈ￣ｋｒｅｐｌａｃｅｍｅｎｔｏｆｕｌｔｒａｔｈｉｎｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒｎａｎｏｓｃａｌｅＭＯＳｔｒａｎｓｉｓｔｏｒｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００６ꎬ８３:１８６７－１９０４.[６]㊀ＫｉｎｇｏｎＡＩꎬＭａｒｉａＪＰꎬＳｔｒｅｉｆｆｅｒＳＫ.Ａｌｔｅｒｎａｔｉｖｅｄｉｅｌｅｃｔｒｉｃｓｔｏｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｏｒｍｅｍｏｒｙａｎｄｌｏｇｉｃｄｅｖｉｃｅｓ[Ｊ].Ｎａｔｕｒｅꎬ２０００ꎬ４０６:１０３２－１０３８.[７]㊀ＬｏＳＨꎬＢｕｃｈａｎａｎＤＡꎬＴａｕｒＹꎬｅｔａｌ.Ｑｕａｎｔｕｍ￣ｍｅｃｈａｎｉｃａｌｍｏｄｅｌｉｎｇｏｆｅｌｅｃｔｒｏｎｔｕｎｎｅｌｉｎｇｃｕｒｒｅｎｔｆｒｏｍｔｈｅｉｎｖｅｒｓｉｏｎｌａｙｅｒｏｆｕｌｔｒａ￣ｔｈｉｎ￣ｏｘｉｄｅｎＭＯＳＦＥＴ ｓ[Ｊ].ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓꎬ１９９７ꎬ１８(５):２０９－２１１.[８]㊀ＣｈｉｎｄａｌｏｒｅＧꎬＨａｒｅｌａｎｄＳＡꎬＪａｌｌｅｐａｌｌｉＳＡꎬｅｔａｌ.ＥｘｐｅｒｉｍｅｎｔａｌｄｅｔｅｒｍｉｎａｔｉｏｎｏｆｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅｓｈｉｆｔｓｄｕｅｔｏｑｕａｎｔｕｍｍｅｃｈａｎｉｃａｌｅｆｆｅｃｔｓｉｎＭＯＳｅｌｅｃｔｒｏｎａｎｄｈｏｌｅｉｎｖｅｒｓｉｏｎｌａｙｅｒｓ[Ｊ].ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓꎬ１９９７ꎬ１８(５):２０６－２０８.[９]㊀杨旭敏.新型Ｈｆ基ｋ栅介质薄膜的制备及性能的研究[Ｄ].苏州:苏州大学ꎬ２０１２.[１０]㊀ＤｉＭａｒｉａＤＪꎬＣａｒｔｉｅｒＥꎬＡｒｎｏｌｄＤ.Ｉｍｐａｃｔｉｏｎｉｚａｔｉｏｎꎬｔｒａｐｃｒｅａｔｉｏｎꎬｄｅｇｒａｄａｔｉｏｎꎬａｎｄｂｒｅａｋｄｏｗｎｉｎｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｉｌｍｓｏｎｓｉｌｉｃｏｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９３ꎬ７３(７):３３６７－３３８４.[１１]㊀ＤｉｍａｒｉａＤＪꎬＣａｒｔｉｅｒＥ.Ｍｅｃｈａｎｉｓｍｆｏｒｓｔｒｅｓｓ￣ｉｎｄｕｃｅｄｌｅａｋａｇｅｃｕｒｒｅｎｔｓｉｎｔｈｉｎｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｉｌｍｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９５ꎬ７８(６):３８８３－３８９４.[１２]㊀ＤｅｇｒａｅｖｅＲꎬＧｒｏｅｓｅｎｅｋｅｎＧꎬＢｅｌｌｅｎｓＲꎬｅｔａｌ.Ｎｅｗｉｎｓｉｇｈｔｓｉｎｔｈｅｒｅｌａｔｉｏｎｂｅｔｗｅｅｎｅｌｅｃｔｒｏｎｔｒａｐｇｅｎｅｒａｔｉｏｎａｎｄｔｈｅｓｔａｔｉｓｔｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｏｘｉｄｅｂｒｅａｋｄｏｗｎ[Ｊ].ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓꎬ１９９８ꎬ４５(４):９０４－９１１.[１３]㊀ＨｏｕｓｓａＭꎬＮｉｇａｍＴꎬＭｅｒｔｅｎｓＰＷꎬｅｔａｌ.Ｍｏｄｅｌｆｏｒｔｈｅｃｕｒｒｅｎｔ￣ｖｏｌｔａｇｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｕｌｔｒａｔｈｉｎｇａｔｅｏｘｉｄｅｓａｆｔｅｒｓｏｆｔｂｒｅａｋｄｏｗｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９８ꎬ８４(８):４３５１－４３５５.[１４]㊀ＳｔａｔｈｉｓＪＨ.Ｐｅｒｃｏｌａｔｉｏｎｍｏｄｅｌｓｆｏｒｇａｔｅｏｘｉｄｅｂｒｅａｋｄｏｗｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９９ꎬ８６(１０):５７５７－５７６６.[１５]㊀ＬｉｕＬＮꎬＴａｎｇＷＭꎬＬａｉＰＴ.ＡｄｖａｎｃｅｓｉｎＬａ￣ｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓｆｏｒＭＯＳａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].Ｃｏａｔｉｎｇｓꎬ２０１９ꎬ９(４):２１７.[１６]㊀ＨｏｕｓｓａＭ.Ｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｍ].Ｃａｒａｂａｓ:ＣＲＣＰｒｅｓｓꎬ２０２０.[１７]㊀ＴａｎＴＴꎬＬｉｕＺＴꎬＬｉＹＹ.Ｆｉｒｓｔ￣ｐｒｉｎｃｉｐｌｅｓｃａｌｃｕｌａｔｉｏｎｓｏｆｅｌｅｃｔｒｏｎｉｃａｎｄｏｐｔｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆＴｉ￣ｄｏｐｅｄｍｏｎｏｃｌｉｎｉｃＨｆＯ２[Ｊ].ＪｏｕｒｎａｌｏｆＡｌｌｏｙｓａｎｄＣｏｍｐｏｕｎｄｓꎬ２０１２ꎬ５１０(１):７８－８２.[１８]㊀ＨｅＧꎬＤｅｎｇＢꎬＳｕｎＺＱꎬｅｔａｌ.ＣＶＤ￣ｄｅｒｉｖｅｄＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＣｒｉｔｉｃａｌＲｅｖｉｅｗｓｉｎＳｏｌｉｄＳｔａｔｅａｎｄＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅｓꎬ２０１３ꎬ３８(４):２３５－２６１.[１９]㊀ＴｓａｉＣＨꎬＬａｉＹＳꎬＣｈｅｎＪＳ.ＴｈｅｒｍａｌｓｔａｂｉｌｉｔｙｏｆｈａｆｎｉｕｍａｎｄｈａｆｎｉｕｍｎｉｔｒｉｄｅｇａｔｅｓｏｎＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｌｌｏｙｓａｎｄＣｏｍｐｏｕｎｄｓꎬ２００９ꎬ４８７(１/２):６８７－６９２.[２０]㊀ＬｉＳꎬＬｉｎＹＹꎬＴａｎｇＳＹꎬｅｔａｌ.Ａｒｅｖｉｅｗｏｆｒａｒｅ￣ｅａｒｔｈｏｘｉｄｅｆｉｌｍｓａｓｈｉｇｈｋｄｉｅｌｅｃｔｒｉｃｓｉｎＭＯＳｄｅｖｉｃｅｓ ０３㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀Ｃｏｍｍｅｍｏｒａｔｉｎｇｔｈｅ１００ｔｈａｎｎｉｖｅｒｓａｒｙｏｆｔｈｅｂｉｒｔｈｏｆＡｃａｄｅｍｉｃｉａｎＧｕａｎｇｘｉａｎＸｕ[Ｊ].ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２０２１ꎬ３９(２):１２１－１２８.[２１]㊀ＣｈｏｉＪＨꎬＭａｏＹꎬＣｈａｎｇＪＰ.Ｄｅｖｅｌｏｐｍｅｎｔｏｆｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ－ｋｍａｔｅｒｉａｌｓ ａｒｅｖｉｅｗ[Ｊ].ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇ:Ｒ:Ｒｅｐｏｒｔｓꎬ２０１１ꎬ７２(６):９７－１３６.[２２]㊀ＫｕｋｌｉＫꎬＩｈａｎｕｓＪꎬＲｉｔａｌａＭꎬｅｔａｌ.ＴａｉｌｏｒｉｎｇｔｈｅｄｉｅｌｅｃｔｒｉｃｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２￣Ｔａ２Ｏ５ｎａｎｏｌａｍｉｎａｔｅｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ１９９６ꎬ６８(２６):３７３７－３７３９.[２３]㊀ＺｈａｎｇＹＣꎬＨｅＧꎬＷａｎｇＷＨꎬｅｔａｌ.Ａｑｕｅｏｕｓ￣ｓｏｌｕｔｉｏｎ￣ｄｒｉｖｅｎＨｆＧｄＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒｌｏｗ￣ｖｏｌｔａｇｅ￣ｏｐｅｒａｔｅｄα￣ＩｎＧａＺｎＯｔｒａｎｓｉｓｔｏｒｓａｎｄｉｎｖｅｒｔｅｒｃｉｒｃｕｉｔｓ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙꎬ２０２０ꎬ５０:１－１２.[２４]㊀ＬｉｕＭꎬＦａｎｇＱꎬＨｅＧꎬｅｔａｌ.ＣｈａｒａｃｔｅｒｉｚａｔｉｏｎｏｆＨｆＯｘＮｙｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｕｓｉｎｇａｈａｆｎｉｕｍｏｘｉｄｅａｓｔａｒｇｅｔ[Ｊ].ＡｐｐｌｉｅｄＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２００６ꎬ２５２(２４):８６７３－８６７６.[２５]㊀ＺｈｕＪꎬＬｉｕＺＧ.ＣｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｆｐｕｌｓｅｄｌａｓｅｒｄｅｐｏｓｉｔｅｄＨｆＯ２ａｎｄＨｆ￣ａｌｕｍｉｎａｔｅｆｉｌｍｓｆｏｒｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２００５ꎬ８０(８):１７６９－１７７３.[２６]㊀ＷａｎｇＸꎬＳｈｅｎＣꎬＬｉＭＦꎬｅｔａｌ.Ｄｕａｌｍｅｔａｌｇａｔｅｓｗｉｔｈｂａｎｄ￣ｅｄｇｅｗｏｒｋｆｕｎｃｔｉｏｎｓｏｎｎｏｖｅｌＨｆＬａＯｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｃ]//２００６ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙ.Ｈｏｎｏｌｕｌｕ:ＩＥＥＥꎬ２００６:９－１０.[２７]㊀ＫｉｍＴＷꎬＪａｎｇＴＹꎬＫｉｍＤꎬｅｔａｌ.ＥｆｆｅｃｔｏｆＬａｉｎｃｏｒｐｏｒａｔｉｏｎｏｎｒｅｌｉａｂｉｌｉｔｙｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｃａｐａｃｉｔｏｒｓｗｉｔｈｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１２ꎬ８９:３１－３３.[２８]㊀王小娜.Ｇｄ２Ｏ３掺杂ＨｆＯ２ｋ栅介质的制备与击穿特性研究[Ｄ].北京:北京有色金属研究总院ꎬ２０１１.[２９]㊀ＧｕｓｅｖＥＰꎬＣａｂｒａｌＣꎬＣｏｐｅｌＭꎬｅｔａｌ.ＵｌｔｒａｔｈｉｎＨｆＯ２ｆｉｌｍｓｇｒｏｗｎｏｎｓｉｌｉｃｏｎｂｙａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎｆｏｒａｄｖａｎｃｅｄｇａｔｅｄｉｅｌｅｃｔｒｉｃｓａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００３ꎬ６９(２/３/４):１４５－１５１.[３０]㊀ＧｏｌｏｓｏｖＤＡꎬＶｉｌｙａＮꎬＺａｖａｄｓｋｉＳМꎬｅｔａｌ.Ｉｎｆｌｕｅｎｃｅｏｆｆｉｌｍｔｈｉｃｋｎｅｓｓｏｎｔｈｅｄｉｅｌｅｃｔｒｉｃｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｈａｆｎｉｕｍｏｘｉｄｅｌａｙｅｒｓ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２０１９ꎬ６９０:１３７５１７.[３１]㊀ＰａｒｋＢＫꎬＰａｒｋＪꎬＣｈｏＭꎬｅｔａｌ.Ｉｎｔｅｒｆａｃｉａｌｒｅａｃｔｉｏｎｂｅｔｗｅｅｎｃｈｅｍｉｃａｌｌｙｖａｐｏｒ￣ｄｅｐｏｓｉｔｅｄＨｆＯ２ｔｈｉｎｆｉｌｍｓａｎｄａＨＦ￣ｃｌｅａｎｅｄＳｉｓｕｂｓｔｒａｔｅｄｕｒｉｎｇｆｉｌｍｇｒｏｗｔｈａｎｄｐｏｓｔａｎｎｅａｌｉｎｇ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００２ꎬ８０(１３):２３６８－２３７０.[３２]㊀ＫｏｂａｙａｓｈｉＨꎬＩｍａｍｕｒａＫꎬＦｕｋａｙａｍａＫＩꎬｅｔａｌ.ＣｏｍｐｌｅｔｅｐｒｅｖｅｎｔｉｏｎｏｆｒｅａｃｔｉｏｎａｔＨｆＯ２/Ｓｉｉｎｔｅｒｆａｃｅｓｂｙ１ｎｍｓｉｌｉｃｏｎｎｉｔｒｉｄｅｌａｙｅｒ[Ｊ].ＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２００８ꎬ６０２(１１):１９４８－１９５３.[３３]㊀ＨｅＧꎬＦａｎｇＱꎬＬｉｕＭꎬｅｔａｌ.ＴｈｅｓｔｒｕｃｔｕｒａｌａｎｄｉｎｔｅｒｆａｃｉａｌｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２/ＳｉｂｙｔｈｅｐｌａｓｍａｏｘｉｄａｔｉｏｎｏｆｓｐｕｔｔｅｒｅｄｍｅｔａｌｌｉｃＨｆｔｈｉｎｆｉｌｍｓ[Ｊ].ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈꎬ２００４ꎬ２６８(１/２):１５５－１６２.[３４]㊀ＺｈａｎｇＸＹꎬＨｓｕＣＨꎬＬｉｅｎＳＹꎬｅｔａｌ.Ｔｅｍｐｅｒａｔｕｒｅ￣ｄｅｐｅｎｄｅｎｔＨｆＯ２/Ｓｉｉｎｔｅｒｆａｃｅｓｔｒｕｃｔｕｒａｌｅｖｏｌｕｔｉｏｎａｎｄｉｔｓｍｅｃｈａｎｉｓｍ[Ｊ].ＮａｎｏｓｃａｌｅＲｅｓｅａｒｃｈＬｅｔｔｅｒｓꎬ２０１９ꎬ１４(１):８３.[３５]㊀ＷａｎｇＬꎬＸｕｅＫꎬＸｕＪＢꎬｅｔａｌ.ＣｏｎｔｒｏｌｏｆｉｎｔｅｒｆａｃｉａｌｓｉｌｉｃａｔｅｂｅｔｗｅｅｎＨｆＯ２ａｎｄＳｉｂｙｈｉｇｈｃｏｎｃｅｎｔｒａｔｉｏｎｏｚｏｎｅ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００６ꎬ８８(７):０７２９０３.[３６]㊀ＭｉｓｒａＶꎬＬｕｃｏｖｓｋｙＧꎬＰａｒｓｏｎｓＧ.Ｉｓｓｕｅｓｉｎｈｉｇｈ￣ｋｇａｔｅｓｔａｃｋｉｎｔｅｒｆａｃｅｓ[Ｊ].ＭＲＳＢｕｌｌｅｔｉｎꎬ２００２ꎬ２７(３):２１２－２１６.[３７]㊀ＴａｅｈｏＬｅｅꎬＹｏｕｎｇ￣ＢａｅＫｉｍꎬＫｙｕｎｇＨｏｎｇꎬｅｔａｌ.Ｐｒｏｐｅｒｔｉｅｓｏｆｕｌｔｒａ￣ｔｈｉｎｈａｆｎｉｕｍｏｘｉｄｅａｎｄｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｄｅｐｏｓｉｔｅｄｂｙａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ[Ｃ]//Ｔｈｅ８ｔｈＣｈｉｎａ￣ＫｏｒｅａＷｏｒｋｓｈｏｐｏｎＡｄｖａｎｃｅｄＭａｔｅｒｉａｌｓ.Ｃｈｅｎｇｄｕ:ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２００４ꎬ２２:２１－２５.[３８]㊀ＰａｒｋＰＫꎬＲｏｈＪＳꎬＣｈｏｉＢＨꎬｅｔａｌ.ＩｎｔｅｒｆａｃｉａｌｌａｙｅｒｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２ｆｉｌｍｓｆｏｒｍｅｄｂｙｐｌａｓｍａ￣ｅｎｈａｎｃｅｄａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎｏｎｓｉｌｉｃｏｎ[Ｊ].ＥｌｅｃｔｒｏｃｈｅｍｉｃａｌａｎｄＳｏｌｉｄ￣ＳｔａｔｅＬｅｔｔｅｒｓꎬ２００６ꎬ９(５):Ｆ３４.[３９]㊀ＬｕＪꎬＡａｒｉｋＪꎬＳｕｎｄｑｖｉｓｔＪꎬｅｔａｌ.ＡｎａｌｙｔｉｃａｌＴＥＭｃｈａｒａｃｔｅｒｉｚａｔｉｏｎｏｆｔｈｅｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｂｅｔｗｅｅｎＡＬＤＨｆＯ２ｆｉｌｍａｎｄｓｉｌｉｃｏｎｓｕｂｓｔｒａｔｅ[Ｊ].ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈꎬ２００５ꎬ２７３(３/４):５１０－５１４.[４０]㊀ＷｏｎｇＨꎬＳｅｎＢꎬＦｉｌｉｐＶꎬｅｔａｌ.ＭａｔｅｒｉａｌｐｒｏｐｅｒｔｉｅｓｏｆｉｎｔｅｒｆａｃｉａｌｓｉｌｉｃａｔｅｌａｙｅｒａｎｄｉｔｓｉｎｆｌｕｅｎｃｅｏｎｔｈｅｅｌｅｃｔｒｉｃａｌｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＭＯＳｄｅｖｉｃｅｓｕｓｉｎｇｈａｆｎｉａａｓｔｈｅｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２００６ꎬ５０４(１/２):１９２－１９６.[４１]㊀ＳａｙａｎＳꎬＧａｒｆｕｎｋｅｌＥꎬＳｕｚｅｒＳ.ＳｏｆｔＸ￣ｒａｙｐｈｏｔｏｅｍｉｓｓｉｏｎｓｔｕｄｉｅｓｏｆｔｈｅＨｆＯ２/ＳｉＯ２/Ｓｉｓｙｓｔｅｍ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００２ꎬ８０(１２):２１３５－２１３７.[４２]㊀ＭａｎｉｋａｎｔｈａｂａｂｕＮꎬＣｈａｎＴＫꎬＰａｔｈａｋＡＰꎬｅｔａｌ.Ｉｏｎｂｅａｍｓｔｕｄｉｅｓｏｆｈａｆｎｉｕｍｂａｓｅｄａｌｔｅｒｎａｔｅｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｆｉｌｍｓｄｅｐｏｓｉｔｅｄｏｎｓｉｌｉｃｏｎ[Ｊ].ＮｕｃｌｅａｒＩｎｓｔｒｕｍｅｎｔｓａｎｄＭｅｔｈｏｄｓｉｎＰｈｙｓｉｃｓＲｅｓｅａｒｃｈＳｅｃｔｉｏｎＢꎬ２０１４ꎬ３３２:３８９－３９２.[４３]㊀ＭａｉｋａｐＳꎬＬｅｅＪＨꎬＭａｈａｐａｔｒａＲꎬｅｔａｌ.ＥｆｆｅｃｔｓｏｆｉｎｔｅｒｆａｃｉａｌＮＨ３/Ｎ２Ｏ￣ｐｌａｓｍａｔｒｅａｔｍｅｎｔｏｎｔｈｅｓｔｒｕｃｔｕｒａｌａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｕｌｔｒａ￣ｔｈｉｎＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｏｎｐ￣Ｓｉｓｕｂｓｔｒａｔｅｓ[Ｊ].Ｓｏｌｉｄ￣ＳｔａｔｅＥｌｅｃｔｒｏｎｉｃｓꎬ２００５ꎬ４９(４):５２４－５２８.[４４]㊀ＣｈｅｎＳꎬＬｉｕＺＴꎬＦｅｎｇＬＰꎬｅｔａｌ.Ｅｆｆｅｃｔｏｆｙｔｔｅｒｂｉｕｍｉｎｃｌｕｓｉｏｎｉｎｈａｆｎｉｕｍｏｘｉｄｅｏｎｔｈｅｓｔｒｕｃｔｕｒａｌａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｔｈｅｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｊ].ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２０１４ꎬ３２(６):５８０－５８４.[４５]㊀ＡｇｕｓｔｉｎＭＰꎬＡｌｓｈａｒｅｅｆＨꎬＱｕｅｖｅｄｏ￣ＬｏｐｅｚＭＡꎬｅｔａｌ.ＩｎｆｌｕｅｎｃｅｏｆＡｌＮｌａｙｅｒｓｏｎｔｈｅｉｎｔｅｒｆａｃｅｓｔａｂｉｌｉｔｙｏｆＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｔａｃｋｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００６ꎬ８９(４):０４１９０６.１３㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀[４６]㊀冯丽萍ꎬ刘正堂ꎬ田浩.新型高ｋ栅介质ＨｆＳｉＯＮ薄膜的制备及性能研究[Ｊ].稀有金属材料与工程ꎬ２００８ꎬ３７(１１):２００８－２０１１.[４７]㊀ＪｉｎＰꎬＨｅＧꎬＦａｎｇＺＢꎬｅｔａｌ.Ａｎｎｅａｌｉｎｇ￣ｔｅｍｐｅｒａｔｕｒｅ￣ｍｏｄｕｌａｔｅｄｏｐｔｉｃａｌꎬｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓꎬａｎｄｌｅａｋａｇｅｃｕｒｒｅｎｔｔｒａｎｓｐｏｒｔｍｅｃｈａｎｉｓｍｏｆｓｏｌ￣ｇｅｌ￣ｐｒｏｃｅｓｓｅｄｈｉｇｈ￣ｋＨｆＡｌＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＣｅｒａｍｉｃｓＩｎｔｅｒｎａｔｉｏｎａｌꎬ２０１７ꎬ４３(３):３１０１－３１０６.[４８]㊀ＨｅｇｄｅＲＩꎬＴｒｉｙｏｓｏＤＨꎬＳａｍａｖｅｄａｍＳＢꎬｅｔａｌ.Ｈａｆｎｉｕｍｚｉｒｃｏｎａｔｅｇａｔｅｄｉｅｌｅｃｔｒｉｃｆｏｒａｄｖａｎｃｅｄｇａｔｅｓｔａｃｋａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２００７ꎬ１０１(７):０７４１１３.[４９]㊀ＦｅｒｒａｒｉＳꎬＳｃａｒｅｌＧ.ＯｘｙｇｅｎｄｉｆｆｕｓｉｏｎｉｎａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｅｄＺｒＯ２ａｎｄＨｆＯ２ｔｈｉｎｆｉｌｍｓｏｎＳｉ(１００)[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２００４ꎬ９６(１):１４４－１４９.[５０]㊀ＷｉｌｋＧＤꎬＷａｌｌａｃｅＲＭꎬＡｎｔｈｏｎｙＪＭ.Ｈａｆｎｉｕｍａｎｄｚｉｒｃｏｎｉｕｍｓｉｌｉｃａｔｅｓｆｏｒａｄｖａｎｃｅｄｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２０００ꎬ８７(１):４８４－４９２.[５１]㊀ＣｈｏｉＰꎬＢａｅｋＤꎬＨｅｏＳꎬｅｔａｌ.Ａｔｏｍｉｃｌａｙｅｒ￣ｄｅｐｏｓｉｔｅｄ(ＨｆＺｒＯ４)１￣ｘ(ＳｉＯ２)ｘｔｈｉｎｆｉｌｍｓｆｏｒｇａｔｅｓｔａｃｋａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２０１８ꎬ６５２:２－９.[５２]㊀ＣｈｅｎｇＣＬꎬＣｈａｎｇ￣ＬｉａｏＫＳꎬＷａｎｇＴＫ.Ｉｍｐｒｏｖｅｄｅｌｅｃｔｒｉｃａｌａｎｄｓｕｒｆａｃｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｄｅｖｉｃｅｗｉｔｈｇａｔｅｈａｆｎｉｕｍｏｘｙｎｉｔｒｉｄｅｂｙｃｈｅｍｉｃａｌｄｒｙｅｔｃｈｉｎｇ[Ｊ].Ｓｏｌｉｄ￣ＳｔａｔｅＥｌｅｃｔｒｏｎｉｃｓꎬ２００６ꎬ５０(２):１０３－１０８.[５３]㊀ＭａｈａｔＡＭꎬＭａｓｔｕｌｉＭＳꎬＢａｄａｒＮꎬｅｔａｌ.ＮｏｖｅｌＡｌ１.９９７Ｈｆ０.００３Ｏ３ｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｔｈｉｎｆｉｌｍｓｇｒｏｗｎｂｙｐｕｌｓｅｄｌａｓｅｒｄｅｐｏｓｉｔｉｏｎｕｓｉｎｇｐｒｅ￣ｓｙｎｔｈｅｓｉｚｅｄｔａｒｇｅｔｍａｔｅｒｉａｌ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅ:ＭａｔｅｒｉａｌｓｉｎＥｌｅｃｔｒｏｎｉｃｓꎬ２０２１ꎬ３２(８):１０９２７－１０９４２.[５４]㊀ＢｅｎｃｈｅｒｉｆＨꎬＰｅｚｚｉｍｅｎｔｉＦꎬＤｅｈｉｍｉＬꎬｅｔａｌ.Ａｎａｌｙｓｉｓｏｆ４Ｈ￣ＳｉＣＭＯＳＦＥＴｗｉｔｈｄｉｓｔｉｎｃｔｈｉｇｈ￣ｋ/４Ｈ￣ＳｉＣｉｎｔｅｒｆａｃｅｓｕｎｄｅｒｈｉｇｈｔｅｍｐｅｒａｔｕｒｅａｎｄｃａｒｒｉｅｒ￣ｔｒａｐｐｉｎｇｃｏｎｄｉｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０２０ꎬ１２６(１１):８５４.[５５]㊀ＮａｗａｚＭ.Ｏｎｔｈｅｅｖａｌｕａｔｉｏｎｏｆｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒ４Ｈ￣ＳｉＣｂａｓｅｄｐｏｗｅｒＭＯＳＦＥＴｓ[Ｊ].ＡｃｔｉｖｅａｎｄＰａｓｓｉｖｅＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓꎬ２０１５ꎬ２０１５:６５１５２７.[５６]㊀ＭａｅｄａＥꎬＮａｂａｔａｍｅＴꎬＹｕｇｅＫꎬｅｔａｌ.Ｃｈａｎｇｅｏｆｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｎ￣ＧａＮＭＯＳｃａｐａｃｉｔｏｒｓｗｉｔｈＨｆ￣ｒｉｃｈＨｆＳｉＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｂｙｐｏｓｔ￣ｄｅｐｏｓｉｔｉｏｎａｎｎｅａｌｉｎｇ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１９ꎬ２１６:１１１０３６.[５７]㊀ＬｉａｎｇＳꎬＨｅＧꎬＷａｎｇＤꎬｅｔａｌ.Ｍｏｄｕｌａｔｉｎｇｔｈｅｉｎｔｅｒｆａｃｅｃｈｅｍｉｓｔｒｙａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｓｐｕｔｔｅｒｉｎｇ￣ｄｒｉｖｅｎＨｆＹＯ/ＧａＡｓｇａｔｅｓｔａｃｋｓｂｙＡＬＤｐｕｌｓｅｃｙｃｌｅｓａｎｄｔｈｅｒｍａｌｔｒｅａｔｍｅｎｔ[Ｊ].ＡＣＳＯｍｅｇａꎬ２０１９ꎬ４(７):１１６６３－１１６７２.[５８]㊀ＧａｏＪꎬＨｅＧꎬＬｉａｎｇＳꎬｅｔａｌ.Ｃｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｎｉｎｓｉｔｕｓｕｒｆａｃｅｃｌｅａｎｉｎｇｅｆｆｅｃｔｏｆｉｎｔｒｉｎｓｉｃｏｘｉｄｅ￣ｃｏｖｅｒｉｎｇＧａＡｓｓｕｒｆａｃｅｕｓｉｎｇＴＭＡｐｒｅｃｕｒｓｏｒａｎｄＡｌ２Ｏ３ｂｕｆｆｅｒｌａｙｅｒｆｏｒＨｆＧｄＯｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＣｈｅｍｉｓｔｒｙＣꎬ２０１８ꎬ６(１０):２５４６－２５５５.[５９]㊀ＭｅｅｎａＪＳꎬＣｈｕＭＣꎬＴｉｗａｒｉＪＮꎬｅｔａｌ.Ｆｌｅｘｉｂｌｅｍｅｔａｌ￣ｉｎｓｕｌａｔｏｒ￣ｍｅｔａｌｃａｐａｃｉｔｏｒｕｓｉｎｇｐｌａｓｍａｅｎｈａｎｃｅｄｂｉｎａｒｙｈａｆｎｉｕｍ￣ｚｉｒｃｏｎｉｕｍ￣ｏｘｉｄｅａｓｇａｔｅｄｉｅｌｅｃｔｒｉｃｌａｙｅｒ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＲｅｌｉａｂｉｌｉｔｙꎬ２０１０ꎬ５０(５):６５２－６５６.[６０]㊀ＭａｌｌｉｋＳꎬＭａｈａｔａＣꎬＨｏｔａＭＫꎬｅｔａｌ.ＨｆＡｌＯｘｈｉｇｈ－ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＳｉＧｅ:Ｉｎｔｅｒｆａｃｉａｌｒｅａｃｔｉｏｎꎬｅｎｅｒｇｙ￣ｂａｎｄａｌｉｇｎｍｅｎｔꎬａｎｄｃｈａｒｇｅｔｒａｐｐｉｎｇｐｒｏｐｅｒｔｉｅｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１０ꎬ８７(１１):２２３４－２２４０.[６１]㊀ＸｕＪＰꎬＺｈａｎｇＸＦꎬＬｉＣＸꎬｅｔａｌ.ＣｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｆＨｆＴａ￣ｂａｓｅｄｇａｔｅ￣ｄｉｅｌｅｃｔｒｉｃＧｅｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｃａｐａｃｉｔｏｒｓｗｉｔｈａｎｄｗｉｔｈｏｕｔＡｌＯＮｉｎｔｅｒｌａｙｅｒ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０１０ꎬ９９(１):１７７－１８０.[６２]㊀ＡｇｒａｗａｌＫＳꎬＰａｔｉｌＶＳꎬＫｈａｉｒｎａｒＡＧꎬｅｔａｌ.ＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＧｅ(１１１)ｗｉｔｈｕｌｔｒａｔｈｉｎｎｉｔｒｉｄｅｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｆｏｒｍｅｄｂｙｒａｐｉｄｔｈｅｒｍａｌＮＨ３ｔｒｅａｔｍｅｎｔ[Ｊ].ＡｐｐｌｉｅｄＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２０１６ꎬ３６４:７４７－７５１.[６３]㊀ＣｈｅｎｇＣＣꎬＣｈｉｅｎＣＨꎬＣｈｅｎＣＷꎬｅｔａｌ.Ｉｍｐａｃｔｏｆｐｏｓｔ￣ｄｅｐｏｓｉｔｉｏｎ￣ａｎｎｅａｌｉｎｇｏｎｔｈｅｅｌｅｃｔｒｉｃａｌｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＨｆＯｘＮｙｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＧｅｓｕｂｓｔｒａｔｅ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００５ꎬ８０:３０－３３.[６４]㊀ＷａｎｇＤꎬＨｅＧꎬＦａｎｇＺＢꎬｅｔａｌ.ＩｎｔｅｒｆａｃｅｃｈｅｍｉｓｔｒｙｍｏｄｕｌａｔｉｏｎａｎｄｄｉｅｌｅｃｔｒｉｃｏｐｔｉｍｉｚａｔｉｏｎｏｆＴＭＡ￣ｐａｓｓｉｖａｔｅｄＨｆＤｙＯｘ/Ｇｅｇａｔｅｓｔａｃｋｓｕｓｉｎｇｄｏｐｉｎｇｃｏｎｃｅｎｔｒａｔｉｏｎａｎｄｔｈｅｒｍａｌｔｒｅａｔｍｅｎｔ[Ｊ].ＲＳＣＡｄｖａｎｃｅｓꎬ２０２０ꎬ１０(２):９３８－９５１.[６５]㊀刘忠立.纳米级ＣＭＯＳ集成电路的发展状况及辐射效应[Ｊ].太赫兹科学与电子信息学报ꎬ２０１６ꎬ１４(６):９５３－９６０.[６６]㊀曹磊ꎬ刘红侠.考虑量子效应的高ｋ栅介质ＳＯＩＭＯＳＦＥＴ特性研究[Ｊ].物理学报ꎬ２０１２ꎬ６１(２４):４７８－４８３.[６７]㊀ＰｒａｖｉｎＣＪꎬＮｉｒｍａｌＤꎬＰｒａｊｏｏｎＰꎬｅｔａｌ.ＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｎａｎｏｓｃａｌｅｃｉｒｃｕｉｔｓｕｓｉｎｇｄｕａｌｍｅｔａｌｇａｔｅｅｎｇｉｎｅｅｒｅｄｎａｎｏｗｉｒｅＭＯＳＦＥＴｗｉｔｈｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓｆｏｒｌｏｗｐｏｗｅｒａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＰｈｙｓｉｃａＥꎬ２０１６ꎬ８３:９５－１００.[６８]㊀ＫｕｍａｒＲꎬＫｕｍａｒＡ.Ｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｇａｔｅ￣ｓｔａｃｋｅｄ(ＧＳ)ｇａｔｅｍａｔｅｒｉａｌｅｎｇｉｎｅｅｒｅｄ(ＧＭＥ)ｊｕｎｃｔｉｏｎｌｅｓｓｎａｎｏｔｕｂｅＭＯＳＦＥＴｆｏｒｄｉｇｉｔａｌａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０２１ꎬ１２７(１):２６.[６９]㊀ＫｅｌｗｉｎｇＴꎬＮａｕｍａｎｎＡꎬＴｒｅｎｔｚｓｃｈＭꎬｅｔａｌ.Ｉｍｐａｃｔｏｆｎｉｔｒｏｇｅｎｐｏｓｔｄｅｐｏｓｉｔｉｏｎａｎｎｅａｌｉｎｇｏｎｈａｆｎｉｕｍｚｉｒｃｏｎａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒ３２ｎｍｈｉｇｈ￣ｐｅｒｆｏｒｍａｎｃｅＳＯＩＣＭＯＳｔｅｃｈｎｏｌｏｇｉｅｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１１ꎬ８８(２):１４１－１４４.(责任编辑㊀郑绥乾)２３㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀。
基于氮氧化物的高k栅介质研究现状
Ｆ． ｂ ｒｉ 等 人 以 硅烷 、 Ｏ、 等 为 原 材 Ａｌ ｅ ｔ ｎ Ｎ， Ｎ， 料 ， 备 了ＰＥＣＶＤ沉 积 的 Ｓ ＯｘＮｙ 膜 ， 制 ｉ 薄 并 通 过 Ｎ 和 Ｎ ０的流 量 比 来 调 整薄 膜 成分 ， ， 将 工 艺 温 度 降 低 到 了３ ０℃ ； 子 辅 助沉 积 、 ２ 离
性 要 求 。 体 包含 两部 分 ， 是 介 质 自身 的 具 一 热 稳 定 性 ， ｋ 质在 经 历高 温 处 理 后要 能 高 介 段时 间 内 ， 氧 化 物 仍 将是 高ｋ 域 的研 保 持 非 晶 状 态 ， 避 免 出现 晶间 漏 电 ； 氮 领 以 二是 要 求 硅 衬底 上 的 栅 介 质有 良好 的热 动 力学 氮 化 技 术 以及 氮 氧 化 物 栅 介 质 的 出现 究 重 点 。 稳 定性 ， 可 能 减 少 同Ｓ 衬 底 之 间 的扩 散 、 尽 ｉ 主 要 是 为 了 改 善 高 ｋ 质 的 热 稳 定性 和 解 介 反应 ， 及 由 活 化工 艺 导 致 的 硅 基Ｂ离子 注 以 决 Ｂ 散 问题 ， 扩 １此外 ， 氮氧 化 物 还具 有 介 电 ３氮氧化物栅介质的性能研究 入等。 常 数 可调 等 优 点 ， 其 成 为 新 一 代 高 ｋ 质 ３． 使 介 １常 见 的氮氧 化 物 制备 技术 在 界 面 热 稳 定 性 方 面 ， 高 ｋ 质沉 积 在 介 的 理 想 选 择 。 文 从 材 料 、 艺 、 能 等 角 本 工 性 氮 氧 化 物 性 能 介 于 氧化 物 和 氮 化 物 之 可 度 介 绍 了 目前 氮 氧 化 物 的 研 究 进 展 ， 展 间 ， 备 流 程 因 此 可 以 氧 化 物 或 氮 化 物 为 前 的 表 面 氮 化 ， 以 阻止 多 晶 硅 活 化 带 来 并 制 离 降 望 了今 后 的 发 展 方 向 。 基 础 。 通 常 情 况 下 ， 化 物 氮 化 要 比氮 化 的 Ｂ 子 扩 散 ， 低 由此 产生 的 界 面 缺 陷 。 但 氧 高 物 氧 化 来 得难 。 年 来 ， 了适 应 ＭＯＳ 导 除 了 产 生 于 多 晶 硅 栅 的 Ｂ离子 扩 散 外 ， ｋ 近 为 半 Ｓ ｉ 也 ２常见的氮氧化物栅介质材料 体 的 工 艺要 求 ， 低温 沉 积 开 始成 为 主 流 。 介 质 在 Ｍ０ 工 艺 条 件 下 同 Ｓ 底 接 触 时 ， Ｋ．
高k栅介质GaAs MOS器件界面特性及氧化物陷阱电容效应研究
高k栅介质GaAs MOS器件界面特性及氧化物陷阱电容效应研究当前,随着MOS器件尺寸的不断减小,硅基CMOS技术已经逐步达到其理论极限,而III-V族化合物半导体材料因为具有更高的载流子迁移率,因此有望在未来取代硅作为沟道材料制备MOS器件。
在这其中,GaAs具有很高的电子迁移率(-8000 cm2/Vs),因此非常适合用来制备超高速、低功耗的n型MOSFET。
此外,为了抑制器件尺寸减小带来的栅极漏电增大问题,采用k值更高的栅介质材料以增大其厚度减小栅极漏电也变得不可避免。
然而,直接在GaAs衬底上淀积高k栅介质往往会导致大量的界面陷阱,使得器件性能退化。
因此在高k栅介质淀积之前,有必要采取一些钝化手段,如硫钝化、引入界面钝化层或F等离子体处理等,以改善器件的界面特性。
另一方面,研究中发现,采用高k栅介质和GaAs、InGaAs等衬底材料的MOS器件往往存在明显的积累电容频率色散现象。
这种现象与高k栅介质中的陷阱密切相关。
因此,研究栅介质中的陷阱对MOS器件电容的影响十分必要。
在实验上,首先在硫钝化的GaAs晶片上分别淀积LaON、LaGeON和LaSiON 作为界面钝化层,随后淀积ZrON作为高k层制备MOS电容器,并进一步采用F等离子体处理界面钝化层以改善器件的性能。
研究发现,LaON和LaGeON界面钝化层能显著改善ZrON高k层与GaAs之间的界面质量,其中LaGeON界面钝化层的钝化效果更好,从而导致更好的电特性。
对于采用LaSiON界面钝化层的样品,研究发现,采用F等离子体处理LaSiON界面钝化层样品的界面质量和电特性均较采用F 等离子体处理衬底表面或无F等离子体处理的样品要好。
综合比较而言,采用F等离子体处理LaSiON界面钝化层的样品具有最好的界面特性及电特性,如低的界面态密度(1.08×1012cm-2eV-1)、小的平带电压(0.75 V)、大的栅介质等效k值(18.3)以及低的栅极漏电(1.62×10-5A/Cm2@Vfb+1V)。
高k栅介质的研究进展
常数 （） 介质材料 成为微 电子材料研 究热点 。介绍 了不断变薄的 ｓ０ 栅介质层带来的 问题 、 ＭＯＳ Ｅ 走栅 ｉ２ 对 Ｆ Ｔ栅介质材
料的要求 、 制备 高 ｋ薄膜的主要方法 ， 总结 了高 ｋ材料 的研 究现状及有待解 决的 问题 。
关 键 词 微 电子材料 栅介 质 等效 ｓ ２ ｉ 厚度 Ｏ 薄膜
ｓ ｌｅ ｙ ｆｒｈ ｒｒｓ ａｃ ｒ ｕ ｏｖ ｄ ｂ ｕ ｔ ｅ ｅ ｅ ｒｈ ａｅｓ ｍｍａ ｉ ｄ ｒｚ． ｅ
Ｋｅ ｒ ｓ ｖ ｗｏ ｄ
ｍ ｉｒｅｅｔｏ ｉ ｍ ａｅｉｌ ａｅｄｅｅ ｔｉｓ ｃｏ ｌｃｒｎｃ ｔｒ ，ｇ ｔ ｉｌｃｒ ，ＥＯＴ ，ｔ ｉ ｉ ｓ ａ ｃ ｈｎ ｆｍ ｌ
０ 引 言
自第一块集成 电路诞生 以来 ， 电子技术取得 了飞速发展 ， 微 表现 为器件特征尺寸越来越小 ， 单块芯 片上 的器件越来越多 ， 其 规律 遵 循 摩 尔 定 律 ， 图 １ 示 ［ 。进 入 ２ 世 纪 以 来 ，Ｃ电 路 如 所 １ ］ １ Ｉ 线 宽进一步缩小 ， ｉ 栅介 质 的厚 度 已进入原 子尺 度 ， １为 ＳＯ２ 表 ２０ 版 国际半导体技术路 线 图（Ｔ ） ０６ Ｉ ＲＳ 中各 技术节点 对栅介质 的要 求。到 ２ １ ０ ０年集 成电路 的线宽将达 到 ４ ｎ ＳＯ２ ５ｍ，ｉ 栅介质
（ Ｉ ｓ ｉ ｔ ｆＳ ｉｎ ｅ ａ ｄ Ｔｅ ｈ ｏｏ ｙ ｆ ｒ Ｏｐ ｏ ｅ ｅ ｔｏ ｉ Ｉ ｆ ｒ ｔ ｎ，Ｙａ ｔ ｉ １ ｎ ｔｔ ｅｏ ｃ ｅ ｃ ｎ ｃ ｎ ｌ ｇ ｏ ｔ － ｌｃ ｒ ｎ ｃ ｎ ｏ ｍａ ｉ ｕ ｏ ｎ ａ ｉｅ ｓｔ ，Ｙａ ｔ ｉ ６ ０ ５； Ｕｎ ｖ ｒ ｉ ｙ ｎ ａ ４ ０ ２
２０ ０ ８年 １ ２月第 ２ 卷 专辑 Ⅻ ２
高K栅介质材料的研究现状与前景
ｓ ｒｂ ｄ Ａ ｈ ｒ ｕ ｈ ｅ ｐ ｓｔ ｎ ｉ ｍａ ｅｏ － ａ ｅ ｔ ｒ ｌ ｓ ｒ ｐ ｅ ｅ ｔ ｔ ｅｏ ｅｏ ｉｈ Ｋ．Ｒｅ ａ ｅ ｅ ｅ ｒ ｈ ｓ ｈ ｖ ｃ ｉ ｅ ． ｔ ｏ ｏ ｇ ｘ ｏ ｉｉ ｄ ｎ Ｈｆｂ ｓ ｄ ｍａ ｅ ｉ ｓａ ｅ ｒ ｓ ｎ ａ ｉ ｎ ｆｈｇ － ｏ ｓ ａ ｖ ｌ ｔｄ ｒ ｓ ａ ｃ ｅ ａ ｅ
ｔ ａ ｆ） ，ｂ ｔｍｅ ｎ ｉ ｈ ｒ ｌｏ ｅ ｉｔ ｒ ｂ ｅ ｕ ｈ ａ ｏ ｔ ｐ ｉ ｚ ｏ ｉ ｇ ｈ ｎ ｅ ａ ｒ ｒｍｏ ｉ ｔ ｅ ｕ — ｈ ｎ Ｈ （ ！ ｕ ａ ｗｈ ｌ ｔ ｅ ｅ ａ ｓ ｘ ｓ ｓ ｐ ｏ ｌｍｓ ｓ ｃ ｓ ｈ ｗ ｏ ｏ ｔｍｉｅｄ ｐ ｎ ，ｃ ａ ｎ ｌ ｒ ｉ ｂ ｌ ｙ ｒ ｄ ｃ ｅ ｃ ｅ ｉ ｔ ｎ ａ ｄ ｉ ｔ ｒａ ｅｄ ｇ ａ ａ ｉ ｎ ｃ ｕ ｅ ｙ ｔ ｅｍｉ ｄ ｅ ｌｙ ｒ ｉ ｎ ｎ ｅ ｆ ｃ ｅ ｒ ｄ ｔ ａ ｓ ｄ ｂ ｈ ｄ ｌ ａ ｅ ．Ａｃ ｏ ｄ ｎ ｏ ｔ ｅ ｅ ｃ ａｌ ｎ ｅ ，ｔ ｅ ｎ ｗ “ ｔｃ ｉ ｇ ｓ ｒ ｃ ｕ ｅ’ ｏ ｏ ｃ ｒ ｉ ｇ ｔ ｈ ｓ ｈ ｌ ｇ ｓ ｈ ｅ ｅ ｓａｋｎ ｔｕ ｔ ｒ’ ａ ｄ ｔ ｅ ｐ ｙ ｉａ ｃ ａ ｉｍ ｆｃ ｒ ｉｒｍｏ ｉ ｔ ｅ ｕ ｔ ｎ ａ ｅ ｄ ｓ ｕ ｓ ｄ ｎ ｈ ｈ ｓｃ ｌ ｍｅ ｈ ｎ ｓ ｏ ａ ｒｅ ｂ ｌ ｙ ｒ ｄ ｃ ｉ ｒ ｉｃ ｓ ｅ ．Ａｔ ａ ｔ ｈ ｕ ｕ ｅａ ｐ ｉａ ｉｎ ｏ ｉｈ Ｋ ｔ ｉ ｏ ｓ ，ｔ ｅ ｆ ｔ ｒ ｐ ｌ ｔ ｆｈｇ — ｍａ ｅ ｌ ｃ ｏ
高K栅介质AlGaN-GaN MOS-HEMT器件研究
高K栅介质AlGaN-GaN MOS-HEMT器件研究高K栅介质AlGaN/GaN MOS-HEMT器件研究近年来，随着电子设备的不断发展和网络的飞速发展，人们对高功率、高频率、高性能功率器件的需求越来越高。
尤其是在无线通信、雷达系统、太阳能转换器等领域，功率器件的可靠性和性能成为了关注的焦点。
其中，金属氧化物半导体场效应晶体管 (Metal-Oxide-Semiconductor Heterostructure Field-Effect Transistor，MOS-HEMT) 作为一种新型的功率器件，以其低电阻、高频响应和较高的开关速度等优点备受关注。
然而，传统的MOS-HEMT器件由于栅介质层的材料限制，其输出电容较大，从而限制了器件的高频性能。
为了解决这个问题，研究人员提出了使用高绝缘常数介质的方法 (High-k Dielectric Approach)，即在传统的AlGaN/GaN材料结构中引入具有高绝缘常数的栅介质层。
这种高K栅介质AlGaN/GaN MOS-HEMT器件，具有更低的输出电容和更高的截止频率，因此其高频性能得到了有效提升。
高K栅介质AlGaN/GaN MOS-HEMT器件的研究主要包括以下几个方面。
首先，研究人员对高K栅介质的选择进行了探索。
高绝缘常数介质被引入到AlGaN/GaN材料结构中，以减小输出电容。
常用的高K栅介质材料包括氮化铝 (AlN)、氧化铝 (Al2O3)和二氧化钛 (TiO2)等。
通过比较不同高K栅介质材料的介电常数、界面特性和制备工艺等因素，选择最适合的高K栅介质材料。
其次，研究人员对高K栅介质层的制备方法进行了研究。
高K栅介质层的制备方法对于器件的性能至关重要。
常见的制备方法包括分子束外延 (MBE)、金属有机化学气相沉积(MOCVD) 和射频磁控溅射等。
通过优化工艺参数，如温度、厚度和退火条件等，来得到质量较高的高K栅介质层。
此外，研究人员还对高K栅介质AlGaN/GaN MOS-HEMT器件的电学性能进行了详细的研究。
Al掺杂HfO2高k栅介质沉积后退火工艺研究
Al掺杂HfO2高k栅介质沉积后退火工艺研究李佳帅;张静;杨红;刘倩倩;闫江【摘要】为满足集成电路发展需求,通过向HfO2掺入Al元素形成Al掺杂的HfO2新型高k材料,并在不同的环境和温度下进行退火,研究其电学特性的变化.通过对电学参数的分析,研究Al掺杂HfO2材料体内正电荷缺陷、k值(晶相变化)、界面层厚度、栅漏电等的影响.最终,在N2环境中700℃退火条件下,Al掺杂HfO2的电学特性达到最优,其EOT为0.88 nm、Vfb为0.46 V和Ig为2.19×10-4A/cm2.最优条件下的EOT(Equivalent Oxide Thickness)可以满足14/16(nm)器件的需要(EOT<1 nm),Ig比相同EOT的HfO2材料小3个数量级.【期刊名称】《电子器件》【年(卷),期】2018(041)006【总页数】5页(P1362-1366)【关键词】微电子;Al掺杂的HfO2;退火工艺;结晶;C-V特性;高k【作者】李佳帅;张静;杨红;刘倩倩;闫江【作者单位】电子信息工程学院北方工业大学,北京100144;中国科学院微电子研究所中国科学院大学,北京100029;电子信息工程学院北方工业大学,北京100144;中国科学院微电子研究所中国科学院大学,北京100029;电子信息工程学院北方工业大学,北京100144;中国科学院微电子研究所中国科学院大学,北京100029;电子信息工程学院北方工业大学,北京100144【正文语种】中文【中图分类】TN305随着集成电路的发展,传统的SiO2栅介质层厚度不断减小,导致栅极泄漏电流Ig(Gate Leakage current)急剧增大,具有较高介电常数的高k材料成为栅介质材料的研究热点。
从90年代末开始,人们对和等高k材料进行了详尽的研究。
在EOT满足电学特性要求的前提下,通过增大栅介质层的物理厚度来解决Ig上升导致的功耗增加等问题。
高k材料
高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。
然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。
这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。
此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。
关键字：高介电常数；MOSFET；1.引言过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。
但随着集成电路规模的不断增大，需要减小器件的特征尺寸。
对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。
对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。
而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。
另外SiO2难以扩散一些电极掺杂物，比如硼。
薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。
2.1传统晶体管结构的瓶颈及转变方向进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式C=ε *ε0* A/Tox，为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:（1）漏电流增加，使MOSFET功耗增加。
（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。
半导体highk介质
半导体highk介质半导体highk介质：突破半导体技术瓶颈的关键随着科技的不断进步，半导体技术在现代社会中扮演着至关重要的角色。
然而，随着电子设备的不断发展和功能的不断增强，传统的半导体材料面临着一系列的挑战。
其中之一就是电子绝缘层材料的性能限制。
为了克服这一问题，科学家们引入了半导体highk介质，这一技术的出现为半导体技术的发展带来了新的希望。
半导体highk介质是一种高介电常数的材料，用于替代传统的二氧化硅（SiO2）作为电子绝缘层材料。
传统的SiO2材料在绝缘层中起到了隔离电子的作用，但随着器件尺寸的不断缩小，SiO2材料的绝缘性能逐渐变差。
这是因为当绝缘层的厚度减小到纳米级别时，SiO2材料会出现隧穿效应，导致电子泄漏，从而影响器件的性能。
半导体highk介质的引入解决了这一问题。
高介电常数意味着这种材料在相同厚度下可以提供更好的绝缘性能。
这使得半导体器件可以在更小的尺寸下工作，从而实现更高的集成度和更低的功耗。
此外，半导体highk介质还具有较高的热稳定性和较低的介电损耗，使得器件在高温环境下能够更好地工作。
半导体highk介质的研究和应用已经取得了显著的进展。
目前，最常用的半导体highk介质是氧化铝（Al2O3）、氧化钇（Y2O3）和氧化铈（CeO2）等。
这些材料具有良好的绝缘性能和热稳定性，已经成功应用于各种半导体器件中，如晶体管、电容器和存储器等。
然而，半导体highk介质的应用仍然面临一些挑战。
首先，高介电常数的材料通常具有较高的介电损耗，这会导致信号传输的能量损失。
其次，高介电常数的材料在制备过程中往往需要较高的温度，这可能会对器件的性能和稳定性产生负面影响。
此外，半导体highk介质的制备工艺也需要进一步优化，以提高材料的质量和一致性。
为了克服这些挑战，科学家们正在不断探索新的半导体highk介质材料和制备工艺。
例如，研究人员正在研究具有更低介电损耗的高介电常数材料，以提高器件的性能。
高k栅介质材料制备技术研究进展
（ 中北大 学 电子与计算机科学技术学院 仪器 科学 与动态测试教育部重点实验 室， 山西 太原 ０ ３ ０ ０ ５ １ ） 摘 要 ：随着半导体器件 特征尺寸 的不 断减小 ， 传统 Ｓ ｉ Ｏ 。 栅 介质减薄 到 １ ｎ ｍ以下时会导致栅 极漏 电流
增大 、 器件可靠性下 降等诸多 问题 ， 已无法满 足 Ｃ ＭＯ Ｓ技术长远发 展要求 。因此 ， 寻求 替代 Ｓ ｉ Ｏ 。的新型 栅介质材料 ， 减少器 件的隧穿 电流 ， 提升可靠性 成为 Ｃ ＭＯ Ｓ技术 的发展 方 向。如何制 备化 学性质 稳定 、 性能优异 的栅 介质薄膜成 为高 ｋ栅介 质材 料 亟待解 决 的 问题 。论述 了理 想高 ｋ栅介 质材 料 的基 本要 求， 重点介绍 了高 ｋ 栅介质材 料制备技术 的研究 进展 ， 并分析指 出了高 ｋ栅介质材 料制备技 术 的未 来发
（ Ｃ ｏ ｌ ｌ ｅ ｇ ｅ ｏ ｆ Ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ ａ ｎ ｄ Ｃ ｏ ｍｐ ｕ ｔ ｅ ｒ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｎ ｏ ｒ ｔ ｈ Ｕｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ
ｏ ｆ Ｃｈ ｉ ｎ ａ、 Ｋｅ ｙ Ｌ ａ ｂ ｏ ｒ ａ ｔ ｏ ｒ ｙ ｏ ｆ Ｉ ｎ ｓ ｔ ｒ ｕ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ＆ Ｄｙ ｎ ａ ｍｉ ｃ Ｍｅ ａ ｓ ｕ ｒ ｅ ｍｅ ｎ ｔ ，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
[ 11]
对于 nm 数量级的薄 膜栅 介质 , 其 电学性 能和 界面状 态是 关键参数 , 尤其是漏 电流和界面 态密度等 性能。 M . Houssa, et al. [ 17] 将 ZrO2 薄膜 在干氧 中分别 以 500 、 600 和 700 退火 15min。 C - V 曲线中的 V F B从 120mV 降至 20mV, 说明退火有 助于降低陷阱密度 ; 并且退 火后样 品的漏 电流降 低了几 个数量 级 , 认为是陷阱辅助隧穿电 流的减 小和界 面氧化 物增厚 共同作 用的结果。他 们 [ 18] 还研 究发 现随 着退 火温 度的 增 加 , SiOx 层 不断增厚。然后在 H 2 氛中以 400 合金化 30min, 发 现 C -V 曲 线有所改善 , 由于随 着温度的上 升 , 界 面缺陷密 度增大 , 并在氢 合金化过程 中钝 化。温 度进 一步 增加 , 负 固定 电荷 减少 , 并在 600~ 700 开始出现 了正固定电荷。L aeg u K ang, et al. 制备 了 t eq为 1. 35nm 的 HfO 2 薄膜。 D it 约为 1 10 11cm - 2eV- 1, k 为 13 。在偏压为 1V 时 , 漏电流大小约在 1 10 A / cm ; 对应的
年份 1997 1999 2001 2003 2006 2009 2012 最小特征尺寸 ( m) 0. 25 0. 18 0. 15 0. 13 0. 10 0. 07 0. 05 等效介电厚度 ( nm) 4~ 5 3~ 4 2~ 3 2~ 3 1. 5~ 2 < 1. 5 < 1
2
M OS 栅介质材料的要求
[ 7]
al. [ 19] 研究了 SiO x / ZrO 2 和 SiO x / T iO2 堆栈中陷阱 的产生 , 以及 温度和电压的影响 , 可由下述模型解释 , 即两个阶段 : ( 1) 注 入的 电子在 Zr O2 和 T iO2 介质层中产生 H + 陷阱 ; ( 2) 质 子在高 k 介 质电场中被加速 , 向阴极 方向移 动 , 导致 O 键断 裂 , 在随 后的 过程中被 Zr O 和 T iO 捕获而 形成 ZrOH 和 T iOH 。 M . Houssa, et al. [ 20] 研究了 t eq = 2. 8nm 的 SiO x / Zr O2 堆栈 , 负 电荷 有效 密 度约为 5. 2 10 12/ cm 2。正逆向扫描平带电 位 V F B 偏移 200mV, 是首次单向扫描时 产生的 电子陷 阱造成 的。实验得 出 Zr O2 堆 栈势垒高度为 ( 2 0. 1) eV , ZrO2 的禁 带宽度为 ( 5. 4 0. 1) eV。 分析了温度对栅漏电流的影响 , 结果符合陷阱辅助隧穿模型 , 堆 栈能带结构示意图如图 1 所示。 SiO x / ZrO 2 陷阱能 级及其 密度 分别为 0. 8eV, 6 1017cm - 3。
图1
n - Si/ SiOx / ZrO2/ Au 结构中 Zr O2 层陷阱辅助隧穿 的能带
结构示意图 F ig 1 Schematic energy band diag ram of n - Si/ SiO x / ZrO2/ Au sys 3. 2 tem illustrating the trap - assisted tunneling mechanism A 元素 ( A l、 G a) 氧化物 Al 2O3 有较高的介电常数 , 且其禁带宽度很大 ( 和 Si 接近 ) 。 E. P. Gusev, et al. 发现 Al2 O3/ Si 界面陡直 , 没 有发现 SiOx , D it 小。在 - 2~ 2V 高频 C - V 曲 线上 , 正 逆向扫 描曲 线基本 重 合 , 平带 电 位 稍 正向 偏 移 , 说 明 有 少 数 电 子 陷 阱产 生。 James K olodzey , et al. [ 15] 制 备了一 层 AlN 薄膜 , 然后 在水平 石英 管式 炉中 , 干氧氛围 , 以 800~ 1100 氧 化 1~ 3h 。根据 C- V 特性曲 线 , 最好样品的净氧 化物 陷阱 电荷 密度 低于 10 11 cm - 2 , 和传 统 SiO2 器件性能指标相媲美。实验条件下 , A l2O 3 介电常 数在 3~ 9 范围内。在介质击 穿前的 导电机 理为 Frenkel Poole emission, 这和 SiO 2 的导电机理不同。 人们不仅研究了 Si 基上 A 元 素氧化物 栅介质 行为 , 也研
文章编号 : 1001 - 9731( 2002) 04 -0350 - 04
新型高 k 栅介质材料研究进展
章宁琳, 宋志棠, 万
摘 要: 随 着半导 体技 术的不 断发 展 , M OSF ET ( metal ox ide -
青, 林成鲁
( 中国科学院上海冶金所 信息功能材料国家重点实验室 , 上海 200050) 应所引起的栅极漏电流与栅极 电介质的厚度成指数关系。当栅 偏压为 1V 时 , 栅 极漏电 流从 栅极氧 化物 厚度为 3. 5nm 时 的 1 10- 12A / cm 2 陡增到了 1. 5nm 时的 1 10A/ cm 2, 即 当栅 氧化 层厚度减小约 1 倍时 , 漏电流增长了 12 个数量级 。栅极电 介质 漏电流的陡增造 成 M O S 器 件 关 态 时的 功耗 增加 , 因 而对 器 件集成度、 可靠性和寿命都有很大的影响 , 而且也导致器件发热 和功耗增加。人们也 采用了 NO 、 O NO 等堆 栈结构以 增加 电容 的表面积来增 大电 容值 , 从 而增 加膜 的物 理厚 度 , 以减 小漏 电 流 , 改善硼扩散和电容可 靠性问 题。这不仅 增加了 工艺的 复杂 性 , 而且制造出的膜厚也是有一定 限度的 , 当达到亚 1. 5nm 时 , 器件的漏电流和电子隧道移动 退化效应等问题出现了。因此需 要研究高介电常数的 新型绝缘介质材料。
semiconductor field effect tr ansisto r) 的 特征 尺寸 不断 缩小 , 栅介 质等效氧化物厚度已小至 nm 数量级 。 这时 电子的直 接隧穿效 应将非常显 著 , 将严重 影响器 件的稳 定性和 可靠性 。 因 此需要 寻找新型高 k 介质材料 , 能够在保持 和增大栅极电容的同时 , 使 介质层仍保持足够的物理厚度来限制隧穿效应的影响 。 本文综 述了研究高 k 栅介质材 料的意 义 ; M OS 栅 介质 的要求 ; 主 要新 型高 k 栅介质材料的最新研究 动态 ; 展望了 高 k 介质材 料今后 发展的主要趋势和需要解决的问题 。 关键词 : M OSFET ; 高 k 材料 ; 栅介质 中图分类号 : T N 304. 2 文献标识码 : A
1
引
言
在过去 30 年里 , 微 电子 工业已 取得 了惊 人进展 , M OSF ET 器件尺寸越来越小 , 单个芯 片上器件越 来越多。 M O SF ET 器件 尺寸的减小 , 同时性 能不断提高 , 成本 不断下降 , 该现 象称之为 摩尔定律 , 即单一芯片上的器件数每 18 个月增长一倍 [ 1] 。发 展趋势由表 1 所示。 表 1 M OSFET 器件特征尺寸和等效介电厚度的发展 T able 1 Roadmap for technolog y and equivalent dielectric thickness
[ 8]
还研究了薄膜与衬底和上 电极的 热稳定 性 , 发 现 Hf 、 Zr 硅 化物 退火前后均与 Si 下界面 和 Au 上 界面可 达原子 级平 整度 , 但是 发现 ZrSix O y 与 Al 上电极有轻微反应发生。 表 2 一些栅介质材料的介电常数和禁带宽度 T able 2 Dielectr ic constants and bandgap of some gate dielectric mater ials
要取代传统的 SiO 2 栅介 质是一 项非 常艰巨 而浩 大的 系统
工程。因为我们都知道 SiO2 不仅和 Si 之间的界面近乎完美 , 而 且具有 优异的机 械、 电 学、 介 电和化学稳 定性 , 还可以作为 工艺 过程中光刻和刻蚀过程中的保 护层或阻挡层。并且人们已经对 SiO2 和 Si 间理论模型 , 及 各种反 应机 理有了 系统、 全 面而 深入 的研究。因此就需要综合考虑以下方面 的问题 : ( 1) 新型介 质材 料必须在 Si 上有优 秀的 化学 稳定 性 , 以保 证其 在 M OSFET 的 生产工艺过程中和 Si 不发生反应 , 且 相互扩散要 小等 ; ( 2) 新型 介质材料必须与栅电 极间化学性能要匹配 ; ( 3) 新型介质材料必 须有优秀的介电性能 ; ( 4) 需要清 楚了 解新 型介质 材料 和 Si 界 面间的电结构 , 尤其是当这 种结构将 影响晶 体管的 漏电流 和其 它一些特性 ; ( 5) 需要清楚了解新型介质 材料的体缺陷情况 ; ( 6) 需要清楚了解新型介 质材料可能的输运特性 ; ( 7) 建立相应的理 论体系和相应的模型 , 以指导人们研究和生产。
功能材料 2002, 33( 4)
现其仍能稳 定存在 , 没 有硅化 现象 发生 ; 当 温度 升高 至 930 , 仍没有硅化 现象出 现 ; 当 温度升 至 1000 时 , 保 温时间 30s, 薄 膜分解成 ZrSi2 的 岛 , 露出了 Si 衬底。 Q i Wenjie, et al. Si x O y 在 N 2 气氛 中以 600~ 1000 快速 退火。 800