上海大学 数字电路习题

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1、 观察下面的原始状态图,是否有可以简化的状态,如果有,画出简化状态图

2、分析图1时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。

图1

3、 试用Jk 触发器设计下图2的同步时序电路,

写出电路的驱动方程、

状态方程和输出方程,

画出电路的时序电路图,说明电路共有几个状态、需要几个

JK 触发器、各触发器激励信号卡诺图并判断电路能否自启动。

图 2

4、 用D 触发器和门电路设计如下图状态图所示的时序电路,写出电路的驱动方程、状态方

程和输出方程,画出电路的时序电路图,说明电路共有几个状态、需要几个D 触发器、各触发器激励信号卡诺图并判断电路能否自启动。

图3

5、已知状态表如下,画出相应的状态图

可编程阵列逻辑PAL

1.PAL的常用输出结构有()、()、()和()4种。

2.字母PAL代表()。

3.PAL与PROM、EPROM之间的区别是()。

(a)PAL的与阵列可充分利用

(b)PAL可实现组合和时序逻辑电路

(c)PROM和EPROM可实现任何形式的组合逻辑电路

4.具有一个可编程的与阵列和一个固定的或阵列的PLD为()。

(a)PROM (b)PLA (c)PAL

5.一个三态缓冲器的三种输出状态为()。

(a)高电平、低电平、接地(b)高电平、低电平、高阻态

(c)高电平、低电平、中间状态

6.查阅资料,确定下面各PAL器件的输入端个数、输出端个数及输出类型。

(a)PAL12H6 ()()()

(b)PAL20P8 ()()()

(c)PAL16L8 ()()()

通用阵列逻辑GAL

1.GAL具有()

(a)一个可编程的与阵列、一个固定的或阵列和可编程输出逻辑

(b)一个固定的与阵列和一个可编程的或阵列

(c)一次性可编程与或阵列

(d)可编程的与或阵列

2.GAL16V8具有()种工作模式。

3.GAL16V8在简单模式工作下有()种不同的OLMC配置;在寄存器模式工作下有()种不同的OLMC配置;在复杂模式工作下有()种不同的OLMC配置。

4.GAL16V8具有()。

(a)16个专用输入和8个输出

(b)8个专用输入和8个输出

(c)8个专用输入和8个输入/输出

(d)10个专用输入和8个输出

5.如果一个GAL16V8需要10个输入,那么,其输出端的个数最多是()。

(a)8个(b)6个(c)4个

6.若用GAL16V8的一个输出端来实现组合逻辑函数,那么此函数可以是( )与项之和的表达式。

(a )16个 (b )8个 (c )10个

7.与、或、非、异或逻辑运算的ABEL 表示法分别为( )。

8.逻辑表达式F AB AB AB =++用ABEL 语言描述时,应写为( )。

CPLD 、FPGA 和在系统编程技术

1.PLD 器件的设计一般可分为( )、( )和( )三个步骤以及

( )、 ( ) 和( ) 三个设计验证过程. 2.ISP 表示( )。

(a )在系统编程的 (b )集成系统编程的 (c )集成硅片程序编制器 3.CPLD 表示( )。

(a )简单可编程逻辑阵列 (b )可编程交互连接阵列 (c )复杂可编程逻辑阵列 (d )现场可编程逻辑阵列 4.FPGA 是( )。

(a )快速可编程门阵列 (b )现场可编程门阵列 (c )文档可编程门阵列 (d )复杂可编程门阵列 5.FPGA 是采用( )技术实现互连的。 (a)熔丝 (b)CMOS (c)EECMOS (d )SRAM

6.PLD 的开发需要有( )的支持。 (a )硬件和相应的开发软件 (b )硬件和专用的编程语言 (c )开发软件

(d )专用的编程语言

7、用PROM 实现下列多输出函数,画出阵列图。如果是用PAL 来实现,则其阵列图是什么?

F 1=D C B +C B A +C B A +BD A +ABD F 2=B +A +D C A ++D C B A F 3=D C B A +D C A +D C AB +CD B A +C B A F 4= ACD +D B +BD

相关文档
最新文档