数据选择器 (1)

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1、八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器,引脚排列如图2-2,功能如表2-1。
控制端
使能 端
1)使能端 均无输出( 2)使能端
时,不论A2~A0状态如何, ),多路开关被禁止。 时,多路开关正常工作,根
据地址码A2、A1、A0的状态选择D0~D7中某一 个通道的数据输送到输出端Q。 例如 如:A2A1A0=000,则选择D0数据到输出端, 即Q=D0。
步骤: 1、作出函数F的功能表,如表2-2所示。 将函数F功能表与8选1数据选择器的功能表比 较,可知: 1)将输入变量C、B、A作为8选1数据选择器 的 地址Leabharlann BaiduA2、A1、A0。 2)使8选1数据选择器的各数据输入D0~D7分别 与函数F的输出值一一对应。 即:A2A1A0=CBA D0=D7=0 D1=D2=D3=D4=D5=D6=1 则8选1数据选择器的输出Q便实现了函数
实验二、数据选择器和译码器
一、实验目的
1、掌握中规模集成数据选择器的逻辑功能及使用方法。 2、掌握译码器的逻辑功能及使用方法。 二、实验原理 数据选择器又称多路转换器或称多路开关,其功能是从多个输入数据中选择一 个送往唯一通道输出。数据选择器的功能类似一个多掷开关,如图2-1所示,图中 有四路数据D0、D1、D2、D3,通过选择控制信号A 1、A0(地址码)从四路数据中选
中某一路数据送至输出端Q。而译码器是一个多输入.多输出的组合逻辑器件.
根据 数据输入端的个数不同可分为16选1,8 选1,4选1等数据选择器。图2-1是4选1数据选 择器。当构成更多输入的数据选择器时,由于 数据源增多,所以需要更多的地址控制端。 数据选择器的电路一般由与或门阵列组成。 芯片的介绍 常用的数据选择器芯片有: 74LS151,74LS153.74LS138
用8选1数据选择器74LS151设计三输入多数表决电路 (1)列出功能表如下: (2)由功能表作出接线图如2-7所示。
如:A2A1A0=001,则选择D1数据到输出端, 即Q=D1,其余类推。
2、双四选一数据选择器74LS153
所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排 列如图2-3所示。
1S、2S为两个独立的使能端; A1、A0为公用的地址输入端; 1D0~1D3和2D0~2D3分别为两个4选1 数据选择器的数据输入端;1Q、2Q 为两个输出端。
接线图如图2-5所示
显然,采用具有n个地址端的数 据选择器实现n变量的逻辑函数 时,应将函数的输入变量加到 数据选择器的地址端(A),选 择器的数据输入端(D)按次序 以函数F输出值来赋值。
例2:用8选1数据选择器74LS151实现函数 (1)列出函数F的功能表如表2-3所示。 (2)将A、B加到地址端A1、A0,A2接地,由表2-3可见,将D1、 D2接“1”,D0、D3接地,其余数据输入端D4~D7都接地,则8选 1数据选择器的输出Q,便实现了函数 接线如图2-6所示。
3.3--8译码器
A0,A1,A2为地址输入端,Y0— Y7为译码输出端,STa.STb.STc
为使能端;
三、实验内容
1、测试数据选择器74LS151的逻辑功能。 按图2-4接线,地址端A2A1A0, 数据端D0~D7,使能端接逻辑开关,输出端 Y接逻辑电平显示器,按74LS151功能 表逐项进行测试,记录测试结果 2、测试74LS153的逻辑功能 3、测试74LS138的逻辑功能 4 、用8选1数据选择器74LS151设计三输入多数表决电路。 5.数据选择器和译码器的应用 用数据选择器和译码器组成一个信号传输电路D0.D1.D2---D7为信号输入端 Y0.Y1.Y2---Y7为信号输出端 要求;数据选择器和译码器同步工作,信号一一对应.
相关文档
最新文档