版图设计课件 PPT
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路计算机辅助设计
集成电路制造与版图基础
Email:
集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
芯片制造 过程
芯片检测
封装 测试
单晶、外 延材料
集成电路的设计过程
设计创意 +
仿真验证
集成电路设 计的最终输出 是掩膜版图， 通过制版和工 艺流片可以得 到所需的集成 电路。
功能要求
行为设计（VHDL）
否 行为仿真
是 综合、优化——网表
时序仿真
否
是
版图设计
后仿真
是
否
版图数据输出
集成电路的制造过程
集成电路设计 版图
制版
layout 掩膜版
流水加工
MASK 硅圆片
划片
Wafer
裸片die
封装
封装后的芯片
集成电路版图的作用
芯片加工：从版图到裸片
制
加
版
工
是一种多层平面“印刷”和叠加过程。
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(3) 元器件之间的互连：在NPN晶体管工艺中通过淀积金属 和反刻工艺形成晶体管电极引出区时，可以同时实现IC内 部的互连－不增加工艺。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(4) 发射区光刻：在基区范 围内的SiO2层上光刻出一 个小窗口，确定发射区的 范围。
(5) 发射区掺杂：采用扩散掺 杂技术，掺入N型杂质，通 过补偿，使一部分P型基区 转变为N型，成为晶体管的 发射区。同时表面上又生成 一层SiO2
一、双极集成电路工艺的基本流程
隔离氧化
隔离光刻
隔离扩散
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(2) NPN晶体管集电区埋层的引入：
因为在集成电路中各元件的端点都从上表面引出，并在 上表面实现互连，所以集电极电流在集电区是横向流动的， 而为了保证集电结可以承受足够高的反向击穿电压，外延 层的电阻率又不能选得很低，这就形成较大的集电极串联 电阻。为了减小集电极串联电阻，在晶体管的外延层和衬 底之间需要增加N+埋层。
制备NPN晶体管的工艺流程
(6) 引线孔光刻：在基区和发 射区范围内分别刻出窗口 ，用于制备电极。
(7) 淀积金属：将用于形成电 极。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(8) “反刻”：采用光刻技术，将用作为E电极和B电极的金 属保留，刻蚀掉其余部分。硅片背面通过金属化形成C极 。构成晶体管管芯。
集成电路版图的作用
所设计的版图
集成电路版图的作用
加工后得到的实际芯片版图
内容提要
双极集成电路工艺的基本流程 双极IC中的基本元器件 CMOS集成电路工艺的基本流程 集成电路版图设计规则
大家有疑问的，可以询问和交流
可以互相讨论下，但要小声点
ICCAD
版图.9
一、双极集成电路工艺的基本流程
集成电路技术的核心
选择性掺杂是集成电路制造技术的核心。
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序 (1)氧化：在温度为800～1200度的氧气中使半导体表面形 成SiO2薄层。作为阻挡层，在硅片表面没有SiO2层的区域才 允许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有 SiO2层的区域就起阻挡层作用，阻挡杂质原子进入硅片。
PN结：集成电路和半导体器件的各类特性都是PN结相 互作用的结果；如果通过某种方法使得半导体中一部分 区域为p型，另一部分区域为n型，即将p型半导体与n 型半导体制作在同一硅片上，则在其交界面就形成PN 结。
由于半导体器件和集成电路是由不同的n型和p型区域组 合构成的，因此，以掺杂为手段，通过补偿作用形成不 同类型半导体区域是制造半导体器件的基础。
SiO2薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为 MOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘 介质和隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容 器元件的介质。
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(2)光刻：有选择地去除SiO2层。借助于掩膜版，并利 用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种 薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片 表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生 成合适的图形。
解决方法：采用隔离技术，将不同元器件相互隔开。实 际生产中采用多种隔离方法。最简单的是PN结隔离技术 （运用PN结的单向导电性），将不同的元器件之间用背靠 背的PN结隔开，并且将其中的P区接至电路中的最低电位。
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
PN结隔离工艺流程
衬底硅片(P型) 外延生长N型硅
一、双极集成电路工艺的基本流程
工艺类型简介
按照制造器件的结构不同可以分为： 双极型：由电子和空穴这两种极性的载流子作为在有源
区中运载电流的工具。 MOS型：PMOS工艺、NMOS工艺、CMOS工艺 BiCMOS集成电路：双极与MOS混合集成电路
按照MOS的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质 元素，形成不同类型的半导体层，来制作各种器件。掺 杂工艺主要有两种：扩散和离子注入。
扩散：在热运动的作用下，物质的微粒都有一种从高浓 度的地方向低浓度的地方运动的趋势。在IC生产中，扩 散的同时进行氧化。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(1) 隔离
问题：由于集成电路中各种晶体管、二极管、电阻和电 容等都是制作在同一块硅片上的，采用常规NPN工艺，硅 片衬底即为集电区，同一硅片上制作的多个NPN晶体管， 集电区连在一起，显然不会与电路中元器件连接关系相一 致。因此先要使不同元件相互绝缘而成为各自独立的元件， 然后再用金属导电膜将它们按照电路要求相互连接起来。
按照CMOS工艺的不同可以分为： P阱工艺、N阱工艺、双阱工艺
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(1) 基区氧化：原始材料为N型硅片，将作为最终NPN 晶体管的集电区。
源自文库 一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(2) 基区光刻
(3) 基区掺杂：采用扩散技术，掺入P 型杂质，通过补偿，使衬底的一部分 区域变为P型区，成为晶体管的基区 。同时表面又生成一层SiO2
集成电路制造与版图基础
Email:
集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
芯片制造 过程
芯片检测
封装 测试
单晶、外 延材料
集成电路的设计过程
设计创意 +
仿真验证
集成电路设 计的最终输出 是掩膜版图， 通过制版和工 艺流片可以得 到所需的集成 电路。
功能要求
行为设计（VHDL）
否 行为仿真
是 综合、优化——网表
时序仿真
否
是
版图设计
后仿真
是
否
版图数据输出
集成电路的制造过程
集成电路设计 版图
制版
layout 掩膜版
流水加工
MASK 硅圆片
划片
Wafer
裸片die
封装
封装后的芯片
集成电路版图的作用
芯片加工：从版图到裸片
制
加
版
工
是一种多层平面“印刷”和叠加过程。
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(3) 元器件之间的互连：在NPN晶体管工艺中通过淀积金属 和反刻工艺形成晶体管电极引出区时，可以同时实现IC内 部的互连－不增加工艺。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(4) 发射区光刻：在基区范 围内的SiO2层上光刻出一 个小窗口，确定发射区的 范围。
(5) 发射区掺杂：采用扩散掺 杂技术，掺入N型杂质，通 过补偿，使一部分P型基区 转变为N型，成为晶体管的 发射区。同时表面上又生成 一层SiO2
一、双极集成电路工艺的基本流程
隔离氧化
隔离光刻
隔离扩散
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(2) NPN晶体管集电区埋层的引入：
因为在集成电路中各元件的端点都从上表面引出，并在 上表面实现互连，所以集电极电流在集电区是横向流动的， 而为了保证集电结可以承受足够高的反向击穿电压，外延 层的电阻率又不能选得很低，这就形成较大的集电极串联 电阻。为了减小集电极串联电阻，在晶体管的外延层和衬 底之间需要增加N+埋层。
制备NPN晶体管的工艺流程
(6) 引线孔光刻：在基区和发 射区范围内分别刻出窗口 ，用于制备电极。
(7) 淀积金属：将用于形成电 极。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(8) “反刻”：采用光刻技术，将用作为E电极和B电极的金 属保留，刻蚀掉其余部分。硅片背面通过金属化形成C极 。构成晶体管管芯。
集成电路版图的作用
所设计的版图
集成电路版图的作用
加工后得到的实际芯片版图
内容提要
双极集成电路工艺的基本流程 双极IC中的基本元器件 CMOS集成电路工艺的基本流程 集成电路版图设计规则
大家有疑问的，可以询问和交流
可以互相讨论下，但要小声点
ICCAD
版图.9
一、双极集成电路工艺的基本流程
集成电路技术的核心
选择性掺杂是集成电路制造技术的核心。
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序 (1)氧化：在温度为800～1200度的氧气中使半导体表面形 成SiO2薄层。作为阻挡层，在硅片表面没有SiO2层的区域才 允许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有 SiO2层的区域就起阻挡层作用，阻挡杂质原子进入硅片。
PN结：集成电路和半导体器件的各类特性都是PN结相 互作用的结果；如果通过某种方法使得半导体中一部分 区域为p型，另一部分区域为n型，即将p型半导体与n 型半导体制作在同一硅片上，则在其交界面就形成PN 结。
由于半导体器件和集成电路是由不同的n型和p型区域组 合构成的，因此，以掺杂为手段，通过补偿作用形成不 同类型半导体区域是制造半导体器件的基础。
SiO2薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为 MOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘 介质和隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容 器元件的介质。
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(2)光刻：有选择地去除SiO2层。借助于掩膜版，并利 用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种 薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片 表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生 成合适的图形。
解决方法：采用隔离技术，将不同元器件相互隔开。实 际生产中采用多种隔离方法。最简单的是PN结隔离技术 （运用PN结的单向导电性），将不同的元器件之间用背靠 背的PN结隔开，并且将其中的P区接至电路中的最低电位。
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
PN结隔离工艺流程
衬底硅片(P型) 外延生长N型硅
一、双极集成电路工艺的基本流程
工艺类型简介
按照制造器件的结构不同可以分为： 双极型：由电子和空穴这两种极性的载流子作为在有源
区中运载电流的工具。 MOS型：PMOS工艺、NMOS工艺、CMOS工艺 BiCMOS集成电路：双极与MOS混合集成电路
按照MOS的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质 元素，形成不同类型的半导体层，来制作各种器件。掺 杂工艺主要有两种：扩散和离子注入。
扩散：在热运动的作用下，物质的微粒都有一种从高浓 度的地方向低浓度的地方运动的趋势。在IC生产中，扩 散的同时进行氧化。
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
一、双极集成电路工艺的基本流程
IC管芯中的特殊问题
(1) 隔离
问题：由于集成电路中各种晶体管、二极管、电阻和电 容等都是制作在同一块硅片上的，采用常规NPN工艺，硅 片衬底即为集电区，同一硅片上制作的多个NPN晶体管， 集电区连在一起，显然不会与电路中元器件连接关系相一 致。因此先要使不同元件相互绝缘而成为各自独立的元件， 然后再用金属导电膜将它们按照电路要求相互连接起来。
按照CMOS工艺的不同可以分为： P阱工艺、N阱工艺、双阱工艺
一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(1) 基区氧化：原始材料为N型硅片，将作为最终NPN 晶体管的集电区。
源自文库 一、双极集成电路工艺的基本流程
制备NPN晶体管的工艺流程
(2) 基区光刻
(3) 基区掺杂：采用扩散技术，掺入P 型杂质，通过补偿，使衬底的一部分 区域变为P型区，成为晶体管的基区 。同时表面又生成一层SiO2