第11章 组合逻辑电路
合集下载
时序逻辑电路分析(3)幻灯片PPT
第11章 时序逻辑电路分析
M/CO1 M/CO2
1/0
110 111
0/1
0/0
0/0
000 001 010
0/1
0/0
101 100 011
0/0
0/0
001
1/0
1/0
1/1
010 000 111
1/1 1/0
101
1/0
011 100 110
1/1
1/1
图 11.9 状态图
第11章 时序逻辑电路分析
第11章 时序逻辑电路分析
为进一步说明时序电路的特点，先分析图11.1（a） 给出的一个简单的时序电路。它由两部分组成：一部分 是由 3 个与非门构成的组合电路；另一部分是由T触发器 构成的存储电路， 它的状态在CP下降沿到达时发生变化。 组合电路有 3 个输入信号X、CP和Q，其中，X、CP为外 输入信号，Q为存储电路T触发器的输出；有两个输出信 号Z和T，其中Z为电路的输出，T为反馈信号，用作T触 发器的输入。由电路可以写出T触发器的驱动方程、状态 方程和电路输出Z的方程。
=(XQn+ X Q )n·CP↓
（11.3）
注意: Qn表示现态，Qn+1表示次态（新状态）。
第11章 时序逻辑电路分析
由T触发器的状态方程和输出方程， 可以画出电路的工 作波形，如图11.1（b）所示。 图中（A）和（B）是T触发 器原始状态为0时的工作波形， （C）和（D）是T触发器原 始状态为1时的工作波形。比较波形(B）和(D)可见，虽然输 入信号X和CP完全相同，但是由于T触发器的原状态不同， 输出则不同。由此可见，时序电路的输出不仅取决于当时的 输入信号X和CP，而且还取决于电路内部存储电路（T触发 器）的原状态。
电工电子技术基础 第2版 第11章 触发器与时序逻辑电路
这种输入状态下，当负脉冲除去后，将由各种偶然因素决 定触发器最终状态，因而禁止出现。
RD
SD
Q
0
1
0
1
0
1
1
1
不变
0
0
禁用
基本 RS 触发器状态表
节首页 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
逻辑功能
RD SD 00 01 10 11
Q 不定
0 1 保持
功能 不允许
置0 置1 记忆
第一节 双稳态触发器 第二节 寄存器 第三节 计数器
节首页 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例ห้องสมุดไป่ตู้
非学无以广才， 非志无以成学。
——诸葛亮
章目录 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例
触发器（Flip-Flop，FF）具有记忆功能的时序逻辑 组件，记录二进制数字“0”和“1”。触发器由逻辑门 电路组合而成，电路在任一时刻输出信号不仅取决于该 时刻电路输入信号，而且还决定于电路原来状态。时序 逻辑电路具有记忆功能。计数器、寄存器电路。RS触发 器、K触发器和D触发器逻辑符号和逻辑功能，弄清触 发器翻转条件。了解数码寄存器和移位寄存器及二进制 计数器和二一十进制计数器的工作原理。
电路结构
四门钟控型 维持阻塞型
主从型
T触发器
章目录 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
11.1 双稳态触发器
两个稳定的工作状态（1态和0态 分类: a. 按逻辑功能
RS 触发器、 JK 触发器、D 触发器
b. 按其结构 主从型触发器、维持阻塞型触发器
RD
SD
Q
0
1
0
1
0
1
1
1
不变
0
0
禁用
基本 RS 触发器状态表
节首页 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
逻辑功能
RD SD 00 01 10 11
Q 不定
0 1 保持
功能 不允许
置0 置1 记忆
第一节 双稳态触发器 第二节 寄存器 第三节 计数器
节首页 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例ห้องสมุดไป่ตู้
非学无以广才， 非志无以成学。
——诸葛亮
章目录 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例
触发器（Flip-Flop，FF）具有记忆功能的时序逻辑 组件，记录二进制数字“0”和“1”。触发器由逻辑门 电路组合而成，电路在任一时刻输出信号不仅取决于该 时刻电路输入信号，而且还决定于电路原来状态。时序 逻辑电路具有记忆功能。计数器、寄存器电路。RS触发 器、K触发器和D触发器逻辑符号和逻辑功能，弄清触 发器翻转条件。了解数码寄存器和移位寄存器及二进制 计数器和二一十进制计数器的工作原理。
电路结构
四门钟控型 维持阻塞型
主从型
T触发器
章目录 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
11.1 双稳态触发器
两个稳定的工作状态（1态和0态 分类: a. 按逻辑功能
RS 触发器、 JK 触发器、D 触发器
b. 按其结构 主从型触发器、维持阻塞型触发器
第11章 数字电路综合案例
第11章数字电路综合案例内容提要前面的章节介绍了数字电路的基本知识、基本理论、常用器件，以及数字电路分析和设计的基本方法。
本章涉及到复杂数字系统的设计。
数设计对象从译码器、计数器等这些基本逻辑功能电路到了数字钟等综合的数字逻辑系统的设计；设计方法也由采用真值表到求逻辑表达式、画出电路图的方式到通过确定总体方案，采取从局部到整体，用各种中、大规模集成电路来满足要求的数字电路系统的方式。
本章结合数字钟这一实际的案例来介绍数字电路系统的设计方法，进一步提高学生的综合能力和解决实际问题的能力。
基本教学要求1.了解中小规模集成电路的作用及实用方法。
2.了解数字钟电路的原理。
3.掌握综合数字电路系统的设计流程和设计方法。
11.1概述数字系统的设计，采用从整体到局部，再从局部到整理的设计方法。
首先对系统的目标、任务、指标要求等进行分析，确定系统的总体方案；然后把系统的总体方案分成若干功能部件，绘出系统的方框图；之后运用数字电路的分析和设计方法分别进行设计，或者是直接选用集成器件去构成功能部件；最后把这些功能部件连接组合起来，便构成了完整的数字系统，通过对电路的分析和测试修改，完善与优化整个系统。
这是传统的数字系统的设计方法，也是下面要介绍的内容。
随着计算机技术的发展，电子设计自动化EDA成为了现代电子系统设计与仿真的重要手段，对于复杂系统的设计十分有效，尤其是硬件描述语言的使用，使硬件软件化，让数字系统的设计更加方便、高效。
下面以数字钟系统设计为例，介绍综合数字电路系统的设计方法。
数字钟是一种用数字电子技术实现时、分、秒计时的装置，与传统的机械式时钟相比具准确、直观、寿命长等特点。
目前广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
数字钟也是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。
通过数字钟的设计进一步了解数字系统设计时用到的中小规模集成电路的使用方法，进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
第11章触发器和时序逻辑电路
第11章 触发器和时序逻辑电路 11章
基本RS触发器图形符号如图11-1b所示,图中 RD S下标的D , D 表示直接输入,非号表示触发信号0时对电路有效,RD 故称 S D 称直接置"1"(直接置位)端, 直接置"0"(直接复位)端, Q 逻辑符号中的小圆圈"○" 表示非号,在 端同样加 "○". 输 入 输 基本RS触发器的逻辑功能表,如下表所示. 出
第11章 触发器和时序逻辑电路 11章
11.1.3. 边沿型JK触发器
边沿触发器是利用电路内部速度差来克服"空翻"现 象的时钟触发器.它的触发方式为边沿触发,通常为下降 沿触发方式,即输入数据仅在时钟脉冲的下降沿这一"瞬 间"起作用.在图11-4b的逻辑符号中,CP输入端用小圆 圈表示低电平有效,而加一三角来表示边沿触发,则CP表 示为下降沿触发. JK触发器是应用最广的基本"记忆"部件,用它可以 组成多种具有其它功能的触发器和数字器件.集成JK触发 器有各种型号和规格,常用的有74HC73A,74HC107A, 74HC76A,等TTL触发器;CC4027,CC4013等CMOS触 发器.
由表11-2可见,R,S全是"1"的输入组合是应当禁止的, 因为当CP=1时,若R=S=1,则导引门G3,G4均输出"0"态, 致使Q==1,当时钟脉冲过去之后,触发器恢复成何种稳态 是随机的.在同步RS触发器中,通常仍设有RD和SD,它们只 允许在时钟脉冲的间歇期内使用,采用负脉冲使触发器置 "1"或置"0",以实现清零或置数,使之具有指定的初始状 态.不用时"悬空",即高电平.R,S端称同步输入端,触 发器的状态由CP脉冲来决定. 同步RS触发器结构简单,但存在两个严重缺点:一是会出 现不确定状态.二是触发器在CP持续期间,当R,S的输入 状态变化时,会造成触发器翻转,造成误动作,导致触发器 的最后状态无法确定.
组合逻辑电路 课后答案
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
电工学2第11章组合逻辑电路
分析 逻辑图 设计 功能
已知函数的逻辑图如图所示， 例 ： 已知函数的逻辑图如图所示，试求它的逻辑 函数式。 函数式。 从输入端A、 解: 从输入端 、 B开始逐个写出每 开始逐个写出每 个图形符号输出端 的逻辑式，即得： 的逻辑式，即得：
Y = A+ B+ A+ B
Y = A + B + A + B = ( A + B)( A + B) = ( A + B)( A + B)
第11章 组合逻辑电路 11章
脉 冲 信 号 模拟信号：在时间上和 数值上连续的信号。
u
数字信号：在时间上和 数值上不连续的（即离 散的）信号。
u t
数字信号波形(正脉冲） 数字信号波形(正脉冲）
t
模拟信号波形
对模拟信号进行传输、 对模拟信号进行传输、 处理的电子线路称为 模拟电路。 模拟电路。
对数字信号进行传输、 对数字信号进行传输、 处理的电子线路称为 数字电路。 数字电路。
数字电路的分类
按半导体类型可分为： a、按半导体类型可分为： 双极型电路和单极型电路 按半导体类型可分为 b、按电路的集成度可分为： 按电路的集成度可分为： 按电路的集成度可分为 SSI(Small Scale Integrated )电路 数十器件 片) 电路(数十器件 电路 数十器件/片 MSI(Medium Scale Integrated)电路 数百器件 片) 电路(数百器件 电路 数百器件/片 LSI(Large Scale Integrated )电路 数千器件 片) 电路(数千器件 电路 数千器件/片 VLSI (Very Large Scale Integrated )电路 数万器件 片) 电路(数万器件 电路 数万器件/片 ASIC(Application Specific Integrated Circuit，专用集成电路) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) IP核(Intellectual Property，知识产权) 硬件设计包 SoC(System on a Chip，单片电子系统) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化)
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
第11章 组合逻辑电路
第11章 组合逻辑电路
11.1 数制与编码
11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路
11.5 编码器
11.6 译码器和数字显示
主页面
！
重点：
二进制、十进制、十六进制转换
及8421BCD编码
基本逻辑运算 集成逻辑门电路及应用 组合逻辑电路分析、设计 编码器、译码器功能及应用
=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以
CMOS门电路的逻辑摆幅（即高低电平之差）较大，
进制即可。
（4）十六进制转换成二进制
将每一位变成4位二进制数，按位的高低依次排列即可。
(6E.3A5)H＝(110 1110．0011 1010 0101)B
（5）十六进制转换成十进制 由“按权相加”法将十六进制数转换为十进制数。 (7A.58)H＝7×161＋10×160＋5×16-1＋8×16-2 ＝112＋10＋0.3125＋0.03125＝(122.34375)D
（3）二进制转换成十六进制 用“ 4 位分组”法将二进制数化为十六进制数。 从二进制的小数点开始，分别向左、右按4位分 组，最后不满 4 位的，用 0 补。将每组用对应的十六
进制数代替，就是等值的十六进制数。
（1001101.100111)B＝（0100 1101.1001 1100)B＝（4D.9C)H 若将二进制数转换为八进制数 ，可将二进制数 分为3位一组，再将每组的3位二进制数转换成一位8
11.1.3 二—十进制码
把若干个0和1按一定规律编排在一起，组成不同的
代码，并赋与每一个代码固定的含义，这叫做编码。 编制代码所遵循的规则叫码制。 BCD码：用二进制代码来表示十进制的0～9十个数。 常见的有8421码、5421码、2421码、余3码、 格雷码等。
11.1 数制与编码
11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路
11.5 编码器
11.6 译码器和数字显示
主页面
！
重点：
二进制、十进制、十六进制转换
及8421BCD编码
基本逻辑运算 集成逻辑门电路及应用 组合逻辑电路分析、设计 编码器、译码器功能及应用
=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以
CMOS门电路的逻辑摆幅（即高低电平之差）较大，
进制即可。
（4）十六进制转换成二进制
将每一位变成4位二进制数，按位的高低依次排列即可。
(6E.3A5)H＝(110 1110．0011 1010 0101)B
（5）十六进制转换成十进制 由“按权相加”法将十六进制数转换为十进制数。 (7A.58)H＝7×161＋10×160＋5×16-1＋8×16-2 ＝112＋10＋0.3125＋0.03125＝(122.34375)D
（3）二进制转换成十六进制 用“ 4 位分组”法将二进制数化为十六进制数。 从二进制的小数点开始，分别向左、右按4位分 组，最后不满 4 位的，用 0 补。将每组用对应的十六
进制数代替，就是等值的十六进制数。
（1001101.100111)B＝（0100 1101.1001 1100)B＝（4D.9C)H 若将二进制数转换为八进制数 ，可将二进制数 分为3位一组，再将每组的3位二进制数转换成一位8
11.1.3 二—十进制码
把若干个0和1按一定规律编排在一起，组成不同的
代码，并赋与每一个代码固定的含义，这叫做编码。 编制代码所遵循的规则叫码制。 BCD码：用二进制代码来表示十进制的0～9十个数。 常见的有8421码、5421码、2421码、余3码、 格雷码等。
第11章可编程逻辑器件及其开发工具
本章主要内容
(1) 可编程逻辑器件概述 (2) FPGA的工作原理与基本结构 (3) FPGA的设计与开发
2021/9/17
1
11.1 可编程逻辑器件（PLD）概述
11.1.1 PLD的产生
传统的硬件电路设计方法一般是先选用标准通用集成电路 芯片，再由这些芯片“自下而上”地构成电路、子系统和 系统。
目前，IP核已经变成系统设计的基本单元，并作为独立设 计成果被交换，转让和销售。
从IP核的提供方式上，通常将其分为软核、硬核和固核三 种类型。从完成IP核所花费的成本来讲，硬核代价最大； 从使用灵活性来讲，软核的可复用性最高。
2021/9/17
26
1. 软核
在EDA设计领域中，软核指的是综合（Synthesis）之前的 寄存器传输级（RTL）模型。
随着技术的发展，包括CPLD(Complex Programmable Logic Device)和FPGA在内的复杂PLD器件迅速发展起来。
2021/9/17
5
5. 现场可编程门阵列（FPGA）
1985年，XiLinx公司推出世界上第一片现场可编程门阵列 FPGA 。 它 是 一 种 新 型 高 密 度 的 PLD 器 件 ， 采 用 COMSSRAM工艺制作，其内部有许多独立的可编程逻辑模块 （CLB）组成，逻辑模块之间可以灵活地至连起来。
2021/9/17
19
图11.4 FPGA(XC2064) 的CLB结构
2021/9/17
20
3. 可编程布线资源（PI）
FPGA芯片内部有着丰富的布线资源。根据工艺、连线长 度、宽度和布线位置的不同而划分为4种类型。
第一类是全局布线资源，用于芯片内部全局时钟和全局复 位/置位信号的布线；
(1) 可编程逻辑器件概述 (2) FPGA的工作原理与基本结构 (3) FPGA的设计与开发
2021/9/17
1
11.1 可编程逻辑器件（PLD）概述
11.1.1 PLD的产生
传统的硬件电路设计方法一般是先选用标准通用集成电路 芯片，再由这些芯片“自下而上”地构成电路、子系统和 系统。
目前，IP核已经变成系统设计的基本单元，并作为独立设 计成果被交换，转让和销售。
从IP核的提供方式上，通常将其分为软核、硬核和固核三 种类型。从完成IP核所花费的成本来讲，硬核代价最大； 从使用灵活性来讲，软核的可复用性最高。
2021/9/17
26
1. 软核
在EDA设计领域中，软核指的是综合（Synthesis）之前的 寄存器传输级（RTL）模型。
随着技术的发展，包括CPLD(Complex Programmable Logic Device)和FPGA在内的复杂PLD器件迅速发展起来。
2021/9/17
5
5. 现场可编程门阵列（FPGA）
1985年，XiLinx公司推出世界上第一片现场可编程门阵列 FPGA 。 它 是 一 种 新 型 高 密 度 的 PLD 器 件 ， 采 用 COMSSRAM工艺制作，其内部有许多独立的可编程逻辑模块 （CLB）组成，逻辑模块之间可以灵活地至连起来。
2021/9/17
19
图11.4 FPGA(XC2064) 的CLB结构
2021/9/17
20
3. 可编程布线资源（PI）
FPGA芯片内部有着丰富的布线资源。根据工艺、连线长 度、宽度和布线位置的不同而划分为4种类型。
第一类是全局布线资源，用于芯片内部全局时钟和全局复 位/置位信号的布线；
逻辑代数基本公式及定律59383
灯亮为逻辑“1”
灯灭为逻辑“0”
（3）
A
E 真值表 A B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
B
C Y
逻辑式：Y=A•B•C 逻辑乘法 （逻辑与） 逻辑符号： A B C
C 0 1 0 1 0 1 0 1
Y 0 0 0 0 0 0 0 1
&
Y
与逻辑运算规则： 0 • 0=0 1 • 0=0 0 • 1=0 1 • 1=1
（16）
用真值表证明摩根定理成立
A ·B=A+B A+B= A ·B Y2=A+B 1 相等 1 1 0
A 0 0 1 1
B 0 1 0 1
Y1=A· B 1 1 1 0
（17）
2.3.2 若干常用公式--几种形式的吸收律
吸收：多余（冗余）项，多余（冗余）因子被取消、去 掉 被消化了。
短项
长项
（4）
真值表特点: 有0出0, 全1出1
二、 “或”逻辑
或逻辑：决定事件发生的各条件中，有一个或一个 以上的条件具备，事件就会发生（成立）。 A B C
规定:
开关合为逻辑“1” Y 开关断为逻辑“0”
E
灯亮为逻辑“1”
灯灭为逻辑“0”
（5）
E 真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1
例：用代入规则证明德 摩根定理也适用于多 变量的情况。 二变量的德 摩根定理为：
AB A B A B AB
1 2
（22）
AB A B A B AB
1 2
以（B· C）代入（1）式中B，以（B+C）代入 （2）式中B，则得到：
组合逻辑电路
电工学
（四）、逻辑函数的化简
20
在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简式， 这是由于从最简与或表达式可以方便地转化为其它形式 的最简式。 在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简 式，这是由于从最简与或表达式可以方便地转化为其 它形式的最简式。 在对逻辑函数化简时，主要应用前面讨论的逻辑代 数的基本公式和运算规则。
电工学
15
A B
C
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
[例8-2] 已知输出逻辑函数F与输入逻辑变量A、B、C 的波形图如下图所示，试列出该函数的真值表，写出函 数表达式，画出逻辑图。
A B
C
16
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
解：①根据波形图求真值表
电工学
1
组合逻辑电路
第八章
本章开始我们将介绍数字电路，数字电路与模拟电路是不 同的，它的特点是，输入与输出信号在时间上和大小上都是不 连续的，电子器件工作在非线性状态，数字电路主要研究输出 与输入信号之间的逻辑关系，因此也将其称为逻辑电路。
第一节 逻辑运算与逻辑门
数字逻辑电路中的输入变量和输出变量之间是逻辑关系，因此 在分析与设计数字逻辑电路时，要用到逻辑运算。本节将讨论逻 辑运算的基本规则和定律以及常用的逻辑门。
（2）由真值表可以确定输入信号 在不同状态下输出函数的状态， 如果输入变量和输出函数的1状态 用高电平表示，0状态用低电平表 示，则可以画出输出与输入之间 的波形图（也叫时序图）。
0 0 0 1 1 1 1 0 1 1 0 0 1 1
基本门电路
与门逻辑符号：
A
&
F
B
与逻辑表达式：
F A B
真值表：
AB F
0 00
0 10 1 00 1 11
逻辑乘的运算规律： A• 0 = 0 A•1=A A •A = A
★ 与门除实现与逻辑关系外，也可以起控制门的作用。
信号输入端 A 信号控制端 B
&
F
当 B =1 时 ，F = A 门打开 当 B = 0 时，F = 0 门关闭
逻辑加的运算规律：
A0 A A1 1 A A A
★ 或门除实现或逻辑关系外，还可以起控制门的作用。
信号输入端 A
≥1
F
信号控制端 B
当 B = 0 时，F = A 门打开 当 B = 1 时，F = 1 门关闭
二、 与门电路 ：完成与逻辑关系的电路。
1. 与逻辑
＋U F
A B
二、 与门电路 ：又称与门。
三、非门电路
＋U
A
F
R
简称非门 非逻辑符号：
1
A
F
三、非门电路
非逻辑表达式：
F A
真值表： AF
01
10
逻辑非的运算规律：
A A 1 A A 0 A A
全集
AA
名称 逻辑符号 逻辑表达式
真值表
或门 A B
≥1 F
F = A＋B
与门
A B
&F
F = AB·
非门 A
1
F
F =A
第11章 组合逻辑电路
知识点11.1 基本门电路
11.1 集成基本门电路
高电平 低电平
正逻辑 1
Multisim14电子系统仿真与设计第11章 Multisim14在数字电路中的应用
1）改写成最小项之和的形式：
Y (A, B,C, D, E) ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE
11.1.1 逻辑函数的化简
2）打开逻辑转换仪 点击从A到H八个变量上方与之
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
滑动变阻器R1构成分 压电路，通过改变滑动变 阻器的大小，即可改变输 入模拟信号的大小，ADC 输出的高4位和低4位分别 接1个数码管，显示输入模 拟信号的转换结果。
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
11.2.4 555定时器仿真与分析
1. 555定时电路的无稳态工作方式的仿真分析
参数说明： Vs：工作电压。 Frequency：工作频率。 Duty：占空比。 C：电容大小。 Cf：反馈电容大小。 R1、R2、RL：电阻，其中 R1、R2不可更改。
11.2.4 555定时器仿真与分析
第11章 Multisim14 在数字电路中的应用
CHINA MACHINE PRESS
11.1 组合逻辑电路的仿真与分析
11.1.1 逻辑函数的化简
例：将下列逻辑表达式化成最简形式：
Y (A, B,C, D, E) ABCDE ACDE ABCD ABDE BCDE ABCDE ABCDE
11.2.4 555定时器仿真与分析
在Multisim14中有专门针对555定时器设计的向导，通过向导可以很方便地 构建555定时器应用电路。
单击菜单“Tools”→“Circuit Wizards”→“555 Timer Wizard”命 令，可启动定时器使用向导。“Type” 下拉列表框中的选项列表可以设定555定 时电路的两种工作方式：无稳态工作方 式和单稳态工作方式。
Y (A, B,C, D, E) ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE
11.1.1 逻辑函数的化简
2）打开逻辑转换仪 点击从A到H八个变量上方与之
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
滑动变阻器R1构成分 压电路，通过改变滑动变 阻器的大小，即可改变输 入模拟信号的大小，ADC 输出的高4位和低4位分别 接1个数码管，显示输入模 拟信号的转换结果。
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
11.2.4 555定时器仿真与分析
1. 555定时电路的无稳态工作方式的仿真分析
参数说明： Vs：工作电压。 Frequency：工作频率。 Duty：占空比。 C：电容大小。 Cf：反馈电容大小。 R1、R2、RL：电阻，其中 R1、R2不可更改。
11.2.4 555定时器仿真与分析
第11章 Multisim14 在数字电路中的应用
CHINA MACHINE PRESS
11.1 组合逻辑电路的仿真与分析
11.1.1 逻辑函数的化简
例：将下列逻辑表达式化成最简形式：
Y (A, B,C, D, E) ABCDE ACDE ABCD ABDE BCDE ABCDE ABCDE
11.2.4 555定时器仿真与分析
在Multisim14中有专门针对555定时器设计的向导，通过向导可以很方便地 构建555定时器应用电路。
单击菜单“Tools”→“Circuit Wizards”→“555 Timer Wizard”命 令，可启动定时器使用向导。“Type” 下拉列表框中的选项列表可以设定555定 时电路的两种工作方式：无稳态工作方 式和单稳态工作方式。
电工学-组合逻辑电路A
F=A+B+C
A B
>1
A 1F B
>1
F
C
C
（一）复合门电路
3. 与或非门
A
B
F=AB+CD
C
D
第11章11 2
&
F
>1
&
4. 异或门 F=AB+AB
A
=1
F
C
5. 同或门 F=AB+AB
A
=1
F
B
第11章11 3
例：试用与非门来组成非门、与门及或门。
A
&
A
B
F
&
非门
F
A
&
B
A
&
B
&
& 与门 F=AB
模拟电路的地位和作用
1、工作频率很高的信号只能由模拟电路处理。 2、微弱信号的放大，数字电路不能完成。 3、大功率放大电路，只能由模拟电路完成。 4、与物理世界的接口，必须经过一定的模拟信号处理。 5、与传输介质接口（载波传输），主要应用模拟信号。 6、易于实现各种非线性电路，如相乘器等。
完整的电子系统是模拟－数字混合系统，
F
=AB
或门 F=A+B
&
=A+B
F
=AB
第11章11 2
TTL与非门组件就是将若干个与非门电路， 经过集成电路工艺制作在同一芯片上。
+VC 14 13 12 11 10 9 8 74LS00组件含有
两个输入端的与
&
&
非门四个。
74LS00
集成逻辑门电路和组合逻辑电路PPT
前一页 后一页
(3) A(A+B) = AB (4) A+AB = A+B
被证((65吸明)) A(收：ABA ++B A)A B. B (=A A+A BA ) =A B A(A B A B A)A A+AB B =AA+A =1
例如： A A B C D E A B C DE 返回
7
11.2.2 逻辑函数的表示方法
结合律 (A+B)+C=A+(B+C)
普通代数
(A . B) . C = A . (B .C) 分配律 A. (B+C) =A.B+A .C
不适用！
A+(B . C)=(A+B) . (A+C)
5
返回
前一页 后一页
证: (A+B) . (A+C) A+(B. .C)=(A+B) (A+C)
A A A C B A B C
组合逻辑电路：任何时刻电路的输出状 态只取决于该时刻的输入状态，而与该时刻 以前的电路状态无关。
输入
X1
Y1
X2
组合逻辑电路
Y2
...
Xn
Yn
组合逻辑电路框图
输出
15
返回
前一页 后一页
11.3.1 组合逻辑电路的分析
已知逻辑电路 确定 逻辑功能 分析步骤： 1 . 由逻辑图写出输出端的逻辑表达式 2. 运用逻辑代数化简或变换 3. 列真值表 4. 分析逻辑功能
n个变量则有2n个最小项
以三个变量为例，则有8个最小项，编号如下表：
最小项 ABC ABC ABC ABC ABC ABC AB C ABC 编 号 m0 m1 m2 m3 m4 m5 m6 m7
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ABCD
& 1 ABCD F2报警信号
F2 1 ABCD F1
当A=1 B=0 C=0 D=1时, F1=1 密码:1001
密码拨对时, F1=1 , F2=0
密断码开S拨时错, 时F1,=F01,=F02,=F02=密1 码锁电路不工作
24
11.2 组合逻辑电路
（二）组合逻辑电路的设计
根据逻辑功能要求 设计 逻辑电路
报警信号为0，锁打开而不发出报警信号。拨错密码则开
锁信号为0，报警信号为1，锁打不开而警铃报警。试分析
该电路的密码是多少。
S
A
5V
B
1
1k
&
1
&
F1 (开锁信号)
C
1
D
&
F2 (报警信号)
23
11.2 组合逻辑电路
S
A
5V
B
1B
1k
& ABCD 1
&
1 ABCD
F1开锁信号
C
1
C
D
F1 1 ABCD ABCD
例 2：分析下图的逻辑功能
A . & A .B B.
1
&
A
& Y
A•B
1
B
化简
. (1) 写出逻辑式 Y = AB AB = AB +AB
21
11.2 组合逻辑电路
(2) 列逻辑状态表
AB
Y
Y= AB +AB
逻辑式
0 0 1 =A B =A B
01 0
10
0
A
11
1
B
=1
Y
(3) 分析逻辑功能
逻辑符号
被加数 B
向高位的进位数 C
AB F C
00 0 0
01 1 0 10 1 0 11 0 1
(2)根据真值表写出逻辑表达式。
42
11.2 组合逻辑电路
A B F C F AB AB A B 异或
00 1 0
C A B
与
01 1 0
10 1 0
11 0 1
(3)根据逻辑表达式画出逻辑电路。
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
YB ABC ABC
34
11.2 组合逻辑电路
解：由题中给出的逻辑要求，列逻辑状态表
A
B
C
YA
YB
YC
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
YC ABC
35
11.2 组合逻辑电路
对已写出的函数式化简
为减少所用门数,将上式变换为: 1 1 1
F R Y G R(Y G) RG R Y G R(Y G)YG
F 1 0 0 1 0 1 1 1
39
11.2 组合逻辑电路
(4) 画逻辑图
R
&
Y
>1
>1
>1 F
>1
& G
KA KA
发生故障时，F=1，晶体管导通, 继电器KA通 电，其触点闭合, 故障指示灯亮。
真值表： AF
01 10
逻辑表达式：
FA
+R
220V
AY
F-
波形：
A0 1 F 10
11
11.1 集成门电路
（二）集成复合门电路
CMOS电路：场效应管组成的集成电路
(1) 静态功耗低（每门只有0.01mW, TTL每门10mW) (2) 抗干扰能力强 (3) 中小规模集成电路主流 (4) 允许电源电压范围宽 ( 3 ~ 18V ) TTL电路：晶体管组成的集成电路
第11章 组合逻辑电路
第11章 组合逻辑电路
11.1 集成门电路 11.2 组合逻辑电路
1
11.1 集成门电路
11.1 集成门电路
1. 模拟信号
电子电路中的信号
模拟信号 数字信号
模拟信号：随时间连续变化的信号
正弦波信号
t
三角波信号
t
2
11.1 集成门电路
处理模拟信号的电路称为模拟电路。如整流 电路、放大电路等，注重研究的是输入和输出 信号间的大小及相位关系。
0 00 0 0 01 1 0 10 1
一种组合中，输入变量
0 11 0
之间是“与”关系，
1 00 1
对应于Y=1，若输入变量为“1”，则 取输入变量本身(如 A )；若输入变
1 1 1
0 1 1
1 0 1
0 0 1
量为“0”则取其反变量(如 A )。
28
11.2 组合逻辑电路
2. 逻辑式
Y ABC ABC ABC ABC
A BC Y
0 00 0 0 01 1 0 10 1 0 11 0 1 00 1 1 01 0 1 10 0 1 11 1
27
11.2 组合逻辑电路
2. 逻辑式 用“与”“或”“非”等运算来表达逻辑函数的表达式。
(1)由逻辑状态表写出逻辑式
A BC Y
取 Y=“1”( 或Y=“0” ) 列逻辑式 取 Y = “1”
设A、B、C 分别代表特快、直快、普快 开车信号分别为YA、 YB 、 YC
31
11.2 组合逻辑电路
解：由题中给出的逻辑要求，列逻辑状态表
A
B
C
YA
YB
YC
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
32
11.2 组合逻辑电路
解：由题中给出的逻辑要求，列逻辑状态表
反演律 反演律
= AB +AB
19
11.2 组合逻辑电路
(3) 列逻辑状态表
AB
Y
00 0 01 1
10 1
11 0
(4) 分析逻辑功能
Y= AB +AB =A B
逻辑式
A
=1
Y
B
逻辑符号
输入相同输出为“0”，输入相异输出为“1”，
称为“异或”逻辑关系。这种电路称“异或”
门。
20
11.2 组合逻辑电路
A B
. .
& Y1
. . A B
&
&
Y
. . Y3 B A B
(1) 写出逻辑表达式
Y = Y2 Y3 = A .AB B. A.B
18
11.2 组合逻辑电路
(2) 应用逻辑代数化简
Y = A A. B B. A.B
= A .AB +B A.B = A .AB +B A.B = A .(A+B) +B (A. +B)
逻辑表达式：
F F AB
波形：
A00 1 1
01 0 1
B
01 1 1
F
7
11.1 集成门电路
例1：下图所示为某三层办公楼的防盗报警电路， 办公楼的三层大门上各装一个微动开关S1、S2 和S3。门关上时，开关闭合;当任一层门被打开 时，报警灯亮。试说明该电路的工作原理。
8
11.1 集成门电路
2.与门电路
A
B
C
YA
YB
YC
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
YA ABC ABC ABC ABC 33
11.2 组合逻辑电路
解：由题中给出的逻辑要求，列逻辑状态表
A
B
C
YA
YB
YC
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
100ຫໍສະໝຸດ 1A&
F
B
AB F
00 1 01 1 10 1 11 0
规律： 任0则1 全1则0
14
11.1 集成门电路
15
11.2 组合逻辑电路 11.2 组合逻辑电路