项目1时钟源电路的制作.ppt
合集下载
数电课程设计-数字电子钟PPT课件
5
3 设计方案的选择与论证
数字电子钟系统框图如下:
图3.1 数 字 电 子 钟 系 统 框 图
6
3 设计方案的选择与论证
3.1) 时间脉冲产生电路
振荡器是数字钟的核心。振荡器的稳定度及频率的 精确度决定了数字钟计时的准确程度。
由集成逻辑门与RC组成的时钟源振荡器或由集成 电路定时器555与RC组成的多谐振荡器作为时间 标准信号源。
本实验中采用4040来构成分频电路。CD4040计数 为最高为12级2进制计数器，可以将32767HZ的信 号先分频为8HZ，再分为1HZ的信号。如图4.1所示 ，可以直接实现振荡和分频的功能。
16
4 电路设计计算与分析
4.2) 时、分、秒计数器
数字钟的计数电路用两个六十进制计数电路和24进 制计数电路实现的。
数字电子钟设计目的数字电子钟设计目的设计任务和要求设计任务和要求设计方案的选择与论证设计方案的选择与论证电路设计计算与分析电路设计计算与分析元器件明细表元器件明细表11掌握数字钟的设计掌握数字钟的设计22熟悉集成电路的使用方法熟悉集成电路的使用方法11显示显示时时分分秒22可以可以2424小时制或小时制或1212小时制小时制
本设计校时电路是将各个位上的使能端引出接一个 单刀双掷开关，一端（1端）接低位的进位信号，另 一端（2端）接校时电路。校正某位上的时间时，可 以将相应位的开关接到2端，通过拨动校时电路就能 实现校时功能。
12
3 设计方案的选择与论证
3.5) 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出 现整点前数秒内，数字钟会自动报时，以示提醒。
J2是时校正开关。不校正时，J2开关是连接上面的 ，即连接正常计数。当校正时位时，首先截断正常的 计数通路，然后再进行人工出触发计数加到需要校正 的计数单元的输入端，校正好后，再转入正常计时状 态即可。
3 设计方案的选择与论证
数字电子钟系统框图如下:
图3.1 数 字 电 子 钟 系 统 框 图
6
3 设计方案的选择与论证
3.1) 时间脉冲产生电路
振荡器是数字钟的核心。振荡器的稳定度及频率的 精确度决定了数字钟计时的准确程度。
由集成逻辑门与RC组成的时钟源振荡器或由集成 电路定时器555与RC组成的多谐振荡器作为时间 标准信号源。
本实验中采用4040来构成分频电路。CD4040计数 为最高为12级2进制计数器，可以将32767HZ的信 号先分频为8HZ，再分为1HZ的信号。如图4.1所示 ，可以直接实现振荡和分频的功能。
16
4 电路设计计算与分析
4.2) 时、分、秒计数器
数字钟的计数电路用两个六十进制计数电路和24进 制计数电路实现的。
数字电子钟设计目的数字电子钟设计目的设计任务和要求设计任务和要求设计方案的选择与论证设计方案的选择与论证电路设计计算与分析电路设计计算与分析元器件明细表元器件明细表11掌握数字钟的设计掌握数字钟的设计22熟悉集成电路的使用方法熟悉集成电路的使用方法11显示显示时时分分秒22可以可以2424小时制或小时制或1212小时制小时制
本设计校时电路是将各个位上的使能端引出接一个 单刀双掷开关，一端（1端）接低位的进位信号，另 一端（2端）接校时电路。校正某位上的时间时，可 以将相应位的开关接到2端，通过拨动校时电路就能 实现校时功能。
12
3 设计方案的选择与论证
3.5) 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出 现整点前数秒内，数字钟会自动报时，以示提醒。
J2是时校正开关。不校正时，J2开关是连接上面的 ，即连接正常计数。当校正时位时，首先截断正常的 计数通路，然后再进行人工出触发计数加到需要校正 的计数单元的输入端，校正好后，再转入正常计时状 态即可。
数字钟时钟电路图设计
个人收集整理仅供参考学习数字钟电路目录前言：错误!未定义书签。
1.设计目的错误!未定义书签。
2.设计功能要求错误!未定义书签。
3.电路设计错误!未定义书签。
3.1设计方案错误!未定义书签。
3.2单元电路的设计错误!未定义书签。
3.2.1主体电路部分错误!未定义书签。
振荡电路错误!未定义书签。
计数电路错误!未定义书签。
校时电路错误!未定义书签。
译码与显示电路错误!未定义书签。
5.总结错误!未定义书签。
致谢错误!未定义书签。
参考文献错误!未定义书签。
附录错误!未定义书签。
前言：中国是世界上最早发明计时仪器的国家。
有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器——浑天仪。
东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。
盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。
第一个机械钟的灵魂——擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。
它比十四世纪欧洲出现的机械钟先行了六个世纪。
第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。
并取代机械钟做了更精确的时间标准。
早在1880年，法国人皮埃尔·居里和保罗·雅克·居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。
科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。
经过测试，一只高精度的石英钟表，每年的误差仅为3-5秒。
1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。
在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。
大约在 1970 年前后，石英钟表开始进入市场，风靡全球。
数字钟电路分析与制作讲义(PPT 159张)
上一页 下一页 返回
项目实施 一、理论知识
2.同步RS触发器 在数字系统中，为协调各部分的工作状态，需要由时钟CP 来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触 发器称为时钟触发器。时钟触发器又可分为同步触发器、主 从触发器、边沿触发器。这里主要讨沦同步RS触发器。 1)电路组成和符号 同步RS触发器是在基本RS触发器的基础上增加两个控制门 及一个控制信号，让输入信号经过控制门传送，如图7. 19 所示。
上一页 下一页 返回
项目实施 一、理论知识
2)逻辑功能分析
当 R S 0 时， Q Q 1 不是触发器的定义状态，此状态被 D D
称为不定状态。要避免不定状态，则对输入信号要有约束条 件:
当 R 0 ,S 1 时， D D 触发器的初态不管是0还是1，由于 RD 0
下一页 返回
项目实施 一、理论知识
2)二进制 数字电路中应用最广泛的是二进制。二进制是以2为基数的 计数制。在二进制中，每位只有0和1两个数码，它的进位规 则是“逢二进一”。 3)二-十进制的相互转换 (1)二进制数转换成十进制数，只要将二进制数的各位加权 系数求和即可。 (2)十进制数转换成二进制数，用“除2取余数后余先排”法。 4)八进制和十六进制 用二进制表示数时，数码串很长，书写和显示都不方便，在 计算机上常用八进制和十六进制。
项目实施 一、理论知识
3) TTL非门 74LS04内含6个非门，其引脚排列如图7. 8所示， 74LS04的逻辑表达式为:
4) TTL或非门 74LS02内含4个二输入或非门，其引脚排列如图7. 9所示， 74 LS02的逻辑表达式为:
第三章时钟电路与复位电路ppt课件
2.5 I/O端口电路与电气特性
❖ P0、P1、P2、P3
既有字节地址，也有位地址，对相应的地址单元 进行写操作，就完成了相应端口的输入/输出操作
❖ 1个全双工的串行I/O口，用于扩展I/O口或用作串
行异步通信（第五章专门介绍）
2.5.1 I/O接口内部电路结构 P0端口
➢双向I/O端口 ➢数据/地址复用总线
89C51
振荡电路
89C51（CHMOS工艺）的 外部输入为X1，X2悬空
HMOS工艺的芯片
2.基本时序单位
❖ 振荡周期：1/fOSC 最小的时序单位
❖ 状态（S）周期：2/fOSC 包含两个节拍(P1、P2)，一个节拍为1个振荡周期。
❖ 机器周期MC： 12/fOSC 6个状态，S1-S6，12个节拍(S1P1、S1P2、S2P1、 S2P2…)，12个振荡周期
CMOS与TTL电平关系表
P3.0 RXD 串行接收 P3.1 TXD 串行发送
P3.4 T0 计数0输入 P3.5 T1 计数1输入
P3.2 /INT0 外中断0输入 P3.6 /WR 写信号引脚
P3.3 /INT1 外中断1输入 P3.7 /RD 读信号引脚
2.5.2 I/O端口负载能力
P0口每一位输出可驱动8个LSTTL负载，当作地 址/数据输出时是标准的三态双向口。当作为通用I/O 接口使用时是开漏输出，只有灌负载能力没有拉负载 能力。要想得到拉负载能力需外接一个上拉电阻才行。
低功耗工作方式
低功耗工作方式
➢进入待机：使IDL=1即可。
➢进入掉电：使PD=1即可，进入后，可将VCC降至 2V（保持RAM、SFR），但在退出掉电时，先使电 压升至正常电压。
数字钟的设计与制作ppt课件
有校时功能。 3)、要求电路具有整点报时功能，报时声
响为四低一高，最后一响正好为整点。 其中：2〕、3〕为学生的扩展〔选做〕
部分 2．完成安装及调试。 3．写出设计总结报告。
明确数字钟的总体方案
1．秒脉冲信号源 本系统中的振荡电路选用555定时器构成的
多谐振荡器。 2．计数器 有了时间规范“秒〞信号后，就可以根据
数字钟的设计与制造
主要内容
设计的根本步骤 设计要求 明确数字钟的总体方案 划分并实施功能部件 数字钟的组装与调试 静态和动态检测与调试
设计步骤
方案设计-----根据设计义务书给定的技术目 的和条件，初步设计出完好的电路
方案实验------对所选定的设计方案进展装调 实验。
工艺设计------完成制造测试样机所必需的文 件资料，包括整机构造设计及印制电路板设 计等。
调试的方法地在电路的输入端加上所需 的信号源，并循着信号的注射逐级检测 各有关点的波形、参数和性能目的能否 满足设计要求， 如必要，要对电路参数作进一步伐整。 发现问题，要排除缺点。
样机制造及调试------包括组装、焊接、调试 等。
总结鉴定------考核样机能否全面到达规定的 技术目的，同时写出设计总结报告
数字钟的设计要求
1．数字钟应具有以下功能： 1)、设计一台能直接显示“时〞、“分〞、
“秒〞的数字钟，要求24小时为一计时周期。 2)、当电路发生走时误差时，要求电路具
路，用万用表电压档监测电源电压，察看有 无异常景象：如冒烟、异常气味等， 如发现异常情况，立刻切断电源，排除缺点 如无异常情况，分别丈量各关键点直流电压， 如静态任务点、输入端和输出端的逻辑关系 等能否在正常任务形状下，如不符，那么改 换元器件等，使电路正常。
响为四低一高，最后一响正好为整点。 其中：2〕、3〕为学生的扩展〔选做〕
部分 2．完成安装及调试。 3．写出设计总结报告。
明确数字钟的总体方案
1．秒脉冲信号源 本系统中的振荡电路选用555定时器构成的
多谐振荡器。 2．计数器 有了时间规范“秒〞信号后，就可以根据
数字钟的设计与制造
主要内容
设计的根本步骤 设计要求 明确数字钟的总体方案 划分并实施功能部件 数字钟的组装与调试 静态和动态检测与调试
设计步骤
方案设计-----根据设计义务书给定的技术目 的和条件，初步设计出完好的电路
方案实验------对所选定的设计方案进展装调 实验。
工艺设计------完成制造测试样机所必需的文 件资料，包括整机构造设计及印制电路板设 计等。
调试的方法地在电路的输入端加上所需 的信号源，并循着信号的注射逐级检测 各有关点的波形、参数和性能目的能否 满足设计要求， 如必要，要对电路参数作进一步伐整。 发现问题，要排除缺点。
样机制造及调试------包括组装、焊接、调试 等。
总结鉴定------考核样机能否全面到达规定的 技术目的，同时写出设计总结报告
数字钟的设计要求
1．数字钟应具有以下功能： 1)、设计一台能直接显示“时〞、“分〞、
“秒〞的数字钟，要求24小时为一计时周期。 2)、当电路发生走时误差时，要求电路具
路，用万用表电压档监测电源电压，察看有 无异常景象：如冒烟、异常气味等， 如发现异常情况，立刻切断电源，排除缺点 如无异常情况，分别丈量各关键点直流电压， 如静态任务点、输入端和输出端的逻辑关系 等能否在正常任务形状下，如不符，那么改 换元器件等，使电路正常。
【VIP专享】数字钟电路的制作与调试
P4 数字钟电路的制作与调试
学习目标 ——会应用脉冲产生、整形电路。 ——会制作分频电路。 ——会用中规模集成电路制作出组合逻辑电路和时序逻辑电路。 ——能制作并调试数字钟电路。
工作任务 数字钟制作的具体要求如下： 1．能进行正常的时、分、秒计时功能。使用 6 个七段发光二极管数码管显示时间。其中 时位以 24 小时为计数周期。 2．能进行手动校时。利用三个单刀双掷开关分别对时位、分位、秒位进行校正。 3．会制作整点报时电路。 4．能绘制数字钟电路的原理图和印制板布线图。 5．列出数字钟电路的元器件明细清单。 6．写出数字钟电路的安装与调试说明，并按步骤进行制作与调试。
译码显示电路
时 计数器
校时 电路
分 计数器
报时 电路
图 4-0-1 数字钟整体框图
- 105 -
6.培养学生观察、思考、对比及分析综合的能力。过程与方法1.通过观察蚯蚓教的学实难验点，线培形养动观物察和能环力节和动实物验的能主力要；特2征.通。过教对学观方察法到与的教现学象手分段析观与察讨法论、，实对验线法形、动分物组和讨环论节法动教特学征准的备概多括媒，体继课续件培、养活分蚯析蚓、、归硬纳纸、板综、合平的面思玻维璃能、力镊。子情、感烧态杯度、价水值教观1和.通过学理解的蛔1虫.过观适1、察于程3观阅 六蛔寄.内列 察读 、虫生出 蚯材 让标容生常 蚓3根料 学本教活.见 身了 据： 生，师的2、的 体解 问巩鸟 总看活形作 用线 的蛔 题固类 结雌动态业 手形虫 自练与 本雄学、三： 摸动 状对 学习人 节蛔生结4、、收 一物 和人 后同类 课虫活构请一 蚯集 摸并 颜体 回步关 重的动、学、 蚓鸟 蚯归 色的 答学系 点形教生生让 在类 蚓纳 。危 问习从 并状学理列学 平的线 蚯害 题四线人 归、意特出四生 面体形 蚓以、形类 纳大图点常、五观 玻存 表动 的及鸟 请动文 本小引以见引、察 璃现 ，物 身预3类 学物明 节有言及的、导巩蚯 上状 是的 体防之 生和历 课什根蚯环怎学固蚓 和， 干主 是感所 列环史 学么据蚓节二样生练引 牛鸟 燥要 否染以 举节揭 到不上适动、区回习导 皮类 还特 分的分 蚯动晓 的同节于物让分答。学 纸减 是征 节方布 蚓物起 一，课穴并学蚯课生 上少 湿。 ?法广 的教， 些体所居归在生蚓前回 运的 润4；泛 益学鸟色生纳.靠物完的问答 动原 的蛔4， 处目类 习和活环近.在成前题蚯 的因 ？虫了以 。标就 生体的节身其实端并蚓 快及 触寄解上知同 物表内特动体结验和总利的 慢我 摸生蚯适识人 学有容点物前构并后结用生 一国 蚯在蚓于与类 的什，的端中思端线问活 样的 蚓人的飞技有 基么引进主的的考?形题环 吗十 体生行能着 本特出要几变以动，境 ？大 节活的1密 方征本“特节化下物.让并 为珍 近会习形理切 法。课生征有以问的学引 什稀 腹小性态解的 。2课物。什游题主.生出 么鸟 面起结和结蛔关观题体么戏：要明蚯 ？类 处哪利适构虫系察：的特的特确蚓等 ，些用于特适。蛔章形殊形征，这资 是疾板穴点于可虫我态结式。生种料 光病书居是寄的们结构，五物典， 滑？小生重生鸟内学构，学、的型以 还5结活要生类部习与.其习巩结的爱 是如鸟的原活生结了功颜消固构线鸟 粗何类形因的存构腔能色化练特形护 糙预适态之结的，肠相是系习点动鸟 ？防于、一构现你动适否统。都物为蛔飞结。和状认物应与的是。主虫行构课生却为和”其结与题病的、本理不蛔扁的他构环以？特生8特乐虫形观部特8境小三征理页点观的动位点相组、梳等这；，哪物教相，适为引理方些2鸟，育同师.应单导知面鸟掌类结了；？生的位学识的你握日构解2互.。办生特认线益特了通动手观征识形减点它过，抄察；吗动少是们理生报蛔5？物，与的解.参一虫了它和有寄主蛔与份结解们环些生要虫其。构蚯都节已生特对中爱。蚓会动经活征人培鸟与飞物灭相。类养护人吗的绝适这造兴鸟类？主或应节成趣的的为要濒的课情关什特临？就危感系么征灭来害教；？；绝学，育，习使。我比学们它生可们理以更解做高养些等成什的良么两好。类卫动生物习。惯根的据重学要生意回义答；的3.情通况过，了给解出蚯课蚓课与题人。类回的答关：系线，形进动行物生和命环科节学动价环值节观动的物教一育、。根教据学蛔重虫点病1.引蛔出虫蛔适虫于这寄种生典生型活的线结形构动和物生。理二特、点设；置2.问蚯题蚓让的学生生活思习考性预和习适。于穴居生活的形态、结构、生理等方面的特征；3.线形动物和环节动物的主要特征。
学习目标 ——会应用脉冲产生、整形电路。 ——会制作分频电路。 ——会用中规模集成电路制作出组合逻辑电路和时序逻辑电路。 ——能制作并调试数字钟电路。
工作任务 数字钟制作的具体要求如下： 1．能进行正常的时、分、秒计时功能。使用 6 个七段发光二极管数码管显示时间。其中 时位以 24 小时为计数周期。 2．能进行手动校时。利用三个单刀双掷开关分别对时位、分位、秒位进行校正。 3．会制作整点报时电路。 4．能绘制数字钟电路的原理图和印制板布线图。 5．列出数字钟电路的元器件明细清单。 6．写出数字钟电路的安装与调试说明，并按步骤进行制作与调试。
译码显示电路
时 计数器
校时 电路
分 计数器
报时 电路
图 4-0-1 数字钟整体框图
- 105 -
6.培养学生观察、思考、对比及分析综合的能力。过程与方法1.通过观察蚯蚓教的学实难验点，线培形养动观物察和能环力节和动实物验的能主力要；特2征.通。过教对学观方察法到与的教现学象手分段析观与察讨法论、，实对验线法形、动分物组和讨环论节法动教特学征准的备概多括媒，体继课续件培、养活分蚯析蚓、、归硬纳纸、板综、合平的面思玻维璃能、力镊。子情、感烧态杯度、价水值教观1和.通过学理解的蛔1虫.过观适1、察于程3观阅 六蛔寄.内列 察读 、虫生出 蚯材 让标容生常 蚓3根料 学本教活.见 身了 据： 生，师的2、的 体解 问巩鸟 总看活形作 用线 的蛔 题固类 结雌动态业 手形虫 自练与 本雄学、三： 摸动 状对 学习人 节蛔生结4、、收 一物 和人 后同类 课虫活构请一 蚯集 摸并 颜体 回步关 重的动、学、 蚓鸟 蚯归 色的 答学系 点形教生生让 在类 蚓纳 。危 问习从 并状学理列学 平的线 蚯害 题四线人 归、意特出四生 面体形 蚓以、形类 纳大图点常、五观 玻存 表动 的及鸟 请动文 本小引以见引、察 璃现 ，物 身预3类 学物明 节有言及的、导巩蚯 上状 是的 体防之 生和历 课什根蚯环怎学固蚓 和， 干主 是感所 列环史 学么据蚓节二样生练引 牛鸟 燥要 否染以 举节揭 到不上适动、区回习导 皮类 还特 分的分 蚯动晓 的同节于物让分答。学 纸减 是征 节方布 蚓物起 一，课穴并学蚯课生 上少 湿。 ?法广 的教， 些体所居归在生蚓前回 运的 润4；泛 益学鸟色生纳.靠物完的问答 动原 的蛔4， 处目类 习和活环近.在成前题蚯 的因 ？虫了以 。标就 生体的节身其实端并蚓 快及 触寄解上知同 物表内特动体结验和总利的 慢我 摸生蚯适识人 学有容点物前构并后结用生 一国 蚯在蚓于与类 的什，的端中思端线问活 样的 蚓人的飞技有 基么引进主的的考?形题环 吗十 体生行能着 本特出要几变以动，境 ？大 节活的1密 方征本“特节化下物.让并 为珍 近会习形理切 法。课生征有以问的学引 什稀 腹小性态解的 。2课物。什游题主.生出 么鸟 面起结和结蛔关观题体么戏：要明蚯 ？类 处哪利适构虫系察：的特的特确蚓等 ，些用于特适。蛔章形殊形征，这资 是疾板穴点于可虫我态结式。生种料 光病书居是寄的们结构，五物典， 滑？小生重生鸟内学构，学、的型以 还5结活要生类部习与.其习巩结的爱 是如鸟的原活生结了功颜消固构线鸟 粗何类形因的存构腔能色化练特形护 糙预适态之结的，肠相是系习点动鸟 ？防于、一构现你动适否统。都物为蛔飞结。和状认物应与的是。主虫行构课生却为和”其结与题病的、本理不蛔扁的他构环以？特生8特乐虫形观部特8境小三征理页点观的动位点相组、梳等这；，哪物教相，适为引理方些2鸟，育同师.应单导知面鸟掌类结了；？生的位学识的你握日构解2互.。办生特认线益特了通动手观征识形减点它过，抄察；吗动少是们理生报蛔5？物，与的解.参一虫了它和有寄主蛔与份结解们环些生要虫其。构蚯都节已生特对中爱。蚓会动经活征人培鸟与飞物灭相。类养护人吗的绝适这造兴鸟类？主或应节成趣的的为要濒的课情关什特临？就危感系么征灭来害教；？；绝学，育，习使。我比学们它生可们理以更解做高养些等成什的良么两好。类卫动生物习。惯根的据重学要生意回义答；的3.情通况过，了给解出蚯课蚓课与题人。类回的答关：系线，形进动行物生和命环科节学动价环值节观动的物教一育、。根教据学蛔重虫点病1.引蛔出虫蛔适虫于这寄种生典生型活的线结形构动和物生。理二特、点设；置2.问蚯题蚓让的学生生活思习考性预和习适。于穴居生活的形态、结构、生理等方面的特征；3.线形动物和环节动物的主要特征。
数字钟时钟电路图
输入输出
输入输入输出
清零
图4图5
图6
输入
输出
CK
CR
EN
上升沿
L
H
加计数
L
L
上升沿
加计数
下降沿
L
X
保持
X
L
上升沿
上升沿
L
L
H
L
下降沿
X
L
X
全为L
上表:CD4518的功能表
振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。
根据图7可知电路的工作原理是：石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。并且一个CD4518可以组成两个十分频电路即：CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。这样经过六次分频最后可以得到1Hz的频率。
图10
（二）“12翻1”小时计数器电路
（1）电路如图11所示
图11
“12翻1”小时计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。
表3“12翻1”小时计时时序
十位
个位
十位
个位
CK
Q10
Q03 Q02 Q01 Q00
3.2单元电路的设计
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。
输入输入输出
清零
图4图5
图6
输入
输出
CK
CR
EN
上升沿
L
H
加计数
L
L
上升沿
加计数
下降沿
L
X
保持
X
L
上升沿
上升沿
L
L
H
L
下降沿
X
L
X
全为L
上表:CD4518的功能表
振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。
根据图7可知电路的工作原理是：石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。并且一个CD4518可以组成两个十分频电路即：CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。这样经过六次分频最后可以得到1Hz的频率。
图10
（二）“12翻1”小时计数器电路
（1）电路如图11所示
图11
“12翻1”小时计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。
表3“12翻1”小时计时时序
十位
个位
十位
个位
CK
Q10
Q03 Q02 Q01 Q00
3.2单元电路的设计
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。
项目1时钟源电路的制作
工业控制系统
为PLC、传感器和执行 器提供时钟信号，确保
系统同步运行。
03
制作流程与步骤
BIG DATA EMPOWERS TO CREATE A NEW
ERA
确定设计方案
1 2
确定电路功能
首先需要明确时钟源电路需要实现的功能，例如 是否需要提供秒、分、时等时间信息，是否需要 具有闹钟功能等。
选择合适的芯片
根据设计需求，选择合适的芯片作为时钟源，例 如常用的石英晶体振荡器或实时时钟芯片。
3
设计电路原理图
根据选定的芯片和功能需求，设计出相应的电路 原理图。
准备材料和工具
材料
包括电路板、芯片、电阻、电容、电 感等电子元件，以及必要的连接线。
工具
包括焊台、焊锡、万用表、示波器等 电子测量工具，以及螺丝刀、钳子等 常用工具。
ERA
项目总结
项目目标完成情况
我们成功地制作了时钟源电路，并实现了预期的功能。该 电路能够提供稳定、精确的时钟信号，满足项目的基本要 求。
遇到的问题与解决方案
在制作过程中，我们遇到了时钟信号不稳定和电路噪声较 大的问题。通过优化电路设计和采用低噪声元件，我们有 效地解决了这些问题。
团队合作
在整个项目中，团队成员之间保持了良好的沟通与协作。 通过分工合作，我们高效地完成了各项任务，共同克服了 遇到的困难。
对未来项目的展望
持续改进与创新
在未来的项目中，我希望能够进一步优化时钟源电路的性能，探索 新的设计方法和应用领域，推动技术的创新与发展。
团队合作与个人成长
通过参与更多项目，我希望与团队成员共同成长，提高团队协作效 率，实现更高的项目目标。
理论与实践结合
单片机时钟PPT课件
初值
EA=1;//开总中断 ET0=1;//开启定时器0中断 EX0=1;//开启外部中断,外部中断用于调整 时间
PT0=1;//将定时器0中断设置高优先级,调整时间期不停止计时 TR0=1;//启动定时器0
}
/*----------1ms 延时函数---------*/
void delay(uint
设计方案
本设计主要设计了一个基于AT89C51单片机 的电子时钟。并在液晶屏上显示相应的时 间，日期和星期。并通过一个控制键用来 实现时间的调节。应用Proteus的ISIS软件实 现了单片机电子时钟系统的设计与仿真。 该方法仿真效果真实、准确，节省了硬件 资源。
该设计的硬件部分主要包括89C51多功能接 口芯片用于开发电子时钟芯片、液晶显示 器用于显示时间。
单片机型号的选择
通过对多种单片机性能的分析，最终认为 89C51是最理想的电子时钟开发芯片。89C51 是一种带4K字节闪烁可编程可擦除只读存储 器的低电压，高性能CMOS8位微处理器，器 件采用ATMEL高密度非易失存储器制造技术 制造，与工业标准的MCS-51指令集和输出管 脚相兼容。由于将多功能8位CPU和闪烁存储 器组合在单个芯片中，ATMEL的89C51是一 种高效微控制器，而且它与MCS-51兼容，且 具有4K字节可编程闪烁存储器和1000写/擦
/*--定时计数器T0及中断初始化函数--*/
void init(void)
{ TMOD=0x01;//设置定时器0为工作方式1 TH0=(65536-50000)/256;//16位计数初值除以256得到高8位初值 TL0=(65536-50000)%256;//16位计数初值除以256的余数得到低8位
bit flag; uchar setup_bit=0;//setup_bit用于计数移位次数 EX0=0;//关闭中断函数 do//循环 {
EA=1;//开总中断 ET0=1;//开启定时器0中断 EX0=1;//开启外部中断,外部中断用于调整 时间
PT0=1;//将定时器0中断设置高优先级,调整时间期不停止计时 TR0=1;//启动定时器0
}
/*----------1ms 延时函数---------*/
void delay(uint
设计方案
本设计主要设计了一个基于AT89C51单片机 的电子时钟。并在液晶屏上显示相应的时 间，日期和星期。并通过一个控制键用来 实现时间的调节。应用Proteus的ISIS软件实 现了单片机电子时钟系统的设计与仿真。 该方法仿真效果真实、准确，节省了硬件 资源。
该设计的硬件部分主要包括89C51多功能接 口芯片用于开发电子时钟芯片、液晶显示 器用于显示时间。
单片机型号的选择
通过对多种单片机性能的分析，最终认为 89C51是最理想的电子时钟开发芯片。89C51 是一种带4K字节闪烁可编程可擦除只读存储 器的低电压，高性能CMOS8位微处理器，器 件采用ATMEL高密度非易失存储器制造技术 制造，与工业标准的MCS-51指令集和输出管 脚相兼容。由于将多功能8位CPU和闪烁存储 器组合在单个芯片中，ATMEL的89C51是一 种高效微控制器，而且它与MCS-51兼容，且 具有4K字节可编程闪烁存储器和1000写/擦
/*--定时计数器T0及中断初始化函数--*/
void init(void)
{ TMOD=0x01;//设置定时器0为工作方式1 TH0=(65536-50000)/256;//16位计数初值除以256得到高8位初值 TL0=(65536-50000)%256;//16位计数初值除以256的余数得到低8位
bit flag; uchar setup_bit=0;//setup_bit用于计数移位次数 EX0=0;//关闭中断函数 do//循环 {
项目1 时钟源电路的制作
电子器件 工作状态 主要优点
项目1 门电路构成的时钟源制作
1.1.3 数字电路的分类
根据电路结构不同分 分立元件电路
将晶体管、电阻、电 将晶体管、电阻、 容等元器件用导线在线路 板上连接起来的电路。 板上连接起来的电路。
集 成 电 路
将上述元器件和导线通过半 导体制造工艺做在一块硅片上而 成为一个不可分割的整体电路。 成为一个不可分割的整体电路。
项目1 门电路构成的时钟源制作
电路功能说明： 晶体管T接成射极跟随器，可使输出级与前级隔离， 电位器电路RP变化几十千欧也不会影响电路的工作状态， 因此，电路具有输出频率范围宽、输出波形好、带负载 能力强的特点。电路的输出频率可由下式计算：
1 f0= 2( R 0 + RP)C
式中R0为门电路内部等效电阻，一般为几百欧姆， 输出频率可从几Hz到几兆Hz变化，改变电容C实现频率 粗调，调节RP实现频率细调。
项目1 门电路构成的时钟源制作
1.2相关知识 逻辑代数概述 相关知识2 相关知识
主要要求： 主要要求：
的含义。 理解逻辑值 1 和 0 的含义。 理解逻辑体制的含义。 理解逻辑体制的含义。
项目1 门电路构成的时钟源制作
1.2.1 逻辑代数
用于描述客观事物逻辑关系的数学工具， 用于描述客观事物逻辑关系的数学工具，又称布尔代数 或开关代数。 (Boole Algebra)或开关代数。 逻辑指事物因果关系的规律。 逻辑指事物因果关系的规律。 与普通代数比较 相似处 相异处 用字母表示变量，用代数式描述客观事物间的关系。 用字母表示变量，用代数式描述客观事物间的关系。 逻辑代数描述客观事物间的逻辑关系，相应的函数 逻辑代数描述客观事物间的逻辑关系， 称逻辑函数，变量称逻辑变量。 称逻辑函数，变量称逻辑变量。 逻辑变量和逻辑函数的取值都只有两个， 逻辑变量和逻辑函数的取值都只有两个 ， 通常用 1和 0 表示。 和 表示。 运算规律有很多不同。 运算规律有很多不同。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
双极型数字集成电路
以双极型晶体管 作为基本器件
单极型数字集成电路
以单极型晶体管 作为基本器件 例如 CMOS
例如 TTL、ECL
项目1 门电路构成的时钟源制作
根据集成密度不同分
集成电路 集 成 度 电路规模与范围 分 类 小规模集成 1 ~ 10 门/片或 逻辑单元电路 10 ~ 100 个元件 包括：逻辑门电路、集成触发器 电路 SSI /片 包括：计数器、 译码器、 中规模集成 10 ~ 100 门/片 逻辑部件 或 100 ~ 1000 编码器、数据选择器、寄存器、算术 电路 MSI 个元件/片 运算器、比较器、转换电路等 大规模集成 100 ~ 1000 门/片 数字逻辑系统 或 1000 包括：中央控制器、存储器、各种接 电路 LSI ~100000 个元件 口电路等 /片 超大规模集 大于 1000 门/片 高集成度的数字逻辑系统 或大于 10 万个 例如：各种型号的单片机，即在一片 成电路 VLSI 元件/片 硅片上集成一个完整的微型计算机
项目1 门电路构成的时钟源制作
1.1 相关知识1 数字电路概述
主要要求：
了解数字电路的特点和分类。
了解脉冲波形的主要参数。
项目1 门电路构成的时钟源制作
1.1.1 数字电路与数字信号
电子电路分类
传递、处理模拟 信号的电子电路 传递、处理数字来自模拟电路数字电路
信号的电子电路
模拟信号
时间上和幅度上都 连续变化的信号
项目1 门电路构成的时钟源制作
1.3.1 基本逻辑函数及运算
与逻辑 基本逻辑函数 或逻辑 非逻辑 与运算(逻辑乘) 或运算(逻辑加) 非运算(逻辑非)
1. 与逻辑 决定某一事件的所有条件都具备时，该事件才发生
A B Y 逻辑表达式 开关 A 开关 B 灯 Y 规定: 0 开关闭合为逻辑 0 0 1 Y=A ·B 或 断 Y = AB灭 断 0 断开为逻辑 1 0 0 断 合 灭 灯亮为逻辑 1 1 0 0 合 断 与门 灭 灯灭为逻辑 0 开关 1 A、 1 B 都闭合时， 1 (AND亮 gate) 合 合 灯 Y 真值表 才亮。 若有 0 出 0；若全 1 出 1
电子器件 工作状态
主要优点
项目1 门电路构成的时钟源制作
1.1.3 数字电路的分类
根据电路结构不同分
分立元件电路
将晶体管、电阻、电 容等元器件用导线在线路 板上连接起来的电路。
集 成 电 路
将上述元器件和导线通过半 导体制造工艺做在一块硅片上而 成为一个不可分割的整体电路。
根据半导体的导电类型不同分
项目1 门电路构成的时钟源制作
1.1.4 脉冲波形的主要参数
tw Um
tr
tf
T 脉 冲 幅 度 Um：脉冲电压变化的最大值 脉冲上升时间 tr：脉冲波形从 0.1Um 上升到 0.9Um 所需的时间 脉冲下降时间 tf：脉冲波形从 0.9Um 下降到 0.1Um 所需的时间 脉 冲 宽 度 tw ：脉冲上升沿 0.5Um 到下降沿 0.5Um 所需的时间 脉 冲 周 期 T ：周期脉冲中相邻两个波形重复出现所需的时间 脉 冲 频 率 f ： 1 秒内脉冲出现的次数 f = 1/T 占 空 比 q ： 脉冲宽度 tw 与脉冲周期 T 的比值 q = tw/T
项目1 门电路构成的时钟源制作
1.2相关知识2 逻辑代数概述
主要要求：
理解逻辑值 1 和 0 的含义。
理解逻辑体制的含义。
项目1 门电路构成的时钟源制作
1.2.1 逻辑代数
用于描述客观事物逻辑关系的数学工具，又称布尔代数 (Boole Algebra)或开关代数。
逻辑指事物因果关系的规律。
与普通代数比较
例如：开关闭合为 1 断开为 0
1.2.2 逻辑体制
正逻辑体制 规定高电平为逻辑 1、低电平为逻辑 0 负逻辑体制
规定低电平为逻辑 1、高电平为逻辑 0
通常未加说明，则为正逻辑体制
项目1 门电路构成的时钟源制作
1.3相关知识3 逻辑函数及其表示方法
主要要求：
掌握逻辑代数的常用运算。
理解并初步掌握逻辑函数的建立和表示的方法。 掌握真值表、逻辑式和逻辑图的特点及其相 互转换的方法。
项目1 门电路构成的时钟源制作
2. 或逻辑 A B 0 0 0 1 1 0 1 1
决定某一事件的诸条件中，只要有一个 或一个以上具备时，该事件就发生。 Y 0 1 1 1 逻辑表达式 Y = A + B 开关 A 开关 B 灯 Y 断 断 灭 或门 ≥1 若有 1 出 1 合 亮 (OR gate) 若全 0 出 0 断 合 断 亮 合 合 亮
项目1 门电路构成的时钟源制作
电路功能说明：
晶体管T接成射极跟随器，可使输出级与前级隔离， 电位器电路RP变化几十千欧也不会影响电路的工作状态， 因此，电路具有输出频率范围宽、输出波形好、带负载 能力强的特点。电路的输出频率可由下式计算：
1 f0 2( R 0 RP)C
式中R0为门电路内部等效电阻，一般为几百欧姆， 输出频率可从几Hz到几兆Hz变化，改变电容C实现频率 粗调，调节RP实现频率细调。
相似处 相异处
用字母表示变量，用代数式描述客观事物间的关系。
逻辑代数描述客观事物间的逻辑关系，相应的函数 称逻辑函数，变量称逻辑变量。 逻辑变量和逻辑函数的取值都只有两个， 通常用 1和 0 表示。 运算规律有很多不同。
项目1 门电路构成的时钟源制作
注意
逻辑代数中的 1 和 0 不表示数量大小， 仅表示两种相反的状态。 晶体管导通为 1 截止为 0 电位高为 1 低为 0
数字信号
时间上和幅度上都 断续变化的信号 数字电路中典型信号波形
项目1 门电路构成的时钟源制作
1.1.2 数字电路特点
研究对象 分析工具 信 号
输出信号与输入信号之间的对应逻辑关系 逻辑代数 只有高电平和低电平两个取值 导通(开)、截止(关) 便于高度集成化、工作可靠性高、 抗干扰能力强和保密性好等
项目1 门电路构成的时钟源制作
项目1 TTL门电路构成的时钟源制作
C1
240uF +5v
U1:A
1 74LS04 2 3
U1:B
4 74LS04
RV1
10k
Q1
NPN
U1:C
5 74LS04 6 13
U1:D
12 74LS04
R1
330
项目1 门电路构成的时钟源制作
工作任务清单 （1）识别时钟源电路原理图，画布线图 （2）按元件清单检测电路中用到的元器件 （3）制作TTL门电路构成的时钟源电路 （4）完成时钟源电路调试并排故 （5）以小组为单位编写实训报告