设计60进制计数器数电课程设计资料

电子技术基础实验

课程设计

用74LS161设计六十进制计数器

学院：班级：姓名：学号：

电气工程学院

电自1418

刘科2014303010328

用74LS161设计六十进制计数器

摘要

计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。

利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。

关键字：60进制，计数器，74LS161，级联

目录

第1章概述 (1)

1.1 计数器设计目的 (1)

1.2 计数器设计组成 (1)

第2章六十进制计数器设计描述 (2)

2.1 74LS161的功能 (2)

2.2 方案框架 (3)

第3章六十进制计数器的设计与仿真 (4)

3.1 基本电路分析设计 (4)

3.2 计数器电路的仿真 (6)

第4章总结 (8)

第1章概述

计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。如定时器，报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控，扩展更多功能。

1.1 计数器设计目的

(1)每隔1s，计数器增1；能以数字形式显示时间。

(2)熟练掌握计数器的各个部分的结构。

(3)计数器间的级联。

(4)不同芯片也可实现六十进制。

1.2 计数器设计组成

(1)用两个74ls161芯片和门电路元件实现。

(2)当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。

(3)本设计主要设备是两个74LS161同步十六进制计数器，并且由200HZ、5V电源供电。

(4)两个芯片间的级联。

第2章 六十进制计数器设计描述

2.1 74LS161的功能

74LS161为4位二进制同步加法计数器。图2-1是它的管脚排列图，其中CR 是异步清零端，LD 是预置数控制端，D 3 D 2 D 1 D 0是预置数输入端，CT t 和CT p 是计数使能端，CO 是进位输出端（CO=Q 3 Q 0）。

图2-1 74LS161的管脚排列图

表2-1是74LS161的功能表，由表可知，74LS161具有以下功能：

表2-1 74LS161的功能表

（1）异步清零。当

＝0时，不管其他输入端的状态如何，不论有无时钟脉冲CP ，计数器输出将被直接置零（Q 3Q 2Q l Q 0＝0000），称为异步清零。

（2）同步预置数。当CR ＝1、LD ＝0时，且在输入时钟脉冲CP 上升沿的作用下，输入端的数据D 3 D 2 D 1 D 0被置入计数器的输出端，即Q 3Q 2Q l Q 0＝D 3 D 2 D 1 D 0。由于这个操作要与CP 上升沿同步，所以称为同步预置数。

（3）保持。当CR ＝LD ＝1，且CT t CT p ＝0时，不论有无CP 脉冲作用，计数器都将保持原有的状态不变。

（4）计数。当CR＝LD＝CT t＝CT p＝1时，在CP端输入计数脉冲，74161处于计数状态，其状态表与表1 相同。

2.2方案框架

六十进制计数器个位和十位的实现：利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。在计数过程中，不管74LS161输出处于哪一状态，只要异步清零输入端CR出现低电平，74LS161的输入端立即返回到0000状态。清零信号消失后，74LS161又从0000状态开始重新计数。这种方法即为反馈清零法。

计数器十位的计数要求:当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。

使用200HZ时钟信号作为计数器的时钟脉冲。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。图2-2为60进制计数器的总体框图。

图2-2 系统总体框图

第3章六十进制计数器的设计与仿真

3.1基本电路分析设计

（1）十进制计数器（个位）电路：计数器应从0000状态开始计数，当第十个CP脉冲出现时，即1010状态出现时应立即返回到0000状态。需要说明的是，电路是在进入1010

状态后立即被置成0000状态。如图3-1所示电路，Q

3、Q

l

作为反馈信号接到与非门的输入

端，与非门的输出端与74LS161的清零端CR相连。

图3-1 十进制计数器（个位）

（2）六进制计数器（十位）电路：计数器应从0000状态开始计数，当第六个CP脉冲出现时，即0110状态出现时应立即返回到0000状态。需要说明的是，电路是在进入0110

状态后立即被置成0000状态。如图3-2所示电路，Q

3、Q

2

作为反馈信号接到与非门的输入

端，与非门的输出端与74LS161的清零端CR相连。

图3-2 六进制计数器（十位）

（3）来自个位的进位电路：十进制计数器（个位）的输出端Q

1、Q

2

接到与门的输入端，

与门的输出端与六进制计数器（十位）相连。当十进制计数器（个位）计数到1001状态时，六进制计数器（十位）ET端接收到1信号，此时六进制计数器（十位）处于保持状态，