反相器设计实验
数字集成电路实验-反相器实验报告
第三次实验课 反相器(下)实验日期:20142.3 分析如下电路,解答下列问题上面的电路用两种方式实现了反相器,左图只使用了NMOS ,右图则使用了CMOS(NMOS 和PMOS)。
试完成:V F 3.0-=φ1.仿真得到两个电路的VTC 图形答:红色的为仅用NMOS 实现的反相器的VTC 图形;蓝色的为使用CMOS 的反相器的VTC 图形,如图:2.计算两种电路的V OH ,V OL 及V M 。
可参考波形确定管子的工作状态。
答:①当Vin=2.5V 时,N 管导通有在体偏置条件下阀值电压公式:)22(0F SB F T T V V V φφγ-+-+=()()()⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=22220'2011'222'OL OL T in n DS DS T GS M M n d DSAT DSAT T DD M M n DSAT V V V V L W k V V V V L W k I V V V V L W k I (M2速度饱和)将下列数据代人VV V A k V V V D SAT n F T 63.0,/10115,3.0,43.026'0=⨯=-==-φ25.075.0,25.0375.01122==M M M M L W L W解得: V V OL 2875.0=当Vin=0V 时,N 管截止,Vout=OH V =2.5V求解M V :当out in V V =时,由于GS DS V V =,M1工作在饱和区此时流过M1(速度饱和)的电流为:()⎥⎥⎦⎤⎢⎢⎣⎡--=22011'1DSAT DSAT T in M M n DSAT V V V V L W k I (1) 流过M2的电流为(速度饱和)()⎥⎥⎦⎤⎢⎢⎣⎡---=2222'2DSAT DSAT T out DD M M n DSAT V V V V V L W k I (2) )22(0F SB F T T V V V φφγ-+-+=(3)M out in SB V V V V ===联立方程解得M V =1.017V②对于CMOS 器件当Vin=0时,V V V out O H 5.2==当Vin=2.5时,V V V out O L 0==求解M V :当out in V V =时,由于GS DS V V =,NMOS 与PMOS 工作在饱和区由于T M D SAT V V V -<,此时已经发生了速度饱和(参考波形)代入,联立解得:将下列数据V V V V V V V V V A k V A k L W k k L W k k V k V k r r V V V r V V V V V V V V k V V V V k DSATp DSATn Tp Tn p n pp p p nn n n DSATnn DSATpp DSAT TP DD DSAT Tn M DSATp Tp DD M DSATp p DSATn Tn M DSATn n 1,63.04.0,43.0,/1030,/101151)2/()2/(0)2/()2/(26'26'''-==-==⨯-=⨯====+++++==---+----M V =1.132315968V3.哪一种结构的反相器的功能性更好,为什么?(噪声容限,再生性,过渡区增益)答:CMOS 反相器更好。
反相器
实验三反相器的版图设计【1】实验名称:反相器的版图设计【2】目的:使用L_edit工具绘制CMOS的反向器版图,并对其进行DRC检测和T-Spice 模拟仿真。
【3】使用设备和工具:微型计算机一台;Tanner软件【4】实验时间:2011-05-13【5】版图设计要求:1、在做此项目之前明确此项目设计到的技术资料。
2、设置软件环境,即打开L_edit后一定要进行替换设置,具体操作方法见“IC版图设计—Tanner软件基本操作”。
3、设计规则与版图图层定义:弄清楚版图层次后,根据工艺设计规则开始绘制版图。
4、版图规则、一致性检查:DRC在绘制版图的过程中不断进行,画好管子后应该做LVS检查(Layout VS Schematic),具体操作步骤可见“LVS示范-反相器”(这里面由于12/2PMOS分为了由6/2两个PMOS并联,因而版图提取肯定与源电路不符,因此只要观察到提取的PMOS等效宽长比等于电路原理图即可)5、要求:按照设计出PMOS的W/L=6um/3um、NMOS的W/L=3um/3um的反向器。
【6】电路图如下图所示:【7】具体绘制过程如下图所示;1、由于要求是需要那个规格为两个6/2 PMOS并联。
由于前面几次实验已经绘制过PMOS管的版图,所以这里就不详细的介绍。
将其连接起来如下图所示:2、反向器中还有一个NMOS,这个前面实验也绘制过,这里不详细的介绍绘制的过程。
结果如下图所示:3、输入输出端口的绘制,如下图所示:4、将绘制好的各种器件连接起来,并标注每个器件的名称( VDD,GND ,IN, OUT )结果如下图所示:5、绘制过程完成,下面进行仿真。
6、将反相器布局图成果转化成 T-Spice文件,可选择 Toos—Extract Setup命令(或单击按钮),打开Setup Extract 对话框,单击其中的按钮,在弹出的对话框中Browser选择D:\Documents and Settings\Administrator\My Documents\Tanner EDA\Tanner Tools v13.0\L-Edit and LVS\SPR\Lights\Layout\lights.ext,再到 Output 选项卡,SPICE include statement 文本框输入“.include F:\INV\bsim3_sample.md,点击提取按钮就可以了。
反相器实训报告
一、实验目的1. 理解反相器的工作原理,掌握反相器的设计方法;2. 学习使用模拟电路设计软件,进行反相器电路的搭建与仿真;3. 提高动手实践能力,培养团队协作精神。
二、实验原理反相器是一种基本的逻辑门电路,其功能是将输入信号进行反转输出。
本实验采用CMOS反相器,由P型MOSFET和N型MOSFET组成。
当输入信号为高电平时,P型MOSFET导通,N型MOSFET截止,输出信号为低电平;当输入信号为低电平时,P 型MOSFET截止,N型MOSFET导通,输出信号为高电平。
三、实验仪器与材料1. 实验仪器:示波器、信号发生器、电源、面包板、导线等;2. 实验材料:CMOS集成电路芯片、电阻、电容等。
四、实验步骤1. 设计反相器电路:根据实验要求,设计一个简单的CMOS反相器电路,并绘制电路原理图。
2. 电路搭建:按照电路原理图,在面包板上搭建反相器电路,包括P型MOSFET、N型MOSFET、电阻、电容等元件。
3. 信号输入:使用信号发生器产生不同幅值的正弦波信号,作为反相器的输入信号。
4. 信号采集:使用示波器分别测量反相器的输入信号和输出信号,观察信号的变化。
5. 数据分析:分析反相器的输入输出特性,验证反相器的工作原理。
6. 仿真实验:使用模拟电路设计软件,对反相器电路进行仿真实验,观察仿真结果与实际实验结果是否一致。
五、实验结果与分析1. 实验结果通过实际搭建电路和仿真实验,观察到了以下现象:(1)当输入信号为高电平时,输出信号为低电平;当输入信号为低电平时,输出信号为高电平。
(2)实际实验和仿真实验结果基本一致,说明实验设计合理,电路搭建正确。
2. 数据分析(1)输入输出特性:反相器的输入输出特性如图1所示。
当输入信号为高电平时,输出信号为低电平;当输入信号为低电平时,输出信号为高电平。
(2)电路功耗:反相器的功耗主要来源于电阻和电容的功耗。
在本实验中,电路功耗较小,约为几毫瓦。
六、实验总结1. 通过本次实验,掌握了反相器的工作原理,学会了反相器的设计方法。
反相器实验报告1
《VLSI》第一次实验报告系别:电子工程系班级:微电子11002学号:11160600230 姓名:赵良一、实验内容:1.对反相器电路进行Hspice仿真2.自己设计一个反相器电路版图。
3.用calibre工具绘制版图二、实验完成步骤及结果:1、反相器电路结构(绘制电路图)2、反相器电路的瞬态仿真1)仿真结果波形图截图2)测量t PLH和t PHL值、计算t P3)当t PLH =t PHL时P管和N管的宽度和长度1)2)t PLH=2 t PHL=2.46 t P =2.233)当t PLH =t PHL时P管=0.5u N管=1.5u3、反相器电路的直流仿真1)仿真结果波形图截图2)读取V M值3)改变W P/W N的大小,分别为2,3,4,记录V M的值。
1)2)V M=3)为2时V M=为3时V M=为4时V M=4、Hspice 网表文件(最终版)INVTER.protect.lib './TD-LO18-SP-2003v4R/l018ll_io50_v1p3.lib' TT.unprotect.temp 25.subckt invter in out vdd vssM0 out in vss vss n18ll L=0.18u W=0.72uM1 out in vdd vdd p18ll L=0.18u W=0.18u.endsx1 in out vdd vss invterC1 out vss 0.5pfVDD vdd 0 dc 'vddvalue_vdd'.param vddvalue_vdd=1.8vVSS vss 0 dc 'vddvalue_vss'.param vddvalue_vss=0vvin1 in 0 PWL 10ns 0v, 11ns 1.8v, 30ns 1.8v, 31ns 0v, 50ns 0v.dc vin1 0,1.8,.1 .tran 1ns 60ns.PROBE v(out) v(in) .end5、反相器版图三、调试和运行程序过程中产生的问题及采取的措施:问题:t PLH 和t PHL 的值一直不相等措施:多次取值选择其中最接近的一项。
反相器设计实验
实验一反相器电路设计一、实验目的和内容掌握反相器电路的设计流程。
完成反相器电路的设计和仿真,完成版图的设计及其DRC、LVS和LPE,最后完成后仿真。
二、实验器材1.计算机2.Cadence版图设计工具Virtuoso软件3.Hspice模拟电路仿真软件三、实验说明1.熟悉版图设计工具Virtuoso软件的操作,使用Virtuoso绘制反相器版图(Layout),利用Diva的DRC文件做设计规则检查,利用LVS文件做电路和版图的一致性检查。
2.熟悉Hspice软件的操作,使用Hspice验证反相器的电路特性。
四、SPICE仿真过程如何利用HSPICE对反相器电路进行仿真?以下是参考步骤:(1)利用windows自带的记事本编辑仿真程序,并把文件命名为inverter.sp。
(2)在记事本内编辑inverter.sp文件,程序说明如下:*Lab1Inverter.sp*********SPICE Library**************.include'hua05.sp'***************************************.global VDD GNDM1OUT IN VDD VDD PMOS W=20u L=0.6uM2OUT IN GND GND NMOS W=10u L=0.6uV1VDD GND5V2IN GND PULSE(050ns0.5ns0.5ns5ns10ns).OPTIONS POST.tran0.01ns100ns.end利用HSPICE对网表进行仿真,结果如下图所示:五、反相器Layout设计1.反相器的设计的设计经过以下几步:画n-well→PMOS和NMOS的active区→形成poly-si和栅氧化层→形成NMOS的源漏的掺杂→形成PMOS的源漏的掺杂→形成contact孔以及欧姆接触的重掺杂→形成金属层→金属层标注。
至此就完成了反相器Layout的设计。
实验一、反相器设计
实验一反相器设计一、实验目的1.学习tanner-pro中的s-edit,t-sipice和w-edit软件,完成inv的原理图设计与分析2.熟悉L-edit的使用,掌握L-edit进行集成电路版图设计的方法;3.掌握N/P MOS晶体管的工艺步骤、“N阱设计规则”。
4.掌握反相器的调试和性能指标测试方法5.掌握对反相器进行LVS的步骤与方法二、预习要求1、根据性能和指标要求,设计并计算电路的有关参数。
2、掌握s-edit编辑环境,设计inv的原理图3、掌握t-sipice和w-edit仿真环境,完成反相器的仿真4、掌握L-edit编辑环境,设计inv的版图5、掌握t-sipice和w-edit仿真环境,完成版图反相器的仿真6、掌握lvs环境变量7、写出预习报告三、反相器的设计方法1、确定电路(选择PMOS管、NMOS管)。
2、选择VDD和GND。
3、加入工作电源进行分析4、确定工艺规则。
5、绘制INV版图。
6、加入工作电源进行分析7、LVS比较四、实验内容1、设计一个具有反相器功能的电路。
反相器inv由一对互补的nmos和pmos管构成,通过对输入信号翻转完成输出信号,翻转时间长短有你nmos和pmos 工艺和尺寸决定,直接反映反相器的速度。
2、对所设计的电路进行设计、调试3、对电路的性能指标进行测试仿真,并改变设计参数(如沟道比等),对结果进行比较分析。
画出上述晶体管对应的版图,并且要求画出的版图在电学上,物理几何上,以及功能一致性上正确,版图的设计参考样式如下:4、版图规则/一致性检查对所设计的版图进行DRC、ERC规则检查对所设计的版图进行LVS一致性检查5、后仿真与改进对于设计的版图是否能够达到优异的性能,需要通过提取版图上的寄生参数,对含有版图寄生参数的电路进行仿真才能知道,很多时候版图上错误的走线,布图方法会导致致命的错误。
对于CMOS反相器版图设计,需要进行以下仿真:给反相器一个阶越信号的输入,观察反相器的输出信号的变化。
CMOS反相器的版图设计
实验一:CMOS反相器的版图设计一、实验目的1、创建CMOS反相器的电路原理图(Schematic)、电气符号(symbol)以及版图(layout);2、利用’gpdk090’工艺库实例化MOS管;3、运行设计规则验证(Design Rule Check,DRC)确保版图没有设计规则错误。
二、实验要求1、打印出完整的CMOS反相器的电路原理图以及版图;2、打印CMOS反相器的DRC报告。
三、实验工具Virtuoso四、实验内容1、创建CMOS反相器的电路原理图;2、创建CMOS反相器的电气符号;3、创建CMOS反相器的版图;4、对版图进行DRC验证。
1、创建CMOS反相器的电路原理图及电气符号图首先创建自己的工作目录并将/home/iccad/cds.lib复制到自己的工作目录下(我的工作目录为/home/iccad/iclab),在工作目录内打开终端并打开virtuoso(命令为icfb &).在打开的icfb –log中选择tools->Library Manager,再创建自己的库,在当前的对话框上选择File->New->Library,创建自己的库并为自己的库命名(我的命名为lab1),点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择gpdk090_v4.6的库,此时Library manager的窗口应如图1所示:图1 创建好的自己的库以及inv创建好自己的库之后,就可以开始绘制电路原理图,在Library manager窗口中选中lab1,点击File->New->Cell view,将这个视图命名为inv(CMOS反相器)。
需要注意的是Library Name一定是自己的库,View Name是schematic,具体如图2所示:图2 inv电路原理图的创建窗口点击OK后弹出schematic editing的对话框,就可以开始绘制反相器的电路原理图(schematic view)。
CAD 反相器设计
GUIZHOU UNIVERSITY设计报告实验课程名称 CAD 实验实验项目名称反相器设计学院理学院专业班级电技091学生姓名学号指导教师周章瑜CMOS 反相器相当于非门,是数字集成电路中最基本的单元电路。
搞清楚CMOS 反相器的特性,可为复杂数字电路的设计打下基础。
如图所示电路为反相器,P 管衬底接Udd ,N 管衬底接地,栅极与各自的源极相接,消除了背栅效应,而且P 管和N 管轮流导通和截止,输出非0即Udd ,故CMOS 反相器又称为“无比电路”。
反相器的输入输出端口的关系如表一所示:表格 1 反相器输入输出端口 输入输出 10 01反相器关系式:OUT=~IN 。
一、使用S-Edit 编辑CMOS 反相器原理图在此次实例设计中采用Tanner Pro 软件中的S-Edit 组件设计CMOS 反相器的原理图,进而掌握S-Edit 的基本功能和使用方法。
操作流程如下:进入S-Edit —>建立新文件—>环境设置—>引用模块—>建立反相器电路。
1)打开S-Edit 程序,并将新文件另存以合适的文件名存储在一定的文件夹下:在自己的计算机上一定的位置处打开S-Edit 程序。
在本例中在S-Edit 文件夹中新建立“反相器原理图”文件夹,并将新文件以文件名“Ex1”存与此文件夹中。
如图1所示。
U1 UddV2U0V1图 CMOS 反相器图1 另存新文件为Ex12)环境设置:S-Edit默认的工作环境是黑底白线,但可以按照用户的喜好自行设定。
即选择Setup->Colors命令,打开Colors对话框,可分别设置背景色、前景色、选取颜色、栅格颜色、原点颜色和可更换颜色等。
如图2所示。
图2 环境设置3)编辑模块并浏览组件库:S-Edit编辑方式是以模块为单位而不是以文件为单位,一个文件中可以包含多个模块,而每一个模块则表示一种基本组件或者一种电路。
每次打开一个新文件时便自动打开一个模块并命名为“Module0”;也可以重命名模块名。
反相器的版图设计实验报告
实验报告:反相器的版图设计与实现
1. 实验目的
1.1 熟悉软件的基本使用;
1.2 了解Schematic设计环境
1.3 掌握反相器电路的原理图输入方法、仿真及版图绘制方法;
2. 实验内容:
1)、反相器的电路及仿真:
○1电路图:
○2激励信号(以表格的形式给出)
Function DC
voltage/V Voltage1
/V
Voltage2
/V
Period
/S
Pulse
width/S
Vdd dc 1.8\\\\ gnd dc0\\\\·A pulse\ 1.80400n200n
○3电路图的仿真结果。
2)、二与非门的版图及仿真:○1版图(写出版图的面积)
版图面积大约为:10*5=50 um2
○2版图的后仿提取网表
○3激励信号(以表格的形式给出)
Function DC
voltage/V Voltage1
/V
Voltage2
/V
Period
/S
Pulse
width/S
Vdd dc 1.8\\\\ gnd dc0\\\\ A pulse\ 1.80400n200n
○4版图的仿真结果。
3、收获与感悟:
通过这次反相器的实验,我基本学会了layout的过程,已经能够完成电路图、版图的制作和电路的仿真、寄生参数提取、电路后仿真。
这次实验完成比较简单,在老师的带领下我们都能很好地完成老师要求的任务,第一次接触这个软件,还有很多不太懂的地方,希望在以后的实验中能够多多练习,熟练地掌握整个版图设计的过程。
.。
实验二 CMOS反相器版图设计
实验二CMOS反相器的版图设计主要内容:1.pmos1)N Well (横24纵15)2)Active(横14纵5)3) P Select(横18纵9)4)Poly(横2纵9)5) Active Contact(横2纵2)6) Metal1(横4纵4)2.Nmos1)Active(横14纵5)2) N Select(横18纵9)3)Poly(横2纵9)4) Active Contact(横2纵2)5) Metal1(横4纵4)3. 引用pmos、nmos4. 新增PMOS基板节点元件Basecontactp1)N Well (横15纵15)2)Active(横5纵5)3) N Select(横9纵9)4) Active Contact(横2纵2)5) Metal1(横4纵4)5. 新增NMOS基板节点元件Basecontactn1)Active(横5纵5)2) N Select(横9纵9)3) Active Contact(横2纵2)4) Metal1(横4纵4)6. 引用Basecontactp、Basecontactn7. 连接栅极Poly8. 连接漏极9.绘制电源线(横39纵5)10. 绘制地线(横39纵5)11.标出Vdd与GND节点12.连接电源与接触点(PMOS左边接触点与Basecontactp;连接地与接触点(NMOS左边接触点与Basecontactn。
13.加入输入端口PortA1)Poly Contact(横2纵2)2) Poly (横5纵5)3) Metal1(横10纵4)4) Via (横2纵2)----- Via在Metal1中5)Metal2(横4纵4)------ Metal2与Via、Metal1重叠14. 加入输出端口OUT1) Via (横2纵2)----- Via在Metal1中5)Metal2(横4纵4)------ Metal2与Via、Metal1重叠。
反相器实验
深圳大学实验报告课程名称:数字集成电路设计
实验项目名称:反相器
学院:信息工程学院
专业:集成电路设计与集成系统
指导教师:
报告人:学号:
实验时间:2014.12.21
实验报告提交时间:2015.1.4
教务处制
一、实验目的
设计一个反相器,通过spectre 仿真,并绘制其版图,通过DRC 和LVS 验证。
二、实验内容
在完成spectre 仿真
完成版图设计
通过DRC 验证
通过LVS 验证
完成实验报告
三、实验步骤
1.绘制反相器原理图
2.反相器仿真
仿真结果截图如下
3.反相器版图设计
4.LVS验证
四、实验中遇到的问题
主要都是在元器件的边缘的放置的问题,因为层次太多,所以首次进行验证的时候报错
很多。
六、实验心得
这是第一次进行版图设计,所以很多地方会出现缺漏,所以基本花了一天的时间进行设计,尤其是很多细节的问题的影响更是大,对软件的不熟悉和对硬件排版的知识的缺乏使我重新设计了两三遍,获得最后的设计成功的时候真的是非常高兴的。
想要对这一门技术有所掌握,必须得投入大量的时间和精力。
指导教师批阅意见:
成绩评定:
指导教师签字:
年月日备注:
注:1、报告内的项目或内容设置,可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
反相器实验报告
反相器实验报告反相器实验报告引言反相器是电子电路中常用的一种元件,它可以将输入信号的相位进行180度的翻转。
本次实验旨在通过搭建一个基本的反相器电路,验证其工作原理,并探究其在实际应用中的一些特性。
实验原理反相器是由一个晶体管和几个电阻器组成的简单电路。
晶体管作为放大元件,可以控制电流的流动,而电阻器则用来限制电流的大小。
当输入信号为高电平时,晶体管处于截止状态,输出信号为低电平;而当输入信号为低电平时,晶体管处于饱和状态,输出信号为高电平。
这样就实现了输入信号相位的反转。
实验步骤1. 准备材料和设备:晶体管、电阻器、电源、示波器等。
2. 搭建电路:按照实验原理中所述的电路图,连接晶体管、电阻器和电源。
3. 测量电流和电压:使用万用表测量电流和电压的数值,并记录下来。
4. 输入信号测试:将示波器连接到电路的输入端和输出端,观察输入信号和输出信号的波形,并记录下来。
5. 分析数据:根据测量数据和波形图,分析反相器的工作原理和特性。
实验结果与讨论通过实验,我们得到了以下数据和观察结果:1. 输入电压为高电平时,输出电压为低电平;输入电压为低电平时,输出电压为高电平。
这验证了反相器的工作原理。
2. 输入信号的频率对反相器的输出有一定的影响。
当频率较低时,输出信号的波形较为稳定;而当频率较高时,输出信号的波形可能出现失真。
3. 输入信号的幅度对反相器的输出也有影响。
当输入信号的幅度较小时,输出信号的幅度也会相应减小;而当输入信号的幅度较大时,输出信号的幅度也会增大。
4. 在实际应用中,反相器常用于信号放大、波形变换等电路中。
通过调整电阻器的阻值和电源的电压,可以实现不同的放大倍数和波形变换效果。
结论通过本次实验,我们成功搭建了一个基本的反相器电路,并验证了其工作原理。
反相器在电子电路中具有广泛的应用,可以实现信号的相位反转、波形变换等功能。
在实际应用中,我们还可以通过调整电路参数来达到不同的效果。
反相器的研究和应用对于电子技术的发展具有重要意义。
实验二——反相器版图绘制
(2)、建立反相器设计单元(cell)的版图视图(layout view)。 在 主 窗 口 中 FileàNewàcell view, 或 者 Library Manager 窗 口 中 使 用 菜 单 FileàNewàCell View,弹出的窗口中确定 Library Name 为前面新建的设计库(1), Cell Name 可以自己决定,例如我们输入 inv_1 (2),View Name 输入“layout”(3),此 项也可以不填,通过下面的 Tool 下拉菜单选中 Virtuoso,则会自动改变为 layout。 最 后点“OK”(4)。
ctrl+z(同时按 ctrl 键和字母 z 键) bg ls 可以看到 ls 命令可以执行了。 或者可以在启动 icfb 软件时用 icfb&↙代替 icfb&↙,则可以在启动时自动进入后台状 态。可以尝试打开和关闭 icfb 几次,实验 bg,&等的效果 (2)主窗口分为信息窗口 CIW、命令行以及主菜单。信息窗口会给出一些系统信息(如 出错信息,程序运行情况等)。在命令行中可以输入某些命令。
IM
第二层多晶硅电阻阻挡层
PC poly Cap,用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅
详细的工艺信息请参考设计规则(0.6umDPDMMixedSignalTechnologyTopological DesignRule.pdf),本次实验将会用到的层为 TB、TO、GT、SP、SN、W1、A1、W2、A2
设计规则主要是定义每个图层的一些基本要求,以及不同的图层之间的关系,例如金属 的最小宽度,金属上放置接触孔时,必须有多少的覆盖等。查看实验二的参考文件夹中的 0.6umDPDMMixedSignalTechnologyTopologicalDesignRule.pdf,来建立对设计规则 的大致概念。
反相器实验报告
反相器实验报告1.实验目的1.1了解Schematic设计环境1.2掌握反相器电路原理图输入方法1.3掌握逻辑符号创建方法2实验原理在Schematic设计环境中本实验所用的主要菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。
其中常用菜单有:Tool菜单提供设计工具以及辅助命令。
比如,lab4、lab5所使用的仿真工具ADE,就在Tool下拉菜单中。
Window菜单中的各选项有调整窗口的辅助功能。
比如,Zoom 选项对窗口放大(Zoom in)与缩小(Zoom out),fit选项将窗口调整为居中,redraw选项为刷新。
Edit菜单实现具体的编辑功能,主要有取消操作(Undo)、重复操作(Redo)、拉伸(Stretch)、拷贝(copy)、移动(Move)、删除(Delete)、旋转(Rotate)、属性(Properties)、选择(Select)、查找(Search)等子菜单,在以下实验中将大量应用。
Add菜单用于添加编辑所需要的各种素材,比如元件(Instance)或输入输出端点(pin)等。
3实验步骤3.1在ic5141中设计的管理以库的方式进行。
库管理器中包含有设计使用的工艺库和ic5141软件提供的一些元件库。
无论画电路图还是设计版图,都和建库有关,所以首先建立一个库文件,方法如下:CIW界面点击File菜单,出现下拉菜单,选命令File→New→Library,出现“New Library”对话框,填入合适的信息,如图1所示。
新建库后面还将用于版图绘制,选第二个选项,即“Attach to an existing techfile”,单击“OK”按钮,完成新库的建立。
3.2电路原理图输入设计库建好后,就可以开始画电路原理图,具体过程如下。
建立设计原理图:在CIW中选菜单单项File→New→Cellview,出现“Create new File”对话框,如图所示填写、选择相应的选项,点击OK按钮,进入原理如编辑器。
集成电路基础实验cadence反相器设计
题目:反相器分析与设计姓名:白进宝学院:微电子与固体电子学院学号:201722030523签名:教师签名:摘要CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺,它的特点是低功耗。
由于CMOS中一对MOS组成的门电路在瞬间看,要么PMOS导通,要么NMOS导通,要么都截至,比线性的三极管(BJT)效率要高得多,因此功耗很低。
本次设计的是反相器,通过电路搭建前仿真,实现其功能。
然后进行版图设计,提取寄生参数后进项后仿真。
关键词:CMOS、反相器、低功耗、集成电路版图1、技术指标要求面积:100um2速度:大于1GHz功耗:功耗与电源电压、工作速度、负载等诸多因素有关。
2、电路搭建工艺库:smic18mmrf器件参数:设置NMOS与PMOS宽长比。
电路结构:如图,电路结构。
有两级反相器组成,第二级为负载,因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线,NMOS的阈值电压大约为0.5V左右,PMOS的阈值电压大约为0.6V左右。
3、仿真(1)进行直流传输特性仿真分析图一电源电压为5V,图二电源电压为2V。
可以看到图二的特性比图一好,这是由于降低的电压,从而使特性变好。
继续降低电源电压为1V后,特性更好。
但是当降到200mV时,特性反而变差。
这是由于当电压降到接近于阈值电压或更低时,管子无法导通,性能变差。
(2)瞬态特性分析瞬态特性分析,反相器实现非门的功能。
将时间轴拉长,可以看到当输出反向时,存在一个过冲现象,这是由于栅漏电容造成。
(3)工作频率分析上图为反相器没有带负载的情况下测出的下降时间,下图为带一个反相器测出的下降时间。
从而我们可以得出电路的扇出越多,性能越差,所以在数字电路中,我们尽量将扇出控制在4以内。
更多的扇出将通过组合电路多级实现。
由图可得上升时间为23.85ps,下降时间为29.25ps。
工作频率=1/(2×max(上升时间,下降时间))=17GHz(4)功耗分析如以上两幅图,分别在电源电压5V和2V的情况下动态电流分析。
反相器设计
0.18umCMOS反相器的设计与仿真2016311030103 吴昊一.实验目的在SMIC 0.18um CMOS mix-signal环境下设计一个反相器,使其tpHL=tpLH,并且tp越小越好。
利用这个反相器驱动2pf电容,观察tp。
以这个反相器为最小单元,驱动6pf电容,总延迟越小越好。
制作版图,后仿真,提取参数。
二.实验原理1.反相器特性1、输出高低电平为VDD和GND,电压摆幅等于电源电压;2、逻辑电平与器件尺寸无关;3、稳态是总存在输出到电源或者地通路;4、输入阻抗高;5、稳态时电源和地没通路;2.开关阈值电压Vm和噪声容限Vm的值取决于kp/kn所以P管和N管的宽长比值不同,Vm的值不同。
增加P管宽度使Vm移向Vdd,增加N管宽度使Vm移向GND。
当Vm=1/2Vdd时,得到最大噪声容限。
要使得噪声容限最大,PMOS部分的尺寸要比NMOS大,计算结果是3.5倍,实际设计中一般是2~2.5倍。
3.反向器传播延迟优化1、使电容最小(负载电容、自载电容、连线电容)漏端扩散区的面积应尽可能小输入电容要考虑:(1)Cgs 随栅压而变化(2)密勒效应(3)自举电路2、使晶体管的等效导通电阻(输出电阻)较小:加大晶体管的尺寸(驱动能力)但这同时加大自载电容和负载电容(下一级晶体管的输入电容)3、提高电源电压提高电源电压可以降低延时,即可用功耗换取性能。
但超过一定程度后改善有限。
电压过高会引起可靠性问题.当电源电压超过2Vt 以后作用不明显.4、对称性设计要求令Wp/Wn=μp/μu 可得到相等的上升延时和下降延时,即tpHL=tpLH。
仿真结果表明:当P,N管尺寸比为1.9时,延时最小,在2.4时为上升和下降延时相等。
4.反相器驱动能力考虑1.单个反相器驱动固定负载tp0为反相器的本征延迟,S是反向尺寸与参照反相器尺寸的比值。
tp0与门的尺寸大小无关而仅与工艺及版图有关。
无负载时,增加门的尺寸不能减少延迟。
Lab 9 CMOS反相器版图设计
Lab 9 CMOS反相器版图设计1.实验目的1.1 学会版图自动生成方法1.2 掌握CMOS电路版图设计流程1.3 了解数字模块设计方法2.实验内容版图自动生成如果在lab7与lab8中,绘制nmos、pmos、npn等单元版图存在困难,可使用版图自动生成命令来产生版图,以便后续实验的进行。
nmos版图生成法①在CIW中,选择File→Open,选项设置如下:Library Name designCell Name nmosView Name layout打开nmos的空白视图。
②在CIW中,输入如下命令:hiReplayFile(“LOG/nmos.log”)③按Return键。
④选择Window→Fill All,完成自动生成nmos版图。
⑤存档。
pmos版图生成法①在CIW中,选择File→Open,选项设置如下:Library Name designCell Name pmosView Name layout打开pmos的空白视图。
②在CIW中,输入如下命令:③按Return键。
④选择Window→Fill All,完成自动生成pmos版图。
⑤存档。
npn版图生成法与nmos生成法相同,仅仅在①、②步骤中将nmos改为npn即可。
Inverter版图设计Inverter版图设计规则①单元高度18.0u②power与ground宽度1.8u③ndiff到pdiff间距0.5u④metal1之间间距0.8u⑤metal1宽度0.8u安置mos版图①在CIW中,选择File→Open,设置如下:Library Name designCell Name inverterView Name layout点击OK,弹出Inverter的设计窗口。
②在设计窗口中,选择Create→Instance[i],在Create Instance窗口中,改变设置如图9.1所示。
图9.1 Create Instance窗口图9.2 Create Shape Pin窗口③设置结束后,在设计窗口中,点击LMB完成添加nmos版图。
实验七反相器,二输入与非门以及二输入或非门版图设计
学号姓名
实验七1.反相器
反相器EECMOS的schematic图如下所示
其中PMOS管L=180nm W=720nm NMOS管L=180nm W=240nm
根据schematic画出的layout图如下所示
其中该版图长:2.16um 宽:4.87um
则版图面积为S=L*W=2.16*4.87=10.5192(um^2)
经过多此修改后,DRC验证如下
LVS验证如下
2.二输入与非门
二输入与非门nand2的schematic图如下所示
其中两个PMOS管的L=180nm W=720nm 两个NMOS管的L=180nm W=720nm
根据schematic图画出的layout版图如下所示
其中nand2版图的长:2.76um 宽:5.14um
则版图的面积S=L*W=2.76*5.14=14.1864(um^2)
通过改错后,DRC验证结果如下
LVS验证结果如下
3.二输入或非门
二输入或非门nor的schematic图如下所示
其中两个PMOS管的L=180nm W=2.51um 两个NMOS管的L=180nm W=500nm
由schematic图画出的layout版图如下所示
由于PMOS管的宽度较大,为了提高能通过的峰值电流,不浪费diff的面积,最大限度打满了源漏孔
其中该版图的长:2.91um 宽6.65um
则版图面积S=L*W=2.91*6.65=19.3531(um^2)
通过改错,DRC验证结果如下
LVS验证结果如下。
集成电路基础实验cadence反相器设计
题目:反相器分析与设计姓名:白进宝学院:微电子与固体电子学院学号:201722030523签名:教师签名:摘要CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺,它的特点是低功耗。
由于CMOS中一对MOS组成的门电路在瞬间看,要么PMOS导通,要么NMOS导通,要么都截至,比线性的三极管(BJT)效率要高得多,因此功耗很低。
本次设计的是反相器,通过电路搭建前仿真,实现其功能。
然后进行版图设计,提取寄生参数后进项后仿真。
关键词:CMOS、反相器、低功耗、集成电路版图1、技术指标要求面积:100um2速度:大于1GHz功耗:功耗与电源电压、工作速度、负载等诸多因素有关。
2、电路搭建工艺库:smic18mmrf器件参数:设置NMOS与PMOS宽长比。
电路结构:如图,电路结构。
有两级反相器组成,第二级为负载,因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线,NMOS的阈值电压大约为0.5V左右,PMOS的阈值电压大约为0.6V左右。
3、仿真(1)进行直流传输特性仿真分析图一电源电压为5V,图二电源电压为2V。
可以看到图二的特性比图一好,这是由于降低的电压,从而使特性变好。
继续降低电源电压为1V后,特性更好。
但是当降到200mV时,特性反而变差。
这是由于当电压降到接近于阈值电压或更低时,管子无法导通,性能变差。
(2)瞬态特性分析瞬态特性分析,反相器实现非门的功能。
将时间轴拉长,可以看到当输出反向时,存在一个过冲现象,这是由于栅漏电容造成。
(3)工作频率分析上图为反相器没有带负载的情况下测出的下降时间,下图为带一个反相器测出的下降时间。
从而我们可以得出电路的扇出越多,性能越差,所以在数字电路中,我们尽量将扇出控制在4以内。
更多的扇出将通过组合电路多级实现。
由图可得上升时间为23.85ps,下降时间为29.25ps。
工作频率=1/(2×max(上升时间,下降时间))=17GHz(4)功耗分析如以上两幅图,分别在电源电压5V和2V的情况下动态电流分析。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验一反相器电路设计
一、实验目的和内容
掌握反相器电路的设计流程。
完成反相器电路的设计和仿真,完成版图的设计及其DRC、LVS和LPE,最后完成后仿真。
二、实验器材
1.计算机
2.Cadence版图设计工具Virtuoso软件
3.Hspice模拟电路仿真软件
三、实验说明
1.熟悉版图设计工具Virtuoso软件的操作,使用Virtuoso绘制反相器版图
(Layout),利用Diva的DRC文件做设计规则检查,利用LVS文件做电路和版图的一致性检查。
2.熟悉Hspice软件的操作,使用Hspice验证反相器的电路特性。
四、SPICE仿真过程
如何利用HSPICE对反相器电路进行仿真?以下是参考步骤:
(1)利用windows自带的记事本编辑仿真程序,并把文件命名为inverter.sp。
(2)在记事本内编辑inverter.sp文件,程序说明如下:
*Lab1Inverter.sp
*********SPICE Library**************
.include'hua05.sp'
***************************************
.global VDD GND
M1OUT IN VDD VDD PMOS W=20u L=0.6u
M2OUT IN GND GND NMOS W=10u L=0.6u
V1VDD GND5
V2IN GND PULSE(050ns0.5ns0.5ns5ns10ns)
.OPTIONS POST
.tran0.01ns100ns
.end
利用HSPICE对网表进行仿真,结果如下图所示:
五、反相器Layout设计
1.反相器的设计的设计经过以下几步:
画n-well→PMOS和NMOS的active区→形成poly-si和栅氧化层→形成NMOS的源漏的掺杂→形成PMOS的源漏的掺杂→形成contact孔以及欧姆接触的重掺杂→形成金属层→金属层标注。
至此就完成了反相器Layout的设计。
我设计的反相器版图如下图所示:
2.DRC(Design Rules Check)版图设计规则检查
DRC检测的目的是:对IC版图做几何空间检查,以确保线路能够被特定加工工艺实现。
drc检测无错:
2.对版图进行lvs检测
Lvs检测的目的是将版图与电路原理图做对比,以检查电路的连接,与网表中MOS管的长宽值是否匹配。
Lvs版图与网表匹配:
3.寄生参数提取
寄生参数提取:从版图数据库提取电气参数(如MOS的W、L值BJT、二极管的面积,周长,结点寄生电容等)并以Hspice网表方式表示电路。
其结果如下图所示:
后仿真结果如下图所示:
七.实验心得体会
通过本次实验我了解了一个反相器设计的基本步骤,对软件的使用也已经变得
比较熟练,对数字集成电路设计有了一个宏观的理解,受益匪浅!。