反相器设计实验
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验一反相器电路设计
一、实验目的和内容
掌握反相器电路的设计流程。完成反相器电路的设计和仿真,完成版图的设计及其DRC、LVS和LPE,最后完成后仿真。
二、实验器材
1.计算机
2.Cadence版图设计工具Virtuoso软件
3.Hspice模拟电路仿真软件
三、实验说明
1.熟悉版图设计工具Virtuoso软件的操作,使用Virtuoso绘制反相器版图
(Layout),利用Diva的DRC文件做设计规则检查,利用LVS文件做电路和版图的一致性检查。
2.熟悉Hspice软件的操作,使用Hspice验证反相器的电路特性。
四、SPICE仿真过程
如何利用HSPICE对反相器电路进行仿真?以下是参考步骤:
(1)利用windows自带的记事本编辑仿真程序,并把文件命名为inverter.sp。(2)在记事本内编辑inverter.sp文件,程序说明如下:
*Lab1Inverter.sp
*********SPICE Library**************
.include'hua05.sp'
***************************************
.global VDD GND
M1OUT IN VDD VDD PMOS W=20u L=0.6u
M2OUT IN GND GND NMOS W=10u L=0.6u
V1VDD GND5
V2IN GND PULSE(050ns0.5ns0.5ns5ns10ns)
.OPTIONS POST
.tran0.01ns100ns
.end
利用HSPICE对网表进行仿真,结果如下图所示:
五、反相器Layout设计
1.反相器的设计的设计经过以下几步:
画n-well→PMOS和NMOS的active区→形成poly-si和栅氧化层→形成NMOS的源漏的掺杂→形成PMOS的源漏的掺杂→形成contact孔以及欧姆接触的重掺杂→形成金属层→金属层标注。
至此就完成了反相器Layout的设计。
我设计的反相器版图如下图所示:
2.DRC(Design Rules Check)版图设计规则检查
DRC检测的目的是:对IC版图做几何空间检查,以确保线路能够被特定加工工艺实现。
drc检测无错:
2.对版图进行lvs检测
Lvs检测的目的是将版图与电路原理图做对比,以检查电路的连接,与网表中MOS管的长宽值是否匹配。
Lvs版图与网表匹配:
3.寄生参数提取
寄生参数提取:从版图数据库提取电气参数(如MOS的W、L值BJT、二极管的面积,周长,结点寄生电容等)并以Hspice网表方式表示电路。
其结果如下图所示:
后仿真结果如下图所示:
七.实验心得体会
通过本次实验我了解了一个反相器设计的基本步骤,对软件的使用也已经变得
比较熟练,对数字集成电路设计有了一个宏观的理解,受益匪浅!