实验二：SRAM 静态随机存储器实验
静态存储器实验报告
静态存储器实验报告静态存储器实验报告引言静态存储器是计算机中重要的一部分，它用于存储和读取数据。
本实验旨在通过实际操作，深入了解静态存储器的原理和工作方式。
通过观察和分析实验结果，我们可以更好地理解计算机内存的工作原理，并且为日后的学习和研究打下基础。
实验目的本实验的主要目的是探究静态存储器的工作原理，并通过实际操作来验证理论知识。
具体的实验目标如下：1. 了解静态存储器的组成和结构；2. 掌握静态存储器的读写操作；3. 分析实验结果，深入理解静态存储器的工作原理。
实验器材与方法实验器材：1. 静态存储器芯片；2. 逻辑分析仪；3. 示波器；4. 电源供应器；5. 连接线等。
实验方法：1. 连接静态存储器芯片到逻辑分析仪和示波器上，确保信号传输的正确性；2. 使用逻辑分析仪和示波器监测存储器读写操作的时序信号；3. 进行一系列的读写操作，并记录实验数据；4. 分析实验结果，总结静态存储器的工作原理。
实验过程与结果在实验过程中，我们首先将静态存储器芯片正确连接到逻辑分析仪和示波器上，以确保信号传输的正确性。
然后，我们进行了一系列的读写操作，并使用逻辑分析仪和示波器监测了存储器读写操作的时序信号。
通过分析实验结果，我们观察到了以下几点：1. 静态存储器的读写操作是基于地址信号和数据信号的传输。
读操作时，通过给定地址信号，存储器将对应地址的数据输出；写操作时，通过给定地址信号和数据信号，存储器将对应地址的数据写入。
2. 存储器的读写操作需要一定的时间，这是由存储器芯片内部的电路结构和时序要求决定的。
我们通过示波器观察到了读写操作的时序信号，包括地址信号和数据信号的传输时间。
3. 存储器的读写操作是可靠的，我们进行了多次读写操作，并观察到了一致的实验结果。
讨论与分析通过本次实验，我们深入了解了静态存储器的工作原理和操作方法。
静态存储器是计算机内存的重要组成部分，它的性能和可靠性对计算机的整体性能有着重要影响。
静态随机存储器实验
计算机科学与技术系实验报告专业名称软件工程课程名称计算机组成与结构项目名称静态随机存储器实验班级学号姓名同组人员无实验日期一、实验目的与要求掌握静态随机存储器RAM工作特性及数据的读写方法二、实验逻辑原理图与分析2.1 实验逻辑原理图及分析实验所用的静态存储器由一片6116(2K×8bit)构成(位于MEM单元)。
6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地线。
由于存储器(MEM)最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。
IOM 用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。
地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR单元)给出。
数据开关(位于IN单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。
地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
实验箱中所有单元的时序都连接至操作台单元，CLR都连接至CON单元的CLR按钮。
试验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低(即MEM操作)，RD、WR高有效，MR和MW低有效，LDAR高有效。
三、数据通路图及分析(画出数据通路图并作出分析)分析：如果是实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“实验——存储器实验”，打开存储器实验的数据通路图（如下图所示）。
计算机组成原理-实验1静态随机存储器实验
计算机组成原理实验报告实验名称：静态随机存储器实验实验类型：验证型实验环境：PC + TD-CMA实验系统指导教师：专业年级：姓名：学号：实验地点：实验日期：实验成绩：一、实验目的：掌握静态随机存储器 RAM 工作特性及数据的读写方法二、实验过程实验原理实验所用的静态存储器由一片 6116（2K×8bit）构成（位于 MEM 单元），如图 2-1-1 所示。
6116 有三个控制线： CS（片选线）、 OE（读线）、 WE（写线），其功能如表 2-1-1所示，当片选有效（CS=0）时， OE=0 时进行读操作， WE=0 时进行写操作，本实验将 CS 常接地。
图 2-1-1 SRAM 6116 引脚图由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU 能控制 MEM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致， T3 由时序单元的 TS3 给出（时序单元的介绍见附录2）。
IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1 时为读， WR=1 时为写。
实验原理图如图 2-1-3 所示，存储器数据线接至数据总线，数据总线上接有 8 个 LED 灯显示 D7…D0 的内容。
地址线接至地址总线，地址总线上接有 8 个 LED 灯显示 A7…A0 的内容，地址由地址锁存器（74LS273，位于 PC&AR 单元）给出。
数据开关（位于 IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为 8 位，接入 6116的地址 A7…A0， 6116 的高三位地址 A10…A8 接地，所以其实际容量为 256 字节。
图 2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元， CLR 都连接至 CON 单元的 CLR 按钮。
静态随机存储器实验报告
静态随机存储器实验报告1. 背景静态随机存储器(SRAM)是一种用于存储数据的半导体器件。
与动态随机存储器(DRAM)相比，SRAM速度更快、功耗更低，但成本更高。
SRAM通常用于高速缓存、寄存器文件和数据延迟线等需要快速访问的应用。
本实验旨在通过设计和实现一个简单的SRAM电路来深入了解SRAM的工作原理和性能特点。
2. 设计和分析2.1 SRAM基本结构SRAM由存储单元组成，每个存储单元通常由一个存储电容和一个存储转换器(存储反转MOSFET)组成。
存储电容用于存储数据位，存储转换器用于读取和写入数据。
存储单元按照空间布局进行编址，每个存储单元都有一个唯一的地址。
地址线和控制线用于选择要读取或写入的存储单元。
SRAM还包括写入电路、读取电路和时钟控制电路等。
2.2 SRAM工作原理在SRAM中，数据是以二进制形式存储。
写入操作通过将所需的位值写入存储电容来完成。
读取操作通过将控制信号应用到存储单元和读取电路上来完成。
读取操作的过程如下： 1. 选择要读取的存储单元，将其地址输入到地址线上； 2. 控制信号使存储单元的存储转换器进入放大模式，将存储电容中的电荷放大到可观测的输出电压； 3. 读取电路将放大后的信号恢复到合适的电平，供外部电路使用。
写入操作的过程如下： 1. 选择要写入的存储单元，将其地址输入到地址线上； 2. 控制信号使存储单元的存储转换器进入写入模式； 3. 将数据位的值输入到写入电路； 4. 控制信号触发写入电路将输入的值写入存储电容。
2.3 SRAM性能指标SRAM的性能指标主要包括存储体积、访问速度、功耗和稳定性。
存储体积是指存储单元和控制电路的总体积，通常以平方毫米(㎡)为单位衡量。
访问速度是指读写操作的平均时间。
它受到电路延迟、线材电容和电阻等因素的影响。
功耗是指SRAM在正常操作期间消耗的总功率，通常以毫瓦(mW)为单位衡量。
功耗由静态功耗和动态功耗组成，其中静态功耗是在存储器处于静止状态时消耗的功率，动态功耗是在读取和写入操作期间消耗的功率。
计算机组成原理-实验1静态随机存储器实验
计算机组成原理实验报告实验名称：静态随机存储器实验实验类型：验证型实验环境：PC + TD-CMA实验系统指导教师：专业年级：姓名：学号：实验地点：实验日期：实验成绩：一、实验目的：掌握静态随机存储器 RAM 工作特性及数据的读写方法二、实验过程实验原理实验所用的静态存储器由一片 6116（2K×8bit）构成（位于 MEM 单元），如图 2-1-1 所示。
6116 有三个控制线： CS（片选线）、 OE（读线）、 WE（写线），其功能如表 2-1-1所示，当片选有效（CS=0）时， OE=0 时进行读操作， WE=0 时进行写操作，本实验将 CS 常接地。
图 2-1-1 SRAM 6116 引脚图由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU 能控制 MEM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致， T3 由时序单元的 TS3 给出（时序单元的介绍见附录2）。
IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1 时为读， WR=1 时为写。
实验原理图如图 2-1-3 所示，存储器数据线接至数据总线，数据总线上接有 8 个 LED 灯显示 D7…D0 的内容。
地址线接至地址总线，地址总线上接有 8 个 LED 灯显示 A7…A0 的内容，地址由地址锁存器（74LS273，位于 PC&AR 单元）给出。
数据开关（位于 IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为 8 位，接入 6116的地址 A7…A0， 6116 的高三位地址 A10…A8 接地，所以其实际容量为 256 字节。
图 2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元， CLR 都连接至 CON 单元的 CLR 按钮。
微程序控制器实验报告
微程序控制器实验报告微程序控制器实验报告引言微程序控制器是一种常见的计算机控制器，它采用微程序的方式来实现指令的执行。
在本次实验中，我们将学习和探索微程序控制器的工作原理，并通过实验验证其功能和性能。
实验目的本次实验的主要目的是通过设计和实现一个简单的微程序控制器，来深入理解微程序控制器的工作原理和原理图设计。
实验过程1. 设计微指令集在设计微程序控制器之前，首先需要确定微指令集。
微指令集是由一系列微指令组成的，每个微指令对应一个控制信号，用于控制计算机的各个组件的操作。
在本次实验中，我们选择了常见的微指令集，包括存储器读写、算术逻辑运算、数据传输等指令。
2. 设计微指令控制存储器微指令控制存储器是微程序控制器的核心组件，用于存储微指令集。
在本次实验中，我们使用了静态随机存储器（SRAM）来实现微指令控制存储器。
通过将微指令集编码为二进制数，并将其存储在SRAM中的不同地址位置，实现对微指令的存储和读取。
3. 设计微指令解码器微指令解码器用于解析微指令，并产生相应的控制信号。
在本次实验中，我们使用了组合逻辑电路来实现微指令解码器。
通过将微指令的不同位与控制信号相连，实现对微指令的解码和控制信号的生成。
4. 设计微程序计数器微程序计数器用于控制微程序的执行顺序。
在本次实验中，我们使用了计数器和触发器来实现微程序计数器。
通过将微程序计数器的输出与微指令控制存储器的地址输入相连，实现对微指令的顺序读取。
实验结果通过实验，我们成功设计并实现了一个简单的微程序控制器。
在实验中，我们编写了微指令集，并将其存储在微指令控制存储器中。
通过微指令解码器和微程序计数器的协作，我们成功实现了对微指令的解码和执行。
实验结果表明，微程序控制器能够准确地控制计算机的各个组件的操作，并实现指令的执行。
实验总结通过本次实验，我们深入了解了微程序控制器的工作原理和原理图设计。
微程序控制器作为一种常见的计算机控制器，具有灵活性和可扩展性。
储存器实验报告
一、实验目的1. 了解储存器的基本概念和分类。
2. 掌握储存器的读写原理和操作方法。
3. 学会使用常用储存器芯片，如RAM、ROM等。
4. 熟悉储存器的扩展方法，如字扩展、位扩展等。
二、实验仪器与设备1. 实验台2. 信号发生器3. 数字示波器4. 静态随机存储器（RAM）芯片5. 只读存储器（ROM）芯片6. 译码器7. 74LS系列集成电路芯片8. 连接线三、实验原理1. 储存器的基本概念：储存器是计算机系统中用于存放数据和指令的设备，分为内存储器和外存储器。
内存储器包括RAM和ROM，外存储器包括硬盘、光盘等。
2. 储存器的读写原理：储存器的读写操作主要依靠控制电路来实现。
控制电路根据地址信号选择相应的存储单元，并根据读写信号决定是读取数据还是写入数据。
3. 常用储存器芯片：（1）RAM：随机存取存储器，具有读写速度快、存储容量大、价格低等特点。
RAM 分为静态RAM（SRAM）和动态RAM（DRAM）两种类型。
（2）ROM：只读存储器，只能读取数据，不能写入数据。
ROM分为掩模ROM、可编程ROM（PROM）、可擦写可编程ROM（EPROM）和闪存（Flash）等类型。
四、实验步骤1. 储存器读写原理实验：（1）搭建实验电路，包括RAM芯片、地址译码器、控制电路等。
（2）使用信号发生器产生地址信号、读写信号和控制信号。
（3）观察数字示波器上的波形，分析读写操作过程。
2. 储存器扩展实验：（1）字扩展：使用多个RAM芯片扩展存储容量。
将多个RAM芯片的地址线和控制线连接在一起，数据线分别连接。
（2）位扩展：使用译码器将地址信号转换为片选信号，控制多个RAM芯片的读写操作。
将译码器的输出端连接到RAM芯片的片选端，地址信号连接到译码器的输入端。
3. 基于AT89C51的RAM扩展实验：（1）搭建实验电路，包括AT89C51单片机、RAM芯片、译码器等。
（2）编写程序，设置RAM芯片的地址、读写信号和控制信号。
计算机组成原理 - 实验二存储器实验_
操作步骤
接线图中OO1、OO2、OOE1、OOE2是四个观察记数的 指示灯，其中OO1、OO2是写信号记数，OOE1、OOE2 是读信号记数。FULL及EMPTYy是满和空标志灯。
实验时，先拨动CLR开关使FIFO清空。然后给INPUT DEVICE单元中置一个数，按动START，此时将此数写入 到FIFO中，依次写四次后，FULL满标志置位。此时再也 写不进去，然后连续按动KK2-读信号，将顺序读出所存 的四个数，从总线显示灯检查结果是否与理论值一致。
C3=FIFOWR&O2&!O1; C4=FIFOWR&O2&O1; EMPTY=(OE==O)&!FLAGG; FULL=(OE==O)&FLAGG; END
25
26
3.LS273模块（ls273.abl）
MODULE LS273
"INPUT
CLK
PIN ;
I7,I6,I4,I3,I2,I1,I0 PIN ;
OE.CLK=FIFORD;
O.CLK=!FIFOWR;
24
OE.AR=!RST; O.AR=!RST; FLAGG.CLK=FIFOWR; FLAGG.AR=(!FIFORD)#(!RST); FLAGG:=1; WHEN OE==3 THEN OE:=0 ELSE OE:=OE+1; WHEN O==3 THEN O:=0 ELSE O:=O+1; C1=FIFOWR&!O2&!O1; C2=FIFOWR&!O2&O1;
7
三．实验内容
实验时将T3脉冲接至实验板上时序电路模块的TS3 相应插孔中，其脉冲宽度可调，其它电平控制信号 由“SWITCH UNIT”单元的二进制开关模拟，其中 SW-B为低电平有效，LDAR为高电平有效。
基本运算器静态随机存储器实验报告
(4)用输入开关向暂存器A置数。
①拨动CON单元的SD27…SD20数据开关，形成二进制数01100101（或其它数值），数据显示亮为‘1’，灭为‘0’。
表1-2-1 SRAM 6116功能表
功能
1
0
0
0
X
1
0
0
X
0
1
0
不选择
读
写
写
存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，
地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三
(6)改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、LDB=0，然后按表1-1-1置S3、S2、S1、S0和Cn的数值，并观察数据总线LED显示灯显示的结果。如置S3、S2、S1、S0为0010，运算器作逻辑与运算，置S3、S2、S1、S0为1001，运算器作加法运算。如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录一），方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器实验的数据通路图，如图1-1-6所示。进行上面的手动操作，每按动一次TS按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次TS按钮，数据通路图也会反映当前运算器所做的操作。
存储器、加法器以及乘法器实验
北京科技大学计算机与通信工程学院实验报告实验名称: 存储器、加法器以及乘法器学生姓名：专业:班级：学号：指导教师：实验成绩：实验地点：实验时间：年月日一、实验目的与实验要求1、实验目的（1）实验一：静态随机存储器实验①掌握静态随机存储器的基本结构。
②掌握静态随机存储器 RAM工作特性及数据的读写方法。
（2）实验二：超前进位加法器设计实验①掌握超前进位加法器的原理及其设计方法。
②熟悉 FPGA 应用设计及 QuartusII 软件的使用。
③理解使用超前进位逻辑设计ALU的方法。
（3）实验三：阵列乘法器设计实验①掌握乘法器的原理及其设计方法。
②熟悉QuartusII 软件的使用及FPGA应用设计。
2、实验要求(1)了解静态随机存储器的工作原理，利用实验箱进行验证性实验，并完成实验箱的写入、读取数据。
(2) 利用QuartusII 软件完成超前进位加法器设计，原理图设计或者程序编程实现其进位加法功能，并且下载到实验箱里完成验证。
(3)用文字描述或者画图方式给出FPGA外围电路接线图，并在QuartusII 软件中完成阵列乘法器的设计，运行观测结果。
二、实验设备（环境）及要求CM3+实验环境、QuartusⅡ8.0环境三、实验内容与步骤1、实验1（1）实验原理本实验所用的静态随机存储器（SRAM）由一片 6116 芯片（2K×8bit）构成（位于 MEM 单元），如图所示。
6116 的容量为 2KB，包含 11 根地址线，即 A10~A0，数据宽度为 8位，除电源和地线外，还有三根控制线：CS （片选线）、OE （读线）、WE （写线），其功能如表3.5 所示，在片选信号有效（CS=0，低电平有效）的前提下，当OE=0 时进行读操作，当WE =0 时进行写操作，本实验平台将CS常接地。
存储器（MEM）最终是要挂接到 CPU 上，所以还需要一个读写控制逻辑，使得 CPU能控制 MEM 的读写，实验中的读写控制逻辑如图所示，图中读信号 RD 和写信号 WR都是高电平有效。
静态存储器-实验报告
静态存储器-实验报告引言静态存储器是计算机中的一种存储器件，广泛应用于微型计算机、工控系统、控制器等领域中。
与动态存储器不同，静态存储器是由一系列逻辑门电路组成的，不需要周期性地进行刷新操作。
本实验主要介绍静态存储器的基本原理以及应用，并通过实验验证静态存储器的功能。
一、实验目的1. 掌握静态存储器的组成原理和基本功能。
2. 熟悉静态存储器的应用场景和使用方法。
3. 通过实验验证静态存储器的功能和性能。
二、实验原理静态存储器是由许多逻辑门组成的，逻辑门分为三种类型：与门、或门、反相器。
其中与门和或门分别用于输入/输出数据的选择和判断，反相器用于数据存储和输出。
将这些逻辑门组合在一起，形成了静态存储器的核心电路结构，如图1所示。
图1 静态存储器电路结构图静态存储器的基本功能是将输入的二进制数据通过逻辑电路存储，以便随时读取。
当CPU需要访问某个存储单元中的数据时，静态存储器将该单元中的数据输出给CPU，完成读取操作。
另外，通过特定的电路设计，静态存储器还可以实现数据的随机访问和写入操作等功能。
三、实验设备2. 电路板3. 电源4. 信号源5. 示波器四、实验步骤1. 将静态存储器模块插入电路板中。
2. 将电路板与电源和信号源连接。
3. 将信号源输出线连接到静态存储器的输入端，将示波器接到静态存储器的输出端。
4. 设置信号源的输出并观察静态存储器的输出波形。
6. 将示波器的观察时间延长，并调整信号源的输出幅度和频率，观察静态存储器在不同输入信号下的工作状态。
五、实验结果分析通过实验可以看出，静态存储器能够很好地记录输入信号的历史，并在需要时将数据输出。
同时，静态存储器对于不同频率和幅度的输入信号均有良好的适应性。
这说明静态存储器具有很好的稳定性和可靠性，并且适用于多种实际应用场景。
六、实验结论通过本次实验，我们成功掌握了静态存储器的组成原理及基本功能，并通过实验验证了其良好的性能和应用效果。
静态存储器作为计算机存储器中的一种重要组成部分，在现代计算机系统中得到广泛使用，在各个领域都有着广泛的应用前景。
厦门理工计算机组成原理静态随机存储器
计算机组成原理课程实验报告学生姓名：学生班级：学生学号：指导教师：郭迪实验地点：精工1号楼硬件技术基础实验室实验日期：2017年9 月28 日实验成绩：Ⅰ【实验名称】静态随机存储器Ⅱ【实验目的】掌握静态随机存储器 RAM 工作特性及数据的读写方法。
Ⅲ【实验要求】⒈按实验内容要求将实验结果（图或表）粘贴到“实验结果”栏；⒉简要回答实验内容提问的问题，填写到“实验结果”栏；⒊当堂完成全部实验内容，遵照书写格式，保存实验报告，按规定上交。
Ⅳ【实验接线图】图1 静态随机存储器实验连线图Ⅴ【实验内容】1.关闭实验箱电源，连接实验电路，并检查无误。
2.将时序与操作台单元的开关KK2置为“单步”档，开关KK1、KK3置为“运行”档。
3.将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
4.实验箱与PC联机操作，通过软件中的数据通路图观测实验结果。
打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图。
5.给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。
【其中，将存储器的01H地址单元写入12H的数据通路图和03H 地址单元写入14H的数据通路图贴到实验结果栏】由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入。
写存储器的流程如图2 所示（以向00 地址单元写入11H为例）：图2 写存储器流程图6.依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
【其中，将读出01H地址单元内容的数据通路图和读出03H地址单元内容的数据通路图贴到实验结果栏，并分析上述单元内容是否与前面写入的一致。
读存储器的流程如图3 所示（以从00 地址单元读出11H 为例）：图3 读存储器流程图注意：每个地址单元的写入和读出各保存以下4张电脑截图：A. 地址打入AR(写数据)； B. 数据写入MEM；C. 地址打入AR(读数据)；D. 读出MEM数据。
存储器实验报告
1. 了解存储器的分类、组成和工作原理；2. 掌握静态随机存取存储器（RAM）和只读存储器（ROM）的基本操作；3. 熟悉存储器扩展技术，提高计算机系统的存储容量；4. 培养动手实践能力和分析问题、解决问题的能力。
二、实验原理1. 存储器分类：存储器分为随机存取存储器（RAM）和只读存储器（ROM）两种类型。
RAM用于存储程序和数据，具有读写速度快、易失性等特点；ROM用于存储程序和固定数据，具有非易失性、读速度快、写速度慢等特点。
2. RAM工作原理：RAM主要由存储单元、地址译码器、数据输入输出电路和控制电路组成。
存储单元由MOS晶体管构成，用于存储信息；地址译码器将地址信号转换为对应的存储单元地址；数据输入输出电路负责数据的读写；控制电路控制读写操作。
3. ROM工作原理：ROM主要由存储单元、地址译码器、数据输入输出电路和控制电路组成。
与RAM类似，ROM的存储单元由MOS晶体管构成，用于存储信息；地址译码器将地址信号转换为对应的存储单元地址；数据输入输出电路负责数据的读写；控制电路控制读写操作。
4. 存储器扩展技术：通过增加存储器芯片，提高计算机系统的存储容量。
常用的扩展技术有位扩展、字扩展和行列扩展。
三、实验仪器与设备1. 电脑一台；2. Proteus仿真软件；3. AT89C51单片机实验板；4. SRAM 6116芯片；5. 译码器74HC138；6. 排线、连接线等。
1. 将AT89C51单片机实验板与电脑连接，并启动Proteus仿真软件。
2. 在Proteus中搭建实验电路，包括AT89C51单片机、SRAM 6116芯片、译码器74HC138等。
3. 编写实验程序，实现以下功能：（1）初始化AT89C51单片机；（2）编写SRAM 6116芯片读写程序，实现数据的读写操作；（3）编写译码器74HC138控制程序，实现存储器地址译码。
4. 运行仿真程序，观察实验结果。
五、实验数据记录与分析1. 实验数据记录：（1）位扩展实验：使用SRAM 6116芯片扩展AT89C51单片机RAM存储器（2KB），选择8个连续的存储单元的地址，分别存入不同内容，进行单个存储器单元的读/写操作。
储存原理实验报告总结(3篇)
第1篇一、实验背景随着计算机技术的飞速发展，存储器作为计算机系统的重要组成部分，其性能直接影响着计算机系统的整体性能。
为了深入了解存储器的原理及其在实际应用中的表现，我们进行了储存原理实验。
二、实验目的1. 理解存储器的基本概念、分类、组成及工作原理；2. 掌握存储器的读写操作过程；3. 了解不同类型存储器的优缺点；4. 分析存储器性能的影响因素。
三、实验内容1. 静态随机存储器（SRAM）实验（1）实验目的：掌握SRAM的读写操作过程，了解其优缺点。
（2）实验内容：通过实验，观察SRAM的读写过程，记录读写时序，分析读写速度。
（3）实验结果：SRAM读写速度快，但价格较高，功耗较大。
2. 动态随机存储器（DRAM）实验（1）实验目的：掌握DRAM的读写操作过程，了解其优缺点。
（2）实验内容：通过实验，观察DRAM的读写过程，记录读写时序，分析读写速度。
（3）实验结果：DRAM读写速度较SRAM慢，但价格低，功耗小。
3. 只读存储器（ROM）实验（1）实验目的：掌握ROM的读写操作过程，了解其优缺点。
（2）实验内容：通过实验，观察ROM的读写过程，记录读写时序，分析读写速度。
（3）实验结果：ROM只能读，不能写，读写速度较慢。
4. 固态硬盘（SSD）实验（1）实验目的：掌握SSD的读写操作过程，了解其优缺点。
（2）实验内容：通过实验，观察SSD的读写过程，记录读写时序，分析读写速度。
（3）实验结果：SSD读写速度快，功耗低，寿命长。
四、实验分析1. 不同类型存储器的读写速度：SRAM > SSD > DRAM > ROM。
其中，SRAM读写速度最快，但价格高、功耗大；ROM读写速度最慢，但成本较低。
2. 存储器性能的影响因素：存储器容量、读写速度、功耗、成本、可靠性等。
在实际应用中，需要根据具体需求选择合适的存储器。
3. 存储器发展趋势：随着计算机技术的不断发展，存储器性能不断提高，功耗不断降低，成本不断降低。
静态随机存取存贮器实验
实验名称
静态随机存取存贮器实验
实验日期
2016/9/30
学生姓名
李白
学号
10000
班级
实验目的
了解静态随机存取存储器的工作原理；掌握读写存贮器的方法。
实验内容
通过对M_nI/O、nRD、nWR等开关的控制，逻辑上为片选信号，读信号，写信号
将IN单元输入的数据存储到选择存储器MEN相应的存储单元中，后又通过地址再从选择存储器MEN中读取写入的数据。
3读取数据
通过in单元给出地址，并紧张in单元输出数据
使M_nIO = 1，nRD = 0, nWR = 1
在T2、T3信号有效时，6116向数据总线输出数据
实验结果
分析
思考
1、存储数据时候，先写到MAR,再写入存储器。
2、在进行存储器实验的时候，不仅明确该存储器物理逻辑，更要看真实的引脚设计。比如61161选中CE不选中OE WE即为不选中6116。
电路图：
实验过程及
结果记录
写数据：
1、传入数据的存储地址：
照连线图连接实验仪
使nWR = 1，nRD = 1，IN单元的nCS=0、nRD=0（即为禁止对存贮器读写），将IN单元中的地址数据输出
MAR单元的nMAROE = 0,允许MAR中锁存的地址数据输出到地址总线上；wMAR = 0，允许写MAR，按CON单元的STEP键一次，依次发出T1、T2、T3信号，在T3的下降沿，IN单元给出的地址数据锁存到MAR中。
实验仪器及元件
STAR COP2018实验仪一套、PC机一台。
实验
原理及电
路图
实验原理：
静态随机存取存储器使用某种触发器来储存每一位内存信息，存储单元使用的触发器是由引线将4-6个晶体管连接而成，但无须刷新。
静态随机存储器SRAM单元结构分析及cadence仿真
一、实验要求：1、理解SRAM 数字单元的存储原理及其读、写机制；2、用Cadence 软件进行SRAM 单元读、写电路原理图的设计并仿真；3、修改某些关键晶体管的参数并仿真分析。
二、实验过程：1、SRAM 单元结构设计与分析：图一SRAM 数字电路单元结构如图一所示，本实验所用到的随机静态存储单元的基本结构由六只场效应晶体管构成，SRAM 的每一bit 存储在由1234M M M M 、、、 四只CMOS 管构成的两个交叉耦合的反向器中。
另外两只晶体管56M M 、 是储存基本单元到用于读写位线（/BL BL ）的控制开关。
假设原本基本存储单元内存的数据为1;0Q Q == ，此时反向器1（由12M M 、 构成）的输入为0，输出为1，反向器2（由34M M 、构成）的输入为1，输出为0，反向器1与反相器2的输入与输出相互首位相连，它们相互锁定。
当进行读操作时，先将两根位线（/BL BL ）预充电到高电平，再将字线电平调至高电平，此时两个传输管56M M 、导通，这时晶体管14M M 、也处于导通状态，Q 点的高电位读出到位线BL 上，由于BL 本身即为高电平，因而其电位基本没有变化；位线BL 则通过晶体管15M M 、连接到地放电至低电平，这样基本存储单元的数据就被读出来了。
同时该设计也可能存在一定的问题，因为当位线BL 通过晶体管15M M 、进行放电时存在将Q 点拉高，进而导致晶体管3M 导通，4M 关断的风险，导致储存的数据被改写。
因此需要严格控制晶体管15M M 、的分压以避免这种风险。
图二 读操作分析原理图如图二，由晶体管15M M 、源漏电流相等列出等式。
对该等式变形后绘制出相应曲线图如图三。
图三要想使图二中Q的电位不被改变，则需保证其在放电时的电位在0.4V的安全电位以下，从图三中可以看出，需保证单元下拉比CR不大于1.2，在设计原理图时应当注意这一点。
进行写操作时分析方法与读操作基本相同，如图四所示，应当保证其单元上拉比PR 小于1.8。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理》
实验报告
实验二：SRAM 静态随机存储器实验
学院：
专业：
班级学号：
学生姓名：
实验日期：
指导老师：
成绩评定：
计算机学院计算机组成原理实验室
实验二
一、实验名称：SRAM 静态随机存储器实验
二、实验目的：
掌握静态随机存储器RAM工作特性及数据的读写方法。
三、实验内容：
1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据送入总线后，存到指定的存储单元，数据在数据显示灯显示。
2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入总线, 通过数据显示灯显示。
四、实验设备：
PC机一台，TD-CMA实验系统一套。
五、实验步骤：
1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为…单步‟档。
3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有…嘀‟报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
图2-4
4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。
再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，
打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST 产生T3脉冲，即将数据打入到存储器中。
写存储器的流程如图2-5 所示（以向00 地址单元写入11H 为例）：
图2-5
5、依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写
入的一致。
同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。
读存储器的流程如图2-6 所示（以从00 地址单元读出11H 为例）：
图2-6
如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录1），方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如图2-7 所示。
进行上面的手动操作，每按动一次ST 按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为…单步‟档后按动了一次ST 按钮，数据通路图也会反映当前存储器所做的操作，借助于数据通路图，仔细分析SRAM 的读写过程。
图2-7
六、实验结果
整个实验记录的实验结果如下：
七、分析讨论
1、在读出数据完成时应先关闭RD按钮然后再关闭IOR按钮，否则就会产生“滴”的声音。
2、在插线的过程中注意不要把两头的线插错位或插反了，否则会影响试验结果。
3、可以不依次序输出存储单元的内容。
4、数据通路图会有数据的流动反映当前存储器所做的操作。
即使是对存储器进行读，也应按动一次ST按钮，数据通路图才会有数据的流动。
5、将CON单元的IOR开关置为“1”后再打开电源开关，如果听到有“嘀”报警声，应立即关闭电源，重新检查接线，直到错误排除。
八、心得体会
通过这次实验，较好的掌握了静态存储器的工作特性及使用方法。
掌握了半导体随机存储器如何存储数据及读出数据。
从此次实验中懂得了在实验接线时要细心。
在操作过程中，若出现问题应能在最短时间内检查出问题，从而使实验过程更顺利。