集成电路工艺考试题

合集下载

集成电路工艺原理(考试题目与答案_广工版)

集成电路工艺原理(考试题目与答案_广工版)

1、将硅单晶棒制成硅片的过程包括哪些工艺?答:包括:切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。

2、切片可决定晶片的哪四个参数/答:切片决定了硅片的四个重要参数:晶向、厚度、斜度、翘度和平行度。

3、硅单晶研磨清洗的重要性。

答:硅片清洗的重要性:硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键,形成表面附近的自由力场,极易吸附各种杂质,如颗粒、有机杂质、无机杂质、金属离子等,造成磨片后的硅片易发生变花发蓝发黑等现象,导致低击穿、管道击穿、光刻产生针孔,金属离子和原子易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率45、什么是低K材料?答:低K材料:介电常数比SiO2低的介质材料46、与Al 布线相比,Cu 布线有何优点?答:铜作为互连材料,其抗电迁移性能比铝好,电阻率低,可以减小引线的宽度和厚度,从而减小分布电容。

4、硅片表面吸附杂质的存在状态有哪些?清洗顺序?答:被吸附杂质的存在状态:分子型、离子型、原子型清洗顺序:去分子-去离子-去原子-去离子水冲洗-烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀,腐蚀的方法有哪些?答:工序目的:去除表面因加工应力而形成的损伤层及污染腐蚀方式:喷淋及浸泡6、CMP(CMP-chemical mechanical polishing)包括哪些过程?答:包括:边缘抛光:分散应力,减少微裂纹,降低位错排与滑移线,降低因碰撞而产生碎片的机会。

表面抛光:粗抛光,细抛光,精抛光7、SiO2按结构特点分为哪些类型?热氧化生长的SiO2属于哪一类?答:二氧化硅按结构特点可将其分为结晶形跟非结晶形,热氧化生长的SiO2为非结晶态。

8、何谓掺杂?答:在一种材料(基质)中,掺入少量其他元素或化合物,以使材料(基质)产生特定的电学、磁学和光学性能,从而具有实际应用价值或特定用途的过程称为掺杂。

9、何谓桥键氧,非桥键氧?它们对SiO2密度有何影响?答:连接两个Si—O四面体的氧原子称桥联氧原子,只与一个四面体连接的氧原子称非桥联氧原子。

(完整版)集成电路工艺原理期末试题

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷(120分钟)一张A4纸开卷教师:邓小川一二三四五六七八九十总分评卷教师1、名词解释:(7分)答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。

特征尺寸:集成电路中半导体器件能够加工的最小尺寸。

Fabless:IC 设计公司,只设计不生产。

SOI:绝缘体上硅。

RTA:快速热退火。

微电子:微型电子电路。

IDM:集成器件制造商。

Chipless:既不生产也不设计芯片,设计IP内核,授权给半导体公司使用。

LOCOS:局部氧化工艺。

STI:浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少,是何家企业生产?请举出三个以上在这种工艺中所采用的新技术(与亚微米工艺相比)?(7分) 答:国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有:铜互联;Low-K材料;金属栅;High-K材料;应变硅技术。

3、集成电路制造工艺中,主要有哪两种隔离工艺?目前的主流深亚微米隔离工艺是哪种器件隔离工艺,为什么?(7分)答:集成电路制造工艺中,主要有局部氧化工艺-LOCOS;浅槽隔离技术-STI两种隔离工艺。

主流深亚微米隔离工艺是:STI。

STI与LOCOS工艺相比,具有以下优点:更有效的器件隔离;显著减小器件表面积;超强的闩锁保护能力;对沟道无侵蚀;与CMP兼容。

4、在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?(7分)答:如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高电场,电子在从源区向漏区移动的过程中,将受此电场加速成高能电子,它碰撞产生电子空穴对,热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱俘获,影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场,把结中的最大电场位置与沟道中的最大电流路径分离,从而防止热载流子产生。

集成电路工艺考试题

集成电路工艺考试题

一、名词解释(1)化学气相沉积:化学气体或蒸气和晶圆表面的固体产生反应,在表面上以薄膜形式产生固态的副产品,其它的副产品是挥发性的会从表面离开。

( 2)物理气相沉积:“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体 ;b.生长材料的蒸汽经过一个低压区域到达衬底 ;c.蒸汽在衬底表面上凝聚,形成薄膜(3)溅射镀膜:溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速,使其获得一定的动能后,轰击靶电极,将靶电极的原子溅射出来,沉积到衬底形成薄膜的方法。

(衬(4) 蒸发镀膜:加热蒸发源,使原子或分子从蒸发源表面逸出,形成蒸汽流并入射到硅片底)表面,凝结形成固态薄膜。

(5)替位式扩散:占据晶格位置的外来原子称为替位杂质。

只有当替位杂质的近邻晶格上出现空位,替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散:间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

(7)有限表面源扩散:扩散开始时,表面放入一定量的杂质源,而在以后的扩散过程中不再有杂质加入,此种扩散称为有限源扩散。

(8)恒定表面源扩散:在整个扩散过程中,杂质不断进入硅中,而表面杂质浓度始终保持不变。

(9)横向扩散:由于光刻胶无法承受高温过程,扩散的掩膜都是二氧化硅或氮化硅。

当原子扩散进入硅片,它们向各个方向运动:向硅的内部,横向和重新离开硅片。

假如杂质原子沿硅片表面方向迁移,就发生了横向扩散。

(10)保形覆盖:保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

二、简述题1、简述两步扩散的含义与目的。

答:为了同时满足对表面浓度、杂质总量以及结深等的要求,实际生产中常采用两步扩散工艺:第一步称为预扩散或预淀积,在较低的温度下,采用恒定表面源扩散方式在硅片表面扩散一层杂质原子,其分布为余误差涵数,目的在于控制扩散杂质总量;第二步称为主扩散或再分布,将表面已沉积杂质的硅片在较高温度下扩散,以控制扩散深度和表面浓度,主扩散的同时也往往进行氧化。

(完整版)集成电路工艺原理期末试题

(完整版)集成电路工艺原理期末试题

Ti/TiN;Al/AlCu;TiN。
:接触层金属和阻挡层金属。
:导电层;
:阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火,高温退火和快速热处理哪个更优越,为什么?
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
+0.5tox=0.2×(2 +0.25);即 tox= 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
= 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
=0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox=B(t + τ),又∵初始氧化层厚度为0;
∴ τ
= ( t2ox + Atox ) / B = 0 h
∵ t2
+Atox=B(t1 +τ1),又∵ t1=0.5 h;
∴ t2
+0.09tox=0.03×(0.5 +0);即 tox= 0.0855 μm
1.44的水溶液,光刻机使用的光源为波长193nm的准分子激光器,k
0.6,试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径: NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深: DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分)
、硅片热氧化生长遵从如下公式:t2
+Atox=B(t + τ),其中tox为硅片经过t时

《集成电路工艺原理(芯片制造)》课程+试题库

《集成电路工艺原理(芯片制造)》课程+试题库

一、填空题(30分=1分*30)10题/章晶圆制备1.用来做芯片的高纯硅被称为(半导体级硅),英文简称(GSG ),有时也被称为(电子级硅)。

2.单晶硅生长常用(CZ法)和(区熔法)两种生长方式,生长后的单晶硅被称为(硅锭)。

3.晶圆的英文是(wafer ),其常用的材料是(硅)和(锗)。

4.晶圆制备的九个工艺步骤分别是(单晶生长)、整型、(切片)、磨片倒角、刻蚀、(抛光)、清洗、检查和包装。

5.从半导体制造来讲,晶圆中用的最广的晶体平面的密勒符号是(100 )、(110 )和(111 )。

6.CZ直拉法生长单晶硅是把(融化了的半导体级硅液体)变为(有正确晶向的)并且(被掺杂成p型或n型)的固体硅锭。

7.CZ直拉法的目的是(实现均匀掺杂的同时并且复制仔晶的结构,得到合适的硅锭直径并且限制杂质引入到硅中)。

影响CZ直拉法的两个主要参数是(拉伸速率)和(晶体旋转速率)。

8.晶圆制备中的整型处理包括(去掉两端)、(径向研磨)和(硅片定位边和定位槽)。

9.制备半导体级硅的过程:1(制备工业硅);2(生长硅单晶);3(提纯)。

氧化10.二氧化硅按结构可分为()和()或()。

11.热氧化工艺的基本设备有三种:(卧式炉)、(立式炉)和(快速热处理炉)。

12.根据氧化剂的不同,热氧化可分为(干氧氧化)、(湿氧氧化)和(水汽氧化)。

13.用于热工艺的立式炉的主要控制系统分为五部分:(工艺腔)、(硅片传输系统)、气体分配系统、尾气系统和(温控系统)。

14.选择性氧化常见的有(局部氧化)和(浅槽隔离),其英语缩略语分别为LOCOS和(STI )。

15.列出热氧化物在硅片制造的4种用途:(掺杂阻挡)、(表面钝化)、场氧化层和(金属层间介质)。

16.可在高温设备中进行的五种工艺分别是(氧化)、(扩散)、()、退火和合金。

17.硅片上的氧化物主要通过(热生长)和(淀积)的方法产生,由于硅片表面非常平整,使得产生的氧化物主要为层状结构,所以又称为(薄膜)。

集成电路省赛试题及答案

集成电路省赛试题及答案

集成电路省赛试题及答案一、选择题(每题3分,共30分)1. 集成电路(IC)的分类中,不包括以下哪一项?A. 数字ICB. 模拟ICC. 混合信号ICD. 光电子IC2. 在CMOS技术中,一个N型MOSFET在其栅极施加高于源极电位的电压时,其沟道区域将呈现什么特性?A. 增强型导电性B. 耗尽型导电性C. 不导电D. 高阻态3. 下列哪个参数不是衡量集成电路性能的重要指标?A. 工作频率B. 功耗C. 价格D. 集成度4. 在集成电路设计中,晶体管的最小特征尺寸(Feature Size)缩小,将会带来以下哪个效应?A. 速度提高,功耗降低B. 速度降低,功耗增加C. 速度提高,功耗增加D. 速度降低,功耗降低5. 集成电路中的互连技术不包括以下哪一项?A. 铝互连B. 铜互连C. 硅互连D. 钨互连6. 在集成电路设计中,哪个因素是造成信号串扰的主要原因?A. 电源电压B. 信号频率C. 互连线间距D. 温度变化7. 下列哪个不是集成电路封装的常见类型?A. BGAB. QFPC. DIPD. USB8. 在集成电路的制造过程中,光刻技术的主要作用是什么?A. 沉积材料B. 蚀刻图案C. 离子注入D. 形成精细的电路图案9. 集成电路的电源管理设计中,下列哪项不是电源管理芯片(PMIC)的功能?A. 电压转换B. 电流限制C. 信号放大D. 电源分配10. 在集成电路的测试中,哪种测试方法可以检测到由于工艺变化导致的性能变化?A. 功能测试B. 参数测试C. 直流测试D. 交流测试二、简答题(每题10分,共20分)1. 请简述集成电路设计中的“版图设计”阶段的主要任务和重要性。

2. 阐述集成电路中“过驱动”现象的原因及其对电路性能的影响。

三、计算题(每题20分,共40分)1. 给定一个CMOS反相器,其负载电容为10pF,供电电压为5V,晶体管的通道长度和宽度分别为1μm和10μm。

假设晶体管的阈值电压为1V,漏电流为100nA。

集成电路工艺原理相关试题

集成电路工艺原理相关试题

集成电路工艺原理相关试题一、选择题1.集成电路工艺的发展历经了以下哪几个阶段? A. 自由扩散阶段、光刻成型阶段、微影速度阶段 B. 预扩散台阶、纳米光刻阶段、电子束曝光阶段C. 扩散二极管阶段、光刻馏分阶段、微影速度阶段 D. 电子束曝光阶段、分子束曝光阶段、纳米光刻阶段2.下列哪种是集成电路工艺中常用的掩模技术? A. 仰视照相法 B. 紫外光刻法 C. 照相法 D. 磁控溅射法3.集成电路工艺中的光刻成像的基本过程包括哪些步骤? A. 刻蚀、扫描、照射 B. 曝光、显影、清洗 C. 感光、曝光、显影 D. 感光、曝光、刻蚀4.下列哪种材料不适合用于集成电路的制作? A. 硅 B. 铝 C. 铜 D. 锡5.集成电路工艺中的扩散过程是指什么? A. 材料中杂质的扩散 B. 将电路图案转移到硅片上的象限 C. 利用高温使材料的原子迁移 D. 利用光照使光刻胶产生化学反应二、填空题1.集成电路工艺中,常用的曝光技术是将光照射在待制作电路上,通过光刻胶对光进行控制,达到光刻胶的显影,从而得到所需的图形。

2.集成电路工艺中,光刻胶的主要组成是聚合物和光敏剂。

3.集成电路中的 MOSFET 制作过程中,常用的氧化物层材料是SiO2。

4.集成电路中,扩散过程会引入适量的杂质,以改变材料的导电性能。

5.集成电路工艺中,常用的金属导线材料是铝。

三、简答题1.请简要介绍集成电路工艺中的光刻成像过程。

光刻成像是集成电路工艺中常用的掩模技术之一,其基本过程包括:–感光:在待制作电路表面涂上一层光刻胶,将器件图形的反转图案转移到光刻胶上。

–曝光:将待制作电路与光刻胶一起暴露在紫外光下,通过光刻胶中的光敏剂吸收光能而发生化学反应,使得光刻胶的物理和化学性质发生变化,在胶层上形成图形。

–显影:通过将光刻胶浸泡在显影液中,溶解未暴露于光的部分,得到所需的图形。

2.集成电路中的扩散过程是指什么?请简要描述扩散过程的基本原理。

电子与通信技术:集成电路工艺原理考试资料(题库版)

电子与通信技术:集成电路工艺原理考试资料(题库版)

电子与通信技术:集成电路工艺原理考试资料(题库版)1、问答题简述引线框架材料?正确答案:引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关(江南博哥)键结构件,它起到了和外部导线连接的桥梁作用。

引线框架材料的要求为:热匹配,良好的机械性能,导电、导热性能好,使用过程无相变,材料中杂质少,低价,加工特性和二次性能好。

2、问答题简述MCM的概念、分类与特性?正确答案:概念:将多块半导体裸芯片组装在一块布线基板上的一种封装。

分类:MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。

特性:尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。

可大幅度提高电路连线密度,增加封装效率;可完成轻、薄、短、小的封装设计;封装的可靠性提升。

3、问答题矩形片式电阻由哪几部分组成?各部分的主要作用是什么?正确答案:基板:基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。

一般基板的材科多采用高纯度的(96%)AL203陶瓷。

其工艺要求表面平整、划线准确,以确保电阻、电极浆料印制到位。

电极:片式电阻器一般都采用三层电极结构,最内层的是内层电极,它是连接电阻体位于中间层的是中间电极,它是镀镍(Ni)层,也被称为阻挡层,其主要作用是提高电阻器在焊接时的耐热性,避免造成内层电极被溶蚀。

位于最外层的是外层电极,它也被称为可焊层,该层除了使电极具有良好的可焊性外,还可以起到延长电极保存期的作用。

通常,外层电极采用锡一铅(S。

-PB.合金电镀而成。

电阻膜:电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上,然后再经过烧结而成的厚膜电阻。

保护层:保护层位于电阻膜的外部,主要起保护作用。

它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。

《半导体集成电路》考试题目及参考答案(DOC)

《半导体集成电路》考试题目及参考答案(DOC)

《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些?2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻,设计一个方块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门(稳态时)各管的工作状态?3. 在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。

4. 两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在那些地方做了改善,并分析改善部分是如何工作的。

四管和五管与非门对静态和动态有那些方面的改进。

5. 相对于五管与非门六管与非门的结构在那些部分作了改善,分析改进部分是如何工作的。

6. 画出四管和六管单元与非门传输特性曲线。

并说明为什么有源泄放回路改善了传输特性的矩形性。

7. 四管与非门中,如果高电平过低,低电平过高,分析其原因,如与改善方法,请说出你的想法。

8. 为什么TTL与非门不能直接并联?9. OC门在结构上作了什么改进,它为什么不会出现TTL与非门并联的问题。

第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式,并解释各项的物理含义及其对阈值大小的影响(即各项在不同情况下是提高阈值还是降低阈值)。

2. 什么是器件的亚阈值特性,对器件有什么影响?3. MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响?4. 请以PMOS晶体管为例解释什么是衬偏效应,并解释其对PMOS晶体管阈值电压和漏源电流的影响。

5. 什么是沟道长度调制效应,对器件有什么影响?6. 为什么MOS晶体管会存在饱和区和非饱和区之分(不考虑沟道调制效应)?7.请画出晶体管的D DS特性曲线,指出饱和区和I V非饱和区的工作条件及各自的电流方程(忽略沟道长度调制效应和短沟道效应)。

集成电路工艺原理试题总体标准答案

集成电路工艺原理试题总体标准答案

目录一、填空题(每空1分,共24分)1二、判断题(每小题1.5分,共9分)1三、简答题(每小题4分,共28分)2四、计算题(每小题5分,共10分)4五、综合题(共9分)5一、填空题(每空1分,共24分)1.制作电阻分压器共需要三次光刻,分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。

2.集成电路制作工艺大体上可以分成三类,包括图形车___________3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。

4.咼纯硅制备过程为氧化硅T粗硅T低纯四氯化硅T咼纯四氯化硅T咼纯硅。

5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。

6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。

7.常规的硅材料抛光方式有:机械抛光,化学抛光,机械化学抛光等。

8.热氧化制备SiO2的方法可分为四种,包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。

9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、 _ 磷、砷(As)、锑(Sb)等元素具有掩蔽作用。

10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。

11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。

12.常规平面工艺扩散工序中的恒定表面源扩散过程中,杂质在体内满足余误差函数分布。

常规平面工艺扩散工序中的有限表面源扩散过程中,杂质在体内满足高斯分布函数分布。

13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。

14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。

15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。

16.真空蒸发设备由三大部分组成,分别是真空系统、蒸发系统、基板及加热系统。

—仃.自持放电的形式有辉________18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。

《集成电路先进制造工艺技术》中级课程试题

《集成电路先进制造工艺技术》中级课程试题

《集成电路先进制造工艺技术》中级课程试题一、单选题(每题2分,共计30分)1、研发某一技术节点的技术,比如:研发65纳米逻辑工艺,哪一项不是研发阶段的内容?()A.撰写DRB.设计绘制TKLayoutC.设计工艺流程FIOWD.定期随机抽取产品测试可靠性能,2、下列工艺优化(ProCeSSUming)的相关工作中哪一项不属于PIE(工艺整合工程师)的工作职责?()A.制订工艺流程(flow);B.制订工艺测量的标准值;C.修改设备中工艺菜单(recipe)的具体内容;(而?")D.分析工艺对应的电学参数(WAT)不达标的原因。

3、下列关于器件特性的说法哪一项是错误的?()A.SRAM是挥发性存储器,DRAM是非挥发性存储器;B.3DNAND也是FLASH闪存;C.DRAM基本存储单元是ITIC,其中T指晶体管,C指电容器;D.栅长越大,器件关态漏电越小;栅宽越小,器件开态电流越小。

4^浅槽隔离,SPshallowtrenchisolation,简称ST1。

引入它的目的是实现()A.有源区之间的绝缘隔离,B.有源区之间的连接C.无源区之间的导通D.无源区之间的隔离5、下列哪一项不属于CVD工艺()A.等离子化学气相淀积B.低压化学气相淀积C.电子束蒸发(D.常压化学气相淀积6、折射率是表征CVD薄膜的重要参数,对于氧化硅(1)、氮化硅(2)、多晶硅(3)折射率从大到小的排序是()A.l>2、3B.3、2、1(正确答案)C.2、1、3D.3、1、27、以下选项那些不属于干法刻蚀的优点()A各向同性—)B良好的关键尺寸(CD)控制C最小的光刻胶脱落或粘附问题D良好的片内、片间、批次间的刻蚀均匀性8、原子层刻蚀(ALE)能实现高精度其最为重要的特征为()A.高刻蚀速率;B.刻蚀过程具有自限制的特点SC.高选择比;D.各向同性9、热氧化过程中消耗的硅占SiCh总体积的多少?()A.20%B.30%C.44%D.60%10、为什么要开发快速热退火工艺?()A.形成浅结B.消除悬挂键Ik简磁控溅射利用了什么原理提高了等离子体的电离效率?()A磁场中的洛伦磁力;(I-)B.电场中电场力;C.磁场对电流的安培力;D.电荷之间静电作用力;12、SCl主要功能是去除颗粒,由哪些化学药液配比成的?()A.NH4OH,H2O2;B.NH4OH,H2O2,H2O; )C.HCL,H2O2,H2O;D.H2SO4,H2O213、SC2主要功能是去金属离子沾污,由哪些化学药液配比成的?()A.HF,H2O;B.NH4OH,H2O2,H2O;C.HCL,H2O2,H2O;D.H2SO4,H2O214、SPM主要功能是去有机物沾污,由哪些化学药液配比成的?()A.HF,H2O;B.NH4OH,H2O2,H2O;C:HCL,H2O2,H2O;D.H2SO4,H2O2;15、HF处理过的晶圆表面表现出什么性质?()A.极性,疏水;B.极性,亲水;C.稳定,疏水;D.稳定,亲水二、多选题(每题3分,共计54分)1、DRC验证文件中常用基本运算有哪些?()A.AND;B.OR;C.NOT;D.INSIDE;E.OUTSIDE;F.INTERACT;G.SIZE;H.AREA;I.DENSITY2、以下选项哪些属于湿法刻蚀优点()A.选择性高;B.重复性好;C.生产效率高D.设备简单、成本低3、按原理来分类,干法刻蚀可以分为()A溅射与离子铳刻蚀;正硝仁与B.等离子刻蚀;C.反应离子刻蚀;D.聚焦离子束刻蚀4、下列哪些金属图形化用到干法刻蚀()A.Al;(i1:确答案)B.Ti;C.Cu;D.Ta5、AI刻蚀机内要完成哪些重要步骤()A.A1刻蚀图形化;B.干法去胶;(:由C.晶圆冷却;D.聚合物清洗6、在大规模IC的生产过程中,溅射法与蒸镀法相比有什么优点?()A.能在更大圆片上沉积厚度均匀的薄膜;B.能淀积合金材料薄膜,所形成的膜更接近原材料的成分比;C.淀积高熔点和难熔金属薄膜;D.能在溅射金属前,清除硅片表面沾污和自然氧化层(CIUSterTool)7、在先进制程中铜互连为什么可以代替铝互连?()A铜的电阻率比铝低;正确答案)B.大马士结构和化学机械研磨技术的发明;C电镀可以实现小尺寸图形铜的填充;(正确冷案)D.Ta/TaN阻挡层很好的解决了铜扩散和黏附性的问题8、为什么要用化学机械平坦化?()A.光刻工艺的保障(7和B.金属互连的需求F-)C.形成关键的器件结构9、CMP研磨部分重要的工艺材料分别是哪几种?()A.抛光液W)B.抛光垫C.滚刷D.抛光垫修整器10、CMP工艺后芯片内均匀性缺陷有哪些?()A.碟型凹陷dishingB.侵蚀型凹陷erosionC.划伤D,颗粒(正确答案)Ik工艺监控主要分为哪些方面?()A.量测;B.检测IC.分析D.切片12、光学法膜厚量测的薄膜需要具备什么特点()A.透明B.半透明C.不透明D.透光差13、以下哪种方法可以测试薄膜的应力?()A.曲率法B.悬臂梁法案)C干涉法(C至)D.衍射法14、集成电路电学测试主要包含以下哪些环节?()A.CP测试B.FT测试C.WAT测试D.SIMS测试15、以下属于WAT测试主要参数的是什么?()A.击穿电压(正确答案)B.导通电流C.膜厚检测D.颗粒和缺陷检测16、WAT测试机台主要包含哪儿部分?()A.IV测试仪表(;;%)B.CV测试仪表IC.开关矩阵(正确答案)D.探针台17、数字标准单元库包含哪些基本单元?()A组合逻辑单元;(1确?孑案)B.时序逻辑单元;川―1C.特殊单元(IH18、数字标准单元库中基准单元INVXl的设计要点是什么?()A.足够大的噪声容限;B.均衡的上升/下降时间;)C均衡的上升/下降延时C*案)三、简答题(每题4分,共计16分)1、研发某一技术节点的技术,比如:研发65纳米逻辑工艺,主要包括哪些研发内容?2、光刻的质量会直接影响到产品的性能,成品率和可靠性。

《集成电路工艺原理》试题第7章

《集成电路工艺原理》试题第7章

第七章填空题1.当生长的外延层与衬底材料不同为外延;当生长的外延层与衬底材料相同为外延。

2.根据向衬底输送原子的方式,外延分类: 、和。

3.薄膜生长依靠晶体表面台阶的运动进行的。

4.在低阻材料上生长高阻外延层的工艺为。

5.在高阻材料上生长低阻外延层的工艺为。

6.实际外延温度选在区。

7.外延生长速率主要受析出硅原子过程和被释放出来的硅原子在衬底上生成的过程控制。

8.发生漂移和畸变的根本原因:硅的和腐蚀速率的。

9.晶面构造可以用三个特征来描述:、和。

答案1 异质,同质2 VPE,LPE,SPE3 横向运动4 正向外延5.反向外延6 高温区7 氢还原SiCl 4,单晶层8 生长,各向异性9平台,扭转,台阶选择题1.外延生长薄膜时,吸附原子必须到达位置才能开始横向生长。

BA.平台B. 扭转C. 台阶2.外延时,在低温区,生长速率对温度变化非常敏感,生长速率由控制。

CA.扩散速度B.气相质量输运C.表面化学反应3. 外延时,在高温区,生长速率对温度变化不敏感,生长速率由控制。

BA.扩散速度B.气相质量输运C.表面化学反应4.外延生长时,选用,均匀性较好。

AA.矩形腔B. 圆形腔C. A和B都好D.A和B都不好5.吸附原子所处位置稳定性排序:。

AA.扭转﹥台阶边缘﹥平台上 B. 平台上﹥台阶边缘﹥扭转C. 台阶边缘﹥扭转﹥平台上6. 在对多晶硅进行原位掺杂时,掺入杂质,会提高淀积速率。

BA. 磷B. 硼C. 硅D. 砷7. 一般认为,机制是决定保形覆盖的关键因素。

BA.入射B.再发射C.表面迁移8. 外延层生长时,在相同温度下,的生长率最高。

AA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 39 .外延层中的杂质原子在淀积时,当硅的生长速率保持恒定时,的掺入量随生长温度的上升而增加。

CA.AsB. PC. B10. 外延层生长时,在相同温度下,硅源的生长率最低。

BA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 311. 在任意特定的淀积温度下,都存在一个最大淀积率。

电子与通信技术:集成电路工艺原理考试题(强化练习)

电子与通信技术:集成电路工艺原理考试题(强化练习)

电子与通信技术:集成电路工艺原理考试题(强化练习)1、名词解释蒸发镀膜正确答案:加热蒸发源,使原子或分子从蒸发源表面逸出,形成蒸汽流并入射到硅片(衬底)表面,凝结形成固态薄膜。

2、名词解释恒定表面源扩散正确答案:在整个(江南博哥)扩散过程中,杂质不断进入硅中,而表面杂质浓度始终保持不变。

3、判断题外延就是在单晶衬底上淀积一层薄的单晶层,即外延层。

正确答案:对4、填空题制作通孔的主要工艺步骤是:1、();2、();3、()。

正确答案:第一层层间介质氧化物淀积;氧化物磨抛;第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案:溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速,使其获得一定的动能后,轰击靶电极,将靶电极的原子溅射出来,沉积到衬底形成薄膜的方法。

6、名词解释物理气相沉积正确答案:“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术:A.所生长的材料以物理的方式由固体转化为气体;B.生长材料的蒸汽经过一个低压区域到达衬底;C.蒸汽在衬底表面上凝聚,形成薄膜。

7、问答题简述引线材料?正确答案:用于集成电路引线的材料,需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性,玻璃化转化温度、热导率、热膨胀系数,机械特性,扬氏模量、泊松比、刚度、强度,化学特性,吸潮、抗腐蚀。

8、判断题LPCVD反应是受气体质量传输速度限制的。

正确答案:对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。

正确答案:对10、判断题半导体级硅的纯度为99.9999999%。

正确答案:对11、判断题芯片上的物理尺寸特征被称为关键尺寸,即CD。

正确答案:对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。

正确答案:对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。

正确答案:错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

正确答案:对15、问答题测试过程4要素?正确答案:检测:确定被测器件(DUT)是否具有或者不具有某些故障。

集成电路期末试题及答案

集成电路期末试题及答案

集成电路期末试题及答案Michael Chen2022年1月10日第一部分:选择题1. 集成电路是指()A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案:D2. 集成电路的分类依据是()A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案:C3. 集成电路的封装形式包括()A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案:D4. CMOS是指()A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案:C5. 集成电路的发展趋势是()A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案:D第二部分:填空题1. 集成电路的最早应用是在(电子计算机)中。

2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和(蚀刻)。

3. 集成电路的数字功耗由(开关功耗)和(短路功耗)组成。

4. 集成电路的封装形式除了DIP、SIP、QFP外,还有(BGA)。

5. 集成电路的发展史上的一个重要里程碑是第一个微处理器(Intel 4004)的发布。

第三部分:简答题1. 请简要解释集成电路的概念,并举例说明。

答:集成电路是将多个电子器件(如晶体管、电容器等)集成在一个芯片上的电路。

通过微影工艺在芯片上形成电路连接,实现各种电路功能。

例如,常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。

2. 请介绍集成电路制造工艺中的薄膜沉积步骤。

答:薄膜沉积是集成电路制造工艺中的重要步骤之一。

它通过在芯片表面上沉积一层薄膜,为后续工艺提供基础。

常用的薄膜沉积工艺包括物理气相沉积(PVD)和化学气相沉积(CVD)。

PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜;CVD则是通过化学反应使气相中的化合物在芯片表面沉积。

薄膜沉积可以实现金属导线、绝缘层等结构的形成,为后续的光刻、蚀刻工艺提供基础。

(完整版)集成电路工艺原理期末试题

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷(120分钟)一张A4纸开卷教师:邓小川1、名词解释:(7分)答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。

特征尺寸:集成电路中半导体器件能够加工的最小尺寸。

Fabless:IC 设计公司,只设计不生产。

SOI:绝缘体上硅。

RTA:快速热退火。

微电子:微型电子电路。

IDM:集成器件制造商。

Chipless:既不生产也不设计芯片,设计IP内核,授权给半导体公司使用。

LOCOS:局部氧化工艺。

STI:浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少,是何家企业生产?请举出三个以上在这种工艺中所采用的新技术(与亚微米工艺相比)?(7分) 答:国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有:铜互联;Low-K材料;金属栅;High-K材料;应变硅技术。

3、集成电路制造工艺中,主要有哪两种隔离工艺?目前的主流深亚微米隔离工艺是哪种器件隔离工艺,为什么?(7分)答:集成电路制造工艺中,主要有局部氧化工艺-LOCOS;浅槽隔离技术-STI两种隔离工艺。

主流深亚微米隔离工艺是:STI。

STI与LOCOS工艺相比,具有以下优点:更有效的器件隔离;显著减小器件表面积;超强的闩锁保护能力;对沟道无侵蚀;与CMP兼容。

4、在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?(7分)答:如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高电场,电子在从源区向漏区移动的过程中,将受此电场加速成高能电子,它碰撞产生电子空穴对,热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱俘获,影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场,把结中的最大电场位置与沟道中的最大电流路径分离,从而防止热载流子产生。

半导体集成电路考试题目及参考答案

半导体集成电路考试题目及参考答案

第一部分考试试题第 0 章绪论1.什么叫半导体集成电路2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写3.按照器件类型分,半导体集成电路分为哪几类4.按电路功能或信号类型分,半导体集成电路分为哪几类5.什么是特征尺寸它对集成电路工艺有何影响6.名词解释:集成度、 wafer size 、die size 、摩尔定律第 1 章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响。

3.简单叙述一下 pn结隔离的 NPN晶体管的光刻步骤4.简述硅栅 p阱 CMOS的光刻步骤5.以 p阱 CMOS工艺为基础的 BiCMOS的有哪些不足6.以 N阱 CMOS工艺为基础的 BiCMOS的有哪些优缺点并请提出改进方法。

7.请画出 NPN晶体管的版图,并且标注各层掺杂区域类型。

8.请画出 CMOS反相器的版图,并标注各层掺杂类型和输入输出端子。

第 2 章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略。

2.什么是集成双极晶体管的无源寄生效应3.什么是 MOS晶体管的有源寄生效应4.什么是 MOS晶体管的闩锁效应,其对晶体管有什么影响5.消除“ Latch-up ”效应的方法6.如何解决 MOS器件的场区寄生 MOSFET效应7.如何解决 MOS器件中的寄生双极晶体管效应第 3 章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些2.集成电路中常用的电容有哪些。

3.为什么基区薄层电阻需要修正。

4.为什么新的工艺中要用铜布线取代铝布线。

5.运用基区扩散电阻,设计一个方块电阻 200 欧,阻值为 1K的电阻,已知耗散功率为 20W/c ㎡ ,该电阻上的压降为 5V,设计此电阻。

第 4 章 TTL 电路1.名词解释电压传输特性开门/ 关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2.分析四管标准 TTL 与非门(稳态时)各管的工作状态3.在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。

硅集成电路工艺基础复习题

硅集成电路工艺基础复习题

硅集成电路工艺基础绪论:单项工艺的分类:1、图形转换:光刻、刻蚀2、掺杂:扩散、离子注入3、制膜:氧化、化学气相淀积、物理气相淀积第2章 氧化SiO 2的作用:1、在MOS 电路中作为MOS 器件的绝缘栅介质.作为器件的组成部分2、作为集成电路的隔离介质材料3、作为电容器的绝缘介质材料4、作为多层金属互连层之间的介质材料5、作为对器件和电路进行钝化的钝化层材料6、扩散时的掩蔽层.离子注入的(有时与光刻胶、Si 3N 4层一起使用)阻挡层 热氧化方法制备的SiO 2是无定形制备二氧化硅的方法:热分解淀积法、溅射法、真空蒸发法、阳极氧化法、化学气相淀积法、热氧化法;热氧化法制备的SiO 2具有很高的重复性和化学稳定性.其物理性质和化学性质不太受湿度和中等热处理温度的影响。

SiO 2的主要性质: 密度:表征致密程度 折射率:表征光学性质密度较大的SiO 2具有较大的折射率波长为5500A 左右时. SiO 2的折射率约为1.46电阻率:与制备方法及所含杂质数量等因素有关.高温干氧氧化制备的电阻率达1016Ω· cm 介电强度:单位厚度的绝缘材料所能承受的击穿电压大小与致密程度、均匀性、杂质含量有关一般为106~107V/cm (10-1~1V/nm ) 介电常数:表征电容性能dSC SiO 20εε=(SiO 2的相对介电常数为3.9) 腐蚀:化学性质非常稳定.只与氢氟酸发生反应OH SiF H HF SiO SiF H HF SiF OH SiF HF SiO 26226242422)(6(224+→+→++→+六氟硅酸)还可与强碱缓慢反应 薄膜应力为压应力晶体和无定形的区别:桥键氧和非桥键氧桥联氧:与两个相邻的Si-O 四面体中心的硅原子形成共价键的氧 非桥联氧:只与一个Si-O 四面体中心的硅原子形成共价键的氧非桥联氧越多.无定型的程度越大.无序程度越大.密度越小.折射率越小 无定形SiO 2的强度:桥键氧数目与非桥键氧数目之比的函数 结晶态和无定形态区分——非桥联氧是否存在 杂质分类:网络形成者和网络改变者网络形成者:可以替代SiO 2网络中硅的杂质.即能代替Si -O 四面体中心的硅、并能与氧形成网络的杂质网络改变者:存在于SiO 2网络间隙中的杂质 SiO 2作为掩蔽层对硼、磷有效.对钠离子无效B 、P 、As 等常用杂质的扩散系数小. SiO 2对这类杂质可以起掩蔽作用 Ga 、某些碱金属(Na )的扩散系数大. SiO 2对这类杂质就起不到掩蔽作用 Si 热氧化生长SiO 2的计算:02xC x C SiO Si = 无定形SiO 2的分子密度:322/102.22cm C SiO ⨯=硅晶体的原子密度:322/100.5cm C Si ⨯=干氧、水汽和湿氧。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一、名词解释(1)化学气相沉积:化学气体或蒸气和晶圆表面的固体产生反应,在表面上以薄膜形式产生固态的副产品,其它的副产品是挥发性的会从表面离开。

(2)物理气相沉积:“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚,形成薄膜(3)溅射镀膜:溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速,使其获得一定的动能后,轰击靶电极,将靶电极的原子溅射出来,沉积到衬底形成薄膜的方法。

(4)蒸发镀膜:加热蒸发源,使原子或分子从蒸发源表面逸出,形成蒸汽流并入射到硅片(衬底)表面,凝结形成固态薄膜。

(5)替位式扩散:占据晶格位置的外来原子称为替位杂质。

只有当替位杂质的近邻晶格上出现空位,替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散:间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

(7)有限表面源扩散:扩散开始时,表面放入一定量的杂质源,而在以后的扩散过程中不再有杂质加入,此种扩散称为有限源扩散。

(8)恒定表面源扩散:在整个扩散过程中,杂质不断进入硅中,而表面杂质浓度始终保持不变。

(9)横向扩散:由于光刻胶无法承受高温过程,扩散的掩膜都是二氧化硅或氮化硅。

当原子扩散进入硅片,它们向各个方向运动:向硅的内部,横向和重新离开硅片。

假如杂质原子沿硅片表面方向迁移,就发生了横向扩散。

(10)保形覆盖:保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

二、简述题1、简述两步扩散的含义与目的。

答:为了同时满足对表面浓度、杂质总量以及结深等的要求,实际生产中常采用两步扩散工艺:第一步称为预扩散或预淀积,在较低的温度下,采用恒定表面源扩散方式在硅片表面扩散一层杂质原子,其分布为余误差涵数,目的在于控制扩散杂质总量;第二步称为主扩散或再分布,将表面已沉积杂质的硅片在较高温度下扩散,以控制扩散深度和表面浓度,主扩散的同时也往往进行氧化。

2、扩散掺杂与离子注入掺杂所形成的杂质浓度分布各自的特点是什么?与扩散掺杂相比离子注入掺杂的优势与缺点各是什么?答:扩散杂质所形成的浓度分布:杂质掺杂主要是由高温的扩散方式来完成,杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面,这些杂质浓度将从表面到体内单调下降,而杂质分布主要是由温度与扩散时间来决定。

离子注入杂质所形成的浓度分布:掺杂离子以离子束的形式注入半导体内,杂质浓度在半导体内有个峰值分布,杂质分布主要由离子质量和注入能量决定。

(1).离子注入掺杂的优势:相对于扩散工艺,离子注入的主要好处在于能更正确地控制掺杂原子数目、掺杂深度、横向扩散效应小和较低的工艺温度,较低的温度适合对化合物半导体进行掺杂,因为高温下化合物的组分可能发生变化,另外,较低的温度也使得二氧化硅、氮化硅、铝、光刻胶、多晶硅等都可以用作选择掺杂的掩蔽膜,热扩散方法的掩膜必须是耐高温材料。

(2)离子注入掺杂的缺点:主要副作用是离子碰撞引起的半导体晶格断裂或损伤。

因此,后续的退化处理用来去除这些损伤。

3、简述离子注入工艺中退火的主要作用。

答:由于离子注入所造成的损伤区及畸形团,增加了散射中心及陷阱能级,使迁移率和寿命等半导体参数下降。

此外,大部分的离子在被注入时并不位于替位位置,未退火之前的注入区域将呈显高阻区。

为(1)激活被注入的离子(使其变成替位杂质);(2)恢复有序的晶格结构(如果是无定形结构,就谈不上替位杂质与间隙杂质),其目的是恢复迁移率(减少散射中心)和恢复寿命(减少缺陷能级,减少陷阱),必须在适当的时间与温度下将半导体退火。

4、简述沟道效应的含义及其对离子注入可能造成的影响如何避免?答:对晶体进行离子注入时,当离子注入的方向与与晶体的某个晶向平行时,一些离子将沿沟道运动,受到的核阻止作用很小,而且沟道中的电子密度很低。

受到的电子阻止也很小,这些离子的能量损损失率很低,注入深度就会大于无定形衬底中深度,这种现象称为沟道效应。

沟道效应的存在,使得离子注入的浓度很难精确控制,因为它会使离子注入的分布产生一个很厂的拖尾,偏离预计的高斯分布规律。

沟道效应降低的技巧:(1)、覆盖一层非晶体的表面层、将硅晶片转向或在硅晶片表面制造一个损伤的表层。

(2)、将硅晶片偏离主平面5-10度,也能有防止离子进入沟道的效果。

(3)、先注入大量硅或锗原子以破坏硅晶片表面,可在硅晶片表面产生一个随机层。

5、SiO2膜在IC器件中的有哪些应用?答:(1)、用作选择扩散的掩膜;(2)、用作器件表面保护及钝化;(3)、用作器件中的绝缘介质(隔离、绝缘栅、多层布线绝缘、电容介质);(4)离子注入中用作掩蔽层及缓冲介质层等。

CVD二氧化硅应用:钝化层;浅沟槽绝缘(STI);侧壁空间层;金属沉积前的介电质层(PMD);金属层间介电质层(IMD)6、简述干氧氧化与湿氧氧化各自的特点,通常用哪种工艺制备较厚的二氧化硅层?答:干氧氧化:(优)结构致密,表面平整光亮;对杂质掩蔽能力强;钝化效果好;生长均匀性、重复性好;表面对光刻胶的粘附好,(缺)生长速率非常慢。

湿氧氧化:(优)生长速率介于干O2与水汽氧化之间;可由水温、炉温调节生长速率,工艺灵活性大;对杂质的掩蔽能力、钝化效果能满足工艺要求,(缺)表面存在羟基使其对光刻胶的粘附不好。

通常用湿氧氧化工艺制备较厚的二氧化硅层。

在实际生产中,对于制备较厚的二氧化硅层来说往往采用干氧-湿氧-干氧相结合的氧化方式,既保证了二氧化硅层表面和Si-SiO2界面的质量,有解决了生长效率的问题。

7、采用热氧化法制备二氧化硅层最容易引入哪种污染物,它会对MOS管造成何种影响,如何减少这种污染?答:最容易引入的污染物是Na+。

Na+离子很容易进入SiO2中,它不仅扩散系数大,而且迁移率大,最主要的影响是引起MOS晶体管的阈值电压不稳定, 因此,Na+离子含量成为SiO2质量好坏的重要标志,如何钝化可动Na离子就成为一个重要课题.进入SiO2的Na离子数量依赖于氧化过程中的清洁度,为了降低Na离子的污染,可以采取一些预防措施,包括:(1)使用含氯的氧化工艺,(2)用氯周期性地清洗管道\炉管\和相关的容器(3)采用超纯净的化学试剂,保证气体及气体传输过程的清洁.8、与普通溅射法相比,磁控溅射的特点是什么?答:普通溅射法有两个缺点:一是溅射方法淀积薄膜的速率低;二是所需的工作气压较高,这两者综合效果是气体分子对薄膜产生的污染的可能性提高。

磁控溅射:使电子的路径不再是直线,而是螺旋线,增加了与气体原子发生碰撞的几率,在同样的电压和气压下可以提高电离的效率,提高了沉积速率.该方法淀积速率可比其他溅射方法高出一个数量级,薄膜质量好。

这是磁场有效地提高了电子与气体分子的碰撞几率,因而工作气压可以明显下降,较低的气压条件下溅射原子被散射的几率减小。

这一方面降低了薄膜污染的倾向,另一方面也将提高入射到衬底表面原子的能量,因而可以很到程度上改善薄膜质量。

9、说明APCVDLPCVDPECVD各自的含义及特点。

含义:APCVD——常压化学气相沉积法;LPCVD——低压化学气相沉积法;PECVD ——等离子体增强型化学气相沉积法。

特点:APCVD制程发生在大气压力常压下,适合在开放环境下进行自动化连续生产。

APCVD易于发气相反应,沉积速率较快,可超过1000A/min,适合沉积厚介质层。

但由于反应速度较快,两种反应气体在还未到达硅片表面就已经发生化学反应而产生生成物颗粒,这些生成物颗粒落在硅片表面,影响硅片表面的薄膜生长过程,比较容易形成粗粗糙的多孔薄膜,使得薄膜的形貌变差.低气压(133.3Pa)下的CVD较长的平均自由路径可减少气相成核几率,减少颗粒,不需气体隔离,成膜均匀性好;晶圆垂直装载和提高生产力;但是反应速率较低,需要较高的衬底温度。

APCVD 通常使用稀释的硅烷(在氮中占3%) 和LPCVD 使用纯硅烷。

PECVD低温下有高的沉积速率;射频在沉积气体中感应等离子体场;表面所吸附的原子不断受到离子与电子的轰击容易迁移使成膜均匀性好台阶覆盖性好;射频控制沉积薄膜的应力;反应室可用等离子体清洗。

10、CVD工艺中主要有哪两种硅源?各自的性质与特点是什么?CVD工艺中主要有硅烷、四乙氧基硅烷(TEOS)。

硅烷:硅烷分子完全对称的四周体;不会形成化学吸附或物理吸附;硅烷高温分解或等离子体分解的分子碎片SiH3 SiH2 or SiH 很容易与基片表面形成化学键,黏附系数大;表面迁移率低,通常会产生悬突和很差的阶梯覆盖。

四乙氧基硅烷 (TEOS):四乙氧基硅烷 (Si(OC2H5)4) ,也称正硅酸四乙酯,室温下为液态,化学性能不活泼,很安全。

大型有机分子,TEOS分子不是完整对称的,可以与表面形成氢键并物理吸附在基片表面,表面迁移率高,好的阶梯覆盖、保形性与间隙填充,广泛使用在氧化物的沉积上。

主要特点:硅烷成本低,沉积速率快好;因为TEOS比硅烷热分解产物的黏附系数小一个数量级,所以TEOS在表面的迁移能力与再发射能力都很强,台阶覆盖性较好.11、IC工艺中常用的间隙填充方法有哪些?简述各种方法的原理间隙填充方法:1)沉积/蚀刻/沉积,硅烷和臭氧-四乙氧基硅烷氧化物薄膜2)保形性沉积,O3-四乙氧基硅烷和钨CVD3)高密度等离子体CVD原理:1)沉积/蚀刻/沉积:先沉积一层SiO2膜,然后在沉积的间隙处进行蚀刻成一个“V”字形,最后在进行间隙填充。

2)保形性沉积:利用保形覆盖的方法在表面沉积相同厚度的薄膜。

3)高密度等离子体CVD:利用重度的离子轰击通常保持间隙开口为倾斜的,而且沉积是由下而上沉积,沉积与蚀刻同时发生。

12、多层互联线间的绝缘层通常是哪种介质选择这种介质的依据是什么?能否用热氧化法或高温CVD工艺制备此介质?为什么?答:多层互联线间的绝缘层通常使用的介质材料包括:以硅烷为源的CVD SiO2用TEOS 通过PECVD得到的SiO2 PECVD得到的氮化硅,SOG HDP-CVD SiO2 低k介质。

选择上述介质的依据是由于上述介质满足如下特点:(1) 低介电常数;(2)高击穿电压;(3)低泄露电流,体电阻率大于;(4)低表面电导,表面电阻率大于;(5)不会吸湿;(6)低的薄膜导致的应力;(7)与铝膜的附着性要好,对附着性差的金属,在金属层与介质层之间需要使用衬垫层;(8)与上下介质层的附着性要好;(9)温度承受能力在500摄氏度以上;(10)易刻蚀(湿法或干法刻蚀);(11)答应氢气氛围下加工没有电荷或偶极矩的聚集区;(12)没有金属离子;(13)好的台阶覆盖且不形成凹角;(14)好的厚度均匀性;(15)对掺杂的氧化层,好的掺杂均匀性;(16)低缺陷密度;(17)无挥发性残余物存在。

相关文档
最新文档