实验5 优先编码器的设计
优先编码器课程设计
优先编码器课程设计一、课程目标知识目标：1. 学生能理解优先编码器的概念，掌握其工作原理和功能。
2. 学生能掌握优先编码器在不同情况下的应用，如数字电路、信号处理等。
3. 学生能运用所学知识分析优先编码器的电路图，并解释其工作过程。
技能目标：1. 学生能运用所学知识设计简单的优先编码器电路，提高实际问题解决能力。
2. 学生能在团队合作中发挥自己的优势，与他人共同完成优先编码器电路的设计和搭建。
3. 学生能通过实验操作，提高动手能力和观察分析能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，培养积极探究科学问题的态度。
2. 学生在学习过程中，培养严谨、细致、专注的学习习惯。
3. 学生能认识到电子技术在实际生活中的广泛应用，增强学以致用的意识。
课程性质：本课程为电子技术基础课程，旨在帮助学生掌握优先编码器的基本知识和应用技能。
学生特点：学生处于初中年级，具有一定的电子技术基础，对实验操作感兴趣，但需加强对理论知识的学习。
教学要求：结合学生特点，注重理论与实践相结合，提高学生的实际操作能力。
同时，关注学生的情感态度价值观培养，激发学生的学习兴趣和探究精神。
通过分解课程目标为具体学习成果，为教学设计和评估提供依据。
二、教学内容1. 优先编码器的概念与分类：介绍优先编码器的定义、功能及其分类，结合教材第二章第三节内容，让学生了解优先编码器的基本概念。
2. 优先编码器的工作原理：详细讲解优先编码器的工作原理，结合教材第二章第四节内容，分析优先编码器的内部结构及工作过程。
3. 优先编码器的应用：分析优先编码器在不同场景下的应用，如数字电路、信号处理等，引用教材第二章第五节实例，让学生了解其实际应用。
4. 优先编码器电路设计：教授如何设计简单的优先编码器电路，结合教材第二章第六节内容，引导学生运用所学知识解决实际问题。
5. 实验操作：组织学生进行优先编码器电路的搭建和测试，参考教材第二章实验部分，提高学生的动手能力和观察能力。
实验5 优先编码器的设计
实验5 优先编码器的设计
实验序号：5 实验名称：优先编码器的设计
适用专业：通信工程、电子信息工程学时数：2学时
一、实验目的
1、掌握元件库管理器的使用方法，会放置元件、编辑属性，掌握元件移动、复制和删除的方法。
2、掌握画原理图的基本操作，学会绘制原理图。
二、实验要求
（1）按要求认真操作实验步骤中的每一条。
（2）画图时注意美观，尽量使得图形紧凑一些。
（3）做完实验后给出本实验的实验报告。
2、用到一个集成块里不同引脚的同样元件时该如何处理？如果设置错误会出现什么样的问题？。
第3章 组合逻辑函数电路 实验报告
第3章 组合逻辑函数电路一、 实验目的1. 掌握常用中规模组合逻辑器件的功能和使用方法；2. 掌握逻辑函数工程设计方法；3. 了解存储器实现复杂逻辑函数的原理和存储器的使用过程。
二、 实验原理思考题：1. 使用图2-1给出的值固定、传递和取反的符号画出基本向量函数)1,1,,,1,0,,(),,,,,,,(01234567A A A A G G G G G G G G G ==的实现图。
2. 试用两片74148接成16线-4线优先编码器，用三片74148和门电路构成24线-5线优先编码器。
答：16线-4线优先编码器真值表如下：123456789ABCDEFI 0I 1I 2I 3I 0I 1I 2I 31011121314151617000102030405060708090A 0B 0C 0D 0E 0FI 416线-4线优先编码器3. 用一片 74LS138 加若干与非门实现如下三输出函数的电路图：123Y AC BC Y A C Y A B C ⎧=+⎪⎪=+⎨⎪=++⎪⎩答：表达式转换如下⎪⎪⎩⎪⎪⎨⎧==++=⋅=+=+=⋅⋅=++=033127511Y C B A C B A Y Y Y C B A BC A C A Y YY Y C B A C B A ABC Y4. 完成两个3位二进制数相乘，需用几片74283？试画出逻辑电路图。
答：210B 03位的二进制数乘法器三、 实验内容1. 用多种方案设计一位全减器电路。
全减器真值表：方法一：用译码器实现（74138 一片，7420 一片）由真值表可得：7421Y Y Y Y S i ⋅⋅⋅= 7321Y Y Y Y C i ⋅⋅⋅=用译码器实现该电路如图：方法二：用8 选 1 数据选择器实现（74151 两片）：方法三：用双 4 选 1 数据选择器实现（74153 一片，非门一个） 画出卡诺图并降维：S iC i由此设计电路如下：方法四：用ROM 实现由真值表编程即可。
编码器、显示译码器和数码管
实验三：编码器、显示译码器和数码管班级：姓名：学号：实验日期：一、实验目的：（1）了解编码器，译码器及七段数码管的工作原理。
（2）掌握编码器，七段显示译码器及数码管的使用及测试方法。
（3）学会使用编码器74LS148及七段显示译码器74LS47、数码管组成编码—译码显示系统。
二、实验设备与器件（1）集成芯片74LS148、74LS04、74LS47、共阳极数码管（2）数字万用表（3）数电实验箱三、预习要求（1）查阅资料，了解关于编码器，显示译码器及数码管的介绍（2）了解74LS148，74LS47功能及使用方法（3）掌握编码—译码显示系统的组成原理。
四、预习思考题1、什么是优先编码器？它与普通编码器有什么区别？允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。
1，输入信号不同：普通的一次只能输入一个信号，但是优先编码器可同时输入多个；2、输入信号优先级不同：在普通编码器中，任何时刻只允许输入一个编码信号，优先编码器在设计时已经将各输入信号的优先顺序排好，当几个信号同时输入时，优先权最高的信号优先编码。
3、处理能力不同：优先编码器相比普通编码器电路有更强的处理能力，因为其能处理所有的输入组合情况。
2、显示译码器74LS47输出的有效驱动电平为高电平还是低电平？输出的是低电平有效；3、显示译码器74LS47能译码显示9以后的数字吗？为什么？9以后的数字无法显示，因为9以后的无法有意义的编译；4、如何测试一个数码管的好坏？一、PFC(功率因数)的高低但是不一定PFC高就是好，还要整体的斜波小，纹波小，干扰低(因为有些厂家故意把PFC做的很高但是忽略了电磁兼容这一部分)。
二、转换效率转换效率的高低，偏差值的大小和稳定，打个比方：AC170-250V这个工作电压区间，我可以尝试从170V-250V去调试，由低到高的不断变化电压，可以在功率计上看到“转换效率，PFC”的波动是否大，来证明其稳定性。
数电实验二数据编码器和译码器功能验证
数电实验二数据编码器和译码器功能验证数据编码器和译码器是数电实验中常用的电路元件，用于将逻辑电平转换为二进制编码或者从二进制编码转换为逻辑电平。
本实验将验证编码器和译码器的功能。
编码器是一种将多个输入信号转换为对应的二进制编码输出信号的电路。
常见的编码器有优先编码器，BCD编码器和十进制-二进制编码器等。
本实验将以优先编码器为例进行验证。
实验所需器件和元件：1.优先编码器芯片（例如74LS148）2.开关等输入元件3.LED灯等输出元件4.电源和杜邦线等实验用品实验步骤：1.连接电源和电路元件：将电源连接到优先编码器芯片上，并将开关等输入元件和LED灯等输出元件连接到芯片上相应的管脚上。
2.编码器功能验证：通过设置不同的输入信号，观察输出信号的变化。
例如，设置开关为输入信号，并将不同的开关打开或关闭，观察LED灯的亮灭情况。
3.结果分析：根据编码器的功能特点，分析输出信号与输入信号的对应关系。
对于优先编码器而言，输入信号优先级较高的输入将被编码输出，而其他输入则被忽略。
4.译码器功能验证：将输入信号与编码器的输出信号连接，观察译码器的输出信号。
可以通过设计逻辑门电路来实现译码器的功能。
5.结果分析：根据译码器的功能特点，分析输出信号与输入信号的对应关系。
例如，对于BCD编码器而言，4位BCD码将被译码为10位二进制信号。
6.实验总结：通过本实验的验证，可以得出编码器和译码器的功能特点和应用范围。
编码器可以将多个输入信号编码为二进制信号输出，而译码器可以将二进制信号译码为对应的输出信号，用于实现数据的编码和译码。
本实验的目的是验证编码器和译码器的功能，通过观察输入信号和输出信号的对应关系，可以了解编码器和译码器的工作原理，并掌握它们的应用场景。
实验结果应与预期结果一致，即输入信号与编码/译码输出信号之间有明确的对应关系。
同时，实验还可以加深对数字电路和逻辑门电路的理解，提高实验操作能力和分析问题的能力。
优先编码器
优先编码器一、设计任务：描述一个优先编码器。
该电路有8个输入端d(8位)，3个输出端y(3位)。
二、算法设计：用if语句描述电路，利用真值表辅助，编写出程序。
三、端口图：四、真值表真值表d7 d6 d5 d4 d3 d2 d1 d0 y2 y1 y00 x x x x x x x 0 0 01 0 x x x x x x 0 0 11 1 0 x x x x x 0 1 01 1 1 0 x x x x 0 1 11 1 1 1 0 x x 1 0 01 1 1 1 1 0 x x 1 0 11 1 1 1 1 1 0 x 1 1 01 1 1 1 1 1 1 0 1 1 1library ieee;use ieee.std_logic_1164.all;entity encoder isport(d:in std_logic_vector(0 to 7);y:out std_logic_vector(2 downto 0));end ;architecture a of encoder isbeginprocessbeginif d(7)='0' then y<="000";elsif d(6)='0' then y<="001";elsif d(5)='0' then y<="010";elsif d(4)='0' then y<="011";elsif d(3)='0' then y<="100";elsif d(2)='0' then y<="101";elsif d(1)='0' then y<="110";elsif d(0)='0' then y<="111";end if;end process;end;--由优先编码器的真值表可知，输入信号d7的优先权最高，只要d7=0，无论其他为何值，输出都由d7决定。
编码器 实验报告
编码器实验报告编码器实验报告引言编码器是一种重要的数字电路设备，用于将输入的信息转换为特定的编码形式。
在现代科技发展中，编码器广泛应用于通信、计算机、电子设备等领域。
本实验旨在通过设计和实现一个简单的编码器电路，深入了解编码器的原理和应用。
实验目的1. 了解编码器的基本原理和分类；2. 学习编码器的设计方法和实现技巧；3. 掌握编码器的应用场景和使用方法。
实验原理编码器是一种多对一的数字电路设备，通过对输入信号进行编码，将多个输入状态映射为唯一的输出状态。
常见的编码器有优先编码器、旋转编码器、格雷码编码器等。
1. 优先编码器优先编码器是一种将多个输入状态按照优先级进行编码的设备。
当多个输入同时有效时，只有优先级最高的输入被编码输出。
优先编码器常用于优先级译码器和多路选择器中。
2. 旋转编码器旋转编码器是一种通过旋转操作来改变输出状态的设备。
它通常由一个旋转轮和两个感应器组成，感应器用于检测旋转轮的方向和速度。
旋转编码器常用于旋钮、鼠标滚轮等设备中。
3. 格雷码编码器格雷码编码器是一种将二进制输入信号转换为格雷码输出信号的设备。
格雷码是一种特殊的二进制编码形式，相邻的两个码字只有一位不同，避免了二进制编码中的多位错误。
格雷码编码器常用于数字显示器、光电编码器等设备中。
实验过程本实验以优先编码器为例，设计和实现一个4输入优先编码器电路。
1. 确定输入和输出端口根据实验要求，我们需要设计一个4输入优先编码器，因此需要确定4个输入端口和1个输出端口。
2. 绘制逻辑电路图根据优先编码器的原理，我们可以绘制出如下的逻辑电路图：（图略）3. 确定逻辑门类型根据逻辑电路图，我们可以确定每个逻辑门的类型。
在本实验中，我们选择使用与门和或门。
4. 搭建电路实验平台根据逻辑电路图，我们可以搭建实验平台，连接逻辑门和输入输出端口。
5. 进行实验测试将不同输入信号输入到优先编码器中，观察输出信号的变化。
测试不同输入组合下的编码输出结果。
实验2-优先编码器
实验3：优先编码器的Verilog HDL描述及仿真一、实验目的及要求：1．掌握优先编码器的Verilog HDL描述方法2．理解逻辑综合的概念3．掌握RTL电路原理图分析的分析方法二、实验工具：Quartus_II 9.0三、实验原理：1. 优先编码器简介在数字系统中，常常需要将某一信息变换为某一特定的代码，把二进制代码按一定的规律编排，时每组代码具有一定的含义称为编码。
具有编码功能的逻辑电路称之为编码器。
常常会有几个部件同时发出服务请求的可能，而在同一时刻只能给其中一个部件发出允许操作信号。
因此，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先级别。
8-3优先编码器有8个输入端，3个输出端。
还有一个输入使能，输出使能和优先编码器工作状态标志。
编码器以低为有效。
输入优先级别的次序为7，6，5,…,0。
当某一输入端有低电平输入，且比它优先级高的输入没有低电平输入时，输出端才输出相应输入端的代码。
优先编码器的真值表如下表1所示。
表1.2．Verilog程序设计与逻辑综合2.1 8-3线编码器示例always @ (din)begincase(din)8’b0000_0001: dout = 3’b000;8’b0000_0010: dout = 3’b001;8’b0000_0100: dout = 3’b010;8’b0000_1000: dout = 3’b011;…8’b1000_0000: dout = 3’b111;default : dout = 3’bx;endcaseend2.2 优先编码器设计优先编码器与上面描述的普通8-3线编码器不同，每次只需判断优先级高的输入端是否有效always @ (din)begincasex(din)8’b1xxx_xxxx: dout = 3’b111;8’b01xx_xxxx: dout = 3’b110;8’b001x_xxxx: dout = 3’b101;8’b0001_xxxx: dout = 3’b100;…8’b0000_0001: dout = 3’b000;default : dout = 3’bx;endcaseend2.3．逻辑综合逻辑综合是在标准单元库和特定的设计约束的基础上，把设计的高层次描述转换成优化的门级网表的过程。
电子电路CAD课程实验报告
学生实验报告（理工类）课程名称：电子线路CAD专业班级：G11通信工程学生学号： 1122103037学生姓名：石泽忠所属院部：信息技术学院指导教师：徐志国2012 ——2013学年第 2 学期金陵科技学院教务处制实验报告书写要求实验报告原则上要求学生手写，要求书写工整。
若因课程特点需打印的，要遵照以下字体、字号、间距等的具体要求。
纸张一律采用A4的纸张。
实验报告书写说明实验报告中一至四项内容为必填项，包括实验目的和要求；实验仪器和设备；实验内容与过程；实验结果与分析。
各院部可根据学科特点和实验具体要求增加项目。
填写注意事项（1）细致观察，及时、准确、如实记录。
（2）准确说明，层次清晰。
（3）尽量采用专用术语来说明事物。
（4）外文、符号、公式要准确，应使用统一规定的名词和符号。
（5）应独立完成实验报告的书写，严禁抄袭、复印，一经发现，以零分论处。
实验报告批改说明实验报告的批改要及时、认真、仔细，一律用红色笔批改。
实验报告的批改成绩采用百分制，具体评分标准由各院部自行制定。
实验报告装订要求实验批改完毕后，任课老师将每门课程的每个实验项目的实验报告以自然班为单位、按学号升序排列，装订成册，并附上一份该门课程的实验大纲。
实验项目名称：1、Protel99SE的基本操作实验学时： 1实验地点：B513实验日期： 2013年2月26日实验成绩：批改教师：徐志国批改时间：一、实验目的和要求1、实验目的Protel99SE的基本操作主要包括文件的建立，导入导出，为文件进行加密，创建工作组及设置成员权限等操作。
本训练的目的主要是掌握这些基本操作。
2、实验要求（1）按要求认真操作实验步骤中的每一条。
（2）做完实验后给出本实验的实验报告。
二、实验仪器和设备1、WINDOWS XP环境2、PROTEL99SE软件三、实验过程1、启动Protel99SE，在F盘建立名为你的学号的文件夹并在其下建立名为实验1的文件夹，在文件夹中建立名为lx1.ddb设计数据库文件。
vhdl实验报告
专用集成电路实验报告13050Z011305024237X德文实验一开发平台软件安装与认知实验实验内容1、本实验以三线八线译码器（LS74138）为例，在Xilinx ISE 9.2软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。
下载芯片选择Xilinx公司的CoolRunner II系列XC2C256-7PQ208作为目标仿真芯片。
2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在Xilinx ISE 9.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译码器（LS74138），实现编译，仿真，管脚分配和编程下载等操作。
源程序：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;-- Unment the following lines to use the declarations that are-- provided for instantiating Xilinx primitive ponents.--library UNISIM;--use UNISIM.Vponents.all;entity ls74138 isPort ( g1 : in std_logic;g2 : in std_logic;inp : in std_logic_vector(2 downto 0);y : out std_logic_vector(7 downto 0));end ls74138;architecture Behavioral of ls74138 isbeginprocess(g1,g2,inp)beginif((g1 and g2)='1') thencase inp iswhen "000"=>y<="00000001";when "001"=>y<="00000010";when "010"=>y<="00000100";when "011"=>y<="00001000";when "100"=>y<="00010000";when "101"=>y<="00100000";when "110"=>y<="01000000";when "111"=>y<="10000000";when others=>y<="00000000";end case;elsey<="00000000";end if;end process;end Behavioral;波形文件：生成元器件及连接电路思考：有程序可以看出，定义了三个输入端，一个输出端。
04实验四 优先编码器的设计(EWB)
三、实验原理
1.编码器的工作原理 • 所谓编码就是赋予选定的一系列二进制代码 以固定的含义。 • 二进制编码器,就是将一系列信号状态编制成 二进制代码 • n个二进制代码（n位二进制数）有2n种不同 的组合，可以表示2n个信号。 • 优先编码器允许电路同时输入多个信号，而 电路只对其中优先级别最高的信号进行编码。
纲要
一、实验目的 二、实验器材及仪器 三、实验原理 四、实验内容及步骤
五、分析与思考
一、实验目的
1.熟悉电路仿真软件multisim9； 2.熟悉编码器的原理与应用； 3.会用仿真软件进行电路仿真。
二、实验器材及仪器
1.multisim9软件； 2.虚拟元件：74LS148、74LS151、74LS00等； 3.虚拟仪器：字符发生器，逻辑分析仪，逻辑转 换器等。
YS Y0
YEX Y2
X
Y1
YEX Y2
Y1
③输出信号
编码 A0 A7 A8 A15
Z3 0 1
Z2 0 1 0 1
Z1 Z0 0 0 1 1 0 0 1 1
YEX(1) 1 0
四、实验内容及步骤
A14 A15 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A13
实验四优先编码器的设计ewb数字电子技术实验课程教学课件国家级电工电子实验教学示范中心纲要一实验目的二实验器材及仪器三实验原理四实验内容及步骤五分析与思考一实验目的二实验器材及仪器三实验原理四实验内容及步骤五分析与思考一实验目的1
数字电子技术实验课程教学课件
实验四 优先编码器的设计（EWB）
国家级电工电子实验教学示范中心
I3
× 1 × × × × 0 1 1 1
编码器与译码器实验报告
本科学生设计性实验报告
学号124100158 姓名颜洪毅
学院信息学院专业、班级计算机科学与技术
实验课程名称数字逻辑与数字系统
教师及职称王坤
开课学期2013 至2014 学年第一学期
填报时间2013 年10 月20 日
云南师范大学教务处编印
一、实验设计方案
（2）、参照设计好的电路图，完成电路接线。
（3）、根据设计要求完成电路逻辑功能与数据的验证。
5．实验数据处理方法
将所得数据列表处理，对比实验结果。
6．参考文献
无
教师对实验设计方案的意见
签名：
年月日二、实验报告
1．实验现象与结果
74LS138
74LS148
74LS47
呼叫器
2．对实验现象、实验结果的分析及其结论实验结果符合各芯片逻辑功能特点三．实验总结
1．本次实验成败及其原因分析
本次实验很成功！
1、实验仪器和器材均正常工作且无损伤；
2、实验线路连接正确；
3、正确的实验操作。
2．本实验的关键环节及改进措施。
编码器实验报告
编码器实验报告
实验目的：
通过搭建编码器电路和实验观测，研究其工作原理，掌握编码器的编码方式、输出信号特征和应用场景，为后续应用打下理论基础。
实验内容：
1. 搭建编码器电路，包括编码器、电源、显示器等设备；
2. 输入不同的编码方式，观测输出信号特征，包括波形、频率等参数；
3. 研究编码器的应用场景，设计相关应用实例，展示其中的编码原理和作用方式。
实验步骤：
1. 按照电路图搭建编码器电路，并连接显示器；
2. 输入不同的编码方式，观测输出信号波形和频率；
3. 设计应用实例，展示编码器的实际应用场景。
实验结果：
通过实验观测，得出以下结论：
1. 编码器的编码方式有很多种，包括格雷码、自然码、反码等；
2. 编码器的输出信号特征与编码方式、电源电压等参数有关，
可以根据实际需求进行选择；
3. 编码器可以广泛应用于计数器、转速计、位置计等设备中，
具有高精度、可靠性好等优点。
应用实例：
本实验结合计数器进行应用示范：
在计数器的设计中，可以使用编码器来控制计数器的准确性，
实现高精度的计数器功能。
具体实现方式如下：
1. 根据实际需求选择编码方式和电源电压；
2. 搭建编码器电路并与计数器相连；
3. 对计数器进行初始化设置；
4. 使用编码器输入数字，观测计数器对应数值是否准确。
结论：
本实验通过观测编码器的输出信号特征和应用场景，掌握了编码器的基本原理和作用方式。
随着现代技术不断发展，编码器也应用广泛，未来还有更多的应用机会等待我们去探索。
优先编码器设计
• 除此之外，代码中的其他空白符在编译的时候都将会被 视为分隔标识符，即使用2个空格或者1个空格并无影 响。
• 不过，在代码中使用合适的空格，可以让上下行代码的 外观一致（例如使赋值运算符位于同一个竖直列），从 而提高代码的可读性。
项目相关知识
2.注释 • 为了方便代码的修改或其他人的阅读，设计人员通常会在代码中
数字表达方式有以下三种:
<位宽><进制><数字>这是一种全面的描述方式。
<进制><数字>在这种描述方式中，数字的位宽采用缺省位宽(这由具 体的机器系统决定，但至少32位)。
<数字>在这种描述方式中，采用缺省进制十进制。
8'b10101100 //位宽为8的数的二进制表示， 'b表示二进制 8'ha2 //位宽为8的数的十六进制，'h表示十六进制。
二、case语句 case语句是一种多分支语句，故case语句多用于多条
件译码电路，如描述译码器，数据选择器，状态机及微 处理器的指令译码等。
它的一般形式如下: case(表达式) <case分支项> endcase casez(表达式) <case分支项> endcase casex(表达式) <case分支项> endcase
3．x和z值:
在数字电路中，x代表不定值，z代表高阻值。一个x可以用来定义十六进制数的 四位二进制数的状态，八进制数的三位，二进制数的一位。z的表示方式同x类似 。z还有一种表达方式是可以写作?。在使用case表达式时建议使用这种写法，以 提高程序的可读性。见下例:
《EDA》实验指导书--精讲
辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院2013年6月目录目录 (1)实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。
实验二半加器 . (2)实验三带进位输入的8位加法器 (4)实验四数据比较器 (6)实验五编码器 (9)实验六组合逻辑电路的设计 (12)实验七计数器 (14)实验八触发器功能的模拟实现 (17)（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器实验类型： 验证性实验课时： 2指导教师： 李海成 时 间：201 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1.设计并实验一个一位半加器2.掌握CPLD/FPGA 组合逻辑设计基本方法。
二、 实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、输出，如图2-1。
图2-1 一位半加器示意图表2-1一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=三、 实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。
四、 实验记录五、实验注意事项1.提前编辑实验程序。
2.根据教师要求正确操作，并检验逻辑的正确性六、思考题1.EDA半加器实现与数字电路设计方法的根本区别。
2.简述EDA设计半加器的不同方法，并比较其优缺点。
3.心得体会及其他。
实验三 带进位输入的8位加法器实验类型： 验证性实验课时： 2 指导教师：时 间：200 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1. 设计并实现一个8位全加器2. 掌握EDA 中模块调用方法 二、 实验原理利用实验二构建的半加器构建一位的全加器，然后设计一个8 位的全加器，其框图如图4-1所示。
VHDL语言实验指导书
浙江工商大学计算机与信息工程学院 开放实验项目实验指导书
基于 VHDL 的数字逻辑电路设计
指导教师：
傅均
开放地点： 信息楼 119 室
图 1. HST 实验板及包含硬件资源
《基于 VHDL 的数字逻辑电路设计》实验指导书 傅均 V3.0
第2页
图 2. EPM240T100C5 芯片引脚和对应板上资源连接
注意 1: CPLD 的第 9、13、31、45、59、63、80、94 引脚已经接 Vcc 3V；CPLD 的第 10、11、32、46、60、65、79、93 引脚已经接 GND 0V。CPLD 的第 22、 23、24、25 引脚已经用于 JTAG 下载器连接。第 64 引脚已经设置为时钟输入 GCLK3（11MHz）。
开放时间： 第 11-15 周三 10-12 节
电子邮箱： junfu@mail.
2012 年 4 月-6 月 版本 V3.0
目录
1、实验说明和注意事项………………………………………………...(1) 2、实验设备与资源介绍………………………………………………...(1) 3、实验内容与要求…………………………………………………...…(4)
实验一 常用组合逻辑电路设计
一、 实验目的
1 ．初步掌握 VHDL 语言的基本单元及其构成。 2 ．了解 VHDL 中的顺序语句和并行语句，掌握 process 语句、信号赋值语句等。 3 ．学习 Quartus II 9.1 软件的基本操作，掌握文本输入法设计数字电路的过程。 4 ．学会编写 3-8 译码器、数值比较器等简单的常用组合逻辑电路。
优先编码器课程设计
优先编码器课程设计 Last updated on the afternoon of January 3, 2021东北石油大学课程设计任务书课程硬件课程设计题目8-3优先级编码器设计专业计算机科学与技术姓名学号主要内容、基本要求等一、主要内容：利用EL教学实验箱、微机和QuartusⅡ软件系统，使用VHDL语言输入方法设计8-3优先编码器。
可以利用层次设计方法和VHDL语言，完成硬件设计设计和仿真。
最后在EL教学实验箱中实现。
二、基本要求：设计并实现一个8-3优先级编码器，要求I0优先级最高，I7优先级最低，编码输出为原码。
三、扩展要求：输入端加使能端，在使能端为有效的低电平时，进行编码；在使能端为无效的高电平时，输出高阻状态。
四、参考文献：[1]杨刚,龙海燕.现代电子技术-VHDL与数据系统设计.北京:电子工业出版社,2004[2] 黄仁欣.EDA技术实用教程.北京:清华大学出版社,2006[3]潘松.VHDL实用教程[M].成都:电子科技大学出版社,2000[4]李国丽，朱维勇.电子技术实验指导书.合肥：中国科技大学出版社，2000[5]宋振辉.EDA技术与VHDL.北京：北京大学出版社，2008完成期限18-19周指导教师张岩专业负责人富宇2011年 6月28日目录第1章概述1.1EDA的概念EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。
包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA 的应用。
目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。
数字系统设计综合实验报告参考模板
数字系统设计综合实验报告实验名称：1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级：姓名：学号：指导老师：实验1 加法器设计1）实验目的（1）复习加法器的分类及工作原理。
（2）掌握用图形法设计半加器的方法。
（3）掌握用元件例化法设计全加器的方法。
（4）掌握用元件例化法设计多位加法器的方法。
（5）掌握用Verilog HDL语言设计多位加法器的方法。
（6）学习运用波形仿真验证程序的正确性。
（7）学习定时分析工具的使用方法。
2）实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。
目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。
加法器可分为1位加法器和多位加法器两大类。
1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。
（1）半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。
实现半加运算的电路则称为半加器。
若设A和B是两个1位的加数，S 是两者相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到。
（2）全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。
实现全加运算的电路则称为全加器。
若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到：3）实验内容及步骤（1）用图形法设计半加器，仿真设计结果。
（2）用原件例化的方法设计全加器，仿真设计结果（3）用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。
（4）用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。
（5）分别下载用上述两种方法设计4为加法器，并进行在线测试。
4)设计1）用图形法设计的半加器，如下图1所示，由其生成的符号如图2所示。
实验三--8-3优先编码器和3-8线译码器讲解学习
实验三8-3优先编码器和3-8线译码器一、实验目的1、熟悉常用编码器，译码器的功能逻辑。
2、熟悉VHDL的代码编写方法。
3、掌握复杂译码器的设计方法。
二、实验原理2、逻辑表达式：Y2=X4&X5&X6&X7Y1=~(~(X2)&X4&X5|~(X3)&X4&X5|~(X6)|~(X7));Y0=~(~(X1)&x2&X4&X6|~(X3)&X4&X6|~(X5)&X6|~(X7));2、3-8线码器总体思路以EP2C5中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七段LED数码管上显示出来。
三、实验连线1、将EP2C5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPC JTAG 口连接起来，万用下载区右下角的电源开关拨到SOPC下载的一边2、请将JPLED1短路帽右插，JPLED的短路帽全部上插。
3、请将JP103的短路帽全部插上。
四、实验步骤及波形按照步骤三正确连线，参考实验二步骤，完成项目的建立，文件的命名，文件的编辑，语法检查，引脚分配，编译，下载。
8-3优先编码器参考代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY encode ISPORT(XINA :IN STD_LOGIC_VECTOR(7 DOWNTO 0);Y0,Y1,Y2: OUT STD_LOGIC;OUTA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);LEDW: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END encode;ARCHITECTURE ADO OF encode ISSIGNAL LED: STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL XIN: STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINXIN<=XINA;LEDW<="000";PROCESS (XIN)BEGINCASE XIN ISWHEN x"00" => OUTA<=x"3F";WHEN x"01" => OUTA<=x"06";WHEN x"02" => OUTA<=x"5B";WHEN x"04" => OUTA<=x"4F";WHEN x"08" => OUTA<=x"66";WHEN x"10" => OUTA<=x"6D";WHEN x"20" => OUTA<=x"7D";WHEN x"40" => OUTA<=x"07";WHEN x"80" => OUTA<=x"3F";WHEN OTHERS => OUTA<=x"3F";END CASE;END PROCESS;PROCESS (XIN)BEGINCASE XIN ISWHEN x"01" => LED<="001";WHEN x"02" => LED<="010";WHEN x"04" => LED<="011";WHEN x"08" => LED<="100";WHEN x"10" => LED<="101";WHEN x"20" => LED<="110";WHEN x"40" => LED<="111";WHEN x"80" => LED<="000";WHEN OTHERS => LED<="000";END CASE;END PROCESS;Y2<=LED(2);Y1<=LED(1);Y0<=LED(0);END ADO;3-8译码器参考代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DECODE ISPORT(DATA_IN :IN STD_LOGIC_VECTOR(2 DOWNTO 0);LEDOUT,DATA_OUT :OUT STD_LOGIC_VECTOR(7 DOWNTO 0);LEDW :OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END DECODE;ARCHITECTURE ADO OF DECODE ISSIGNAL OUTA,D_OUT : STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINLEDW<="000";PROCESS (DATA_IN)V ARIABLE DIN: STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINDIN:=DA TA_IN;LEDOUT<=OUTA;DATA_OUT<=D_OUT;CASE DIN ISwhen "000" => OUTA<="00111111" ; --"0"when "001" => outa<="00000110" ; --"1"when "010" => outa<="01011011"; --"2"when "011" => outa<="01001111"; --"3"when "100" => outa<="01100110"; --"4"when "101" => outa<="01101101"; --"5"when "110" => outa<="01111101"; --"6"when "111" => outa<="00000111"; --"7"WHEN OTHERS => OUTA<="XXXXXXXX";END CASE;CASE DIN ISWHEN "000" => D_OUT<="00000000";WHEN "001" => D_OUT<="00000001";WHEN "010" => D_OUT<="00000010";WHEN "011" => D_OUT<="00000100";WHEN "100" => D_OUT<="00001000";WHEN "101" => D_OUT<="00010000";WHEN "110" => D_OUT<="00100000";WHEN "111" => D_OUT<="01000000";WHEN OTHERS=> D_OUT<="XXXXXXXX";END CASE;END PROCESS;END ADO;五、实验仿真8-3编码器引脚锁定如图：图5-1图5-2仿真波形如图：3-8译码器引脚锁定如图：图5-3波形如图：图5-4六、实验现象调试ok的EP2C5文件在文件夹decode中，可以直接调用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验5 优先编码器的设计
实验序号：5 实验名称：优先编码器的设计
适用专业：通信工程、电子信息工程学时数：2学时
一、实验目的
1、掌握元件库管理器的使用方法，会放置元件、编辑属性，掌握元件移动、复制和删除的方法。
2、掌握画原理图的基本操作，学会绘制原理图。
二、实验要求
（1）按要求认真操作实验步骤中的每一条。
（2）画图时注意美观，尽量使得图形紧凑一些。
（3）做完实验后给出本实验的实验报告。
2、用到一个集成块里不同引脚的同样元件时该如何处理？如果设置错误会出现什么样的问题？。