8位乘法器毕业设计论文

本科生毕业论文（设计）

8位乘法器的设计

姓名：吴小东

指导教师：华婷婷

院系：信息工程学院

专业：计算机科学与技术

提交日期： 2010/4/30

目录

中文摘要 (2)

外文摘要 (3)

1.绪论 (4)

1.1概述 (4)

1.2 VHDL和MAX+PIUS简介 (5)

1.3 实验平台 (6)

2．乘法器初步设计 (7)

2.1 设计思想 (7)

2.2乘法器原理 (7)

2.3乘法器设计流程 (8)

3. 乘法器具体设计 (9)

3.1右移寄存器的设计 (9)

3.2 加法器模块的设计 (10)

3.2.1 4位加法器的设计 (10)

3.2.2 8位加法器的设计 (11)

3.3 乘1模块设计 (13)

3.4锁存器模块设计 (14)

4. 乘法器仿真 (17)

4.1 8位加法器仿真 (17)

4.2 乘1模块仿真 (17)

4.3 锁存器模块仿真 (18)

4.4 8位乘法器仿真 (18)

结束语 (19)

参考文献 (20)

致谢 (21)

8位乘法器的设计

吴小东

指导老师：华婷婷

（黄山学院信息工程学院，黄山，安徽 245041）

摘要：在微处理器芯片中，乘法器是进行数字信号处理的核心，同时也是微处理器中进行数据处理的关键部件，它已经是现代计算机必不可少的一部分。本文主要是在于如何运用标准硬件描述语言（VHDL）完成八位乘法器，以及如何做二进制位相乘的运算过程。该乘法器是由八位加法器构成的以时序方式设计八位乘法器，通过逐项移位相加来实现乘法功能，并以MAX+Plus II 软件工具进行模拟，仿真并予以显示。

关键字：乘法器；标准硬件描述语言（VHDL）；移位相加；MAX+Plu s II

8-bit multiplier design

Wu xiaodong

Director:hua tingting

(College of InformationEngineering,HuangshanUniversity,Huangshan,Anhui,245041) Abstract:In the microprocessor chip, the multiplier is a digital signal processing core microprocessor is also a key component of data processing, it is already an essential part of the modern computer. This article is on how to use standard hardware description language (VHDL) to complete eight multipliers, as well as how to make the process of a binary bit multiplication operation. The multiplier is composed of eight adder to timing approach in designing eight multiplier, achieved by adding the multiplication-by-shift function, and in MAX + Plus II software tools for simulation, emulation and be displayed.

Keywords: multiplier; standard hardware description language (VHDL); shift sum; MAX + Plus II

1.绪论

1.1概述

本课题的设计来源是基于标准硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language,VHDL）及MAX + Plus II(Multiple Array Matrix Programmable Logic User System)软件开发工具的进行模拟仿真的8位乘法器，用于实现8位移位相加乘法器的乘法运算功能。

本课题的研究现状是基于乘法器是定点处理器的主要组成部分，其速度是影响CPU速度的关键因素。乘法器也是数字信号处理（DSP)、系统级芯片（SOC)的关键部件。在最新的处理器中乘法器除了直接作为运算部件外，还用于加速地址转换、数组寻址和其他整数操作。随着科研生产地运算速度要求的提高，对乘法器性能的要求也在不断地提升。BOOTH算法、WALLACE树、CLA等技术的出现也使得乘法器设计的技术日益成熟。而不同的应用背景又要求在不同的算法和实现之间进行选择，权衡电路鬼名模和性能，达到特定条件下的最优设计。

本次设计的目的就是在掌握移位相加八位乘法器的工作原理，了解并学习掌握VHDL硬件描述语言的设计方法和思想，通过自己学习的VHDL语言结合以前电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对八位二进制乘法器的设计，巩固和综合运用所学课程，加深对数字电路和VHDL基本单元的理解，并借助MAX + Plus II软件开发工具这个平台进行仿真，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标，加法器的设计可以加深对门电路的理解，乘法器的设计可以使对计算机怎样工作有了更深了解。

本设计的主要难点包括：

1）了解乘法器的工作原理和乘法器的各个子模块的功能实现，并分析其内部构造。

2）根据设计的功能要求，使用标准硬件描述语言（VHDL）设计出移位相加8位乘法器

3）利用MAX + Plus II软件工具完成8位乘法器的仿真。