模可变16位加法计数器

课程设计任务书

学生姓名：专业班级：

指导教师：工作单位：信息工程学院

题目: 模可变16位加法计数器设计

初始条件：

可用仪器： PC机（Quartus II软件）硬件：EDA-IV型实验箱。

要求完成的主要任务:

（1）设计任务

设计可变16位加法计数器，可通过3个选择位M2、M1、M0实现最多8种不同模式的计数方式，例如可构成5、10、16、46、100、128、200、256进制，共8种计数模式。

（2）时间安排：

2012.12.17 课程设计任务布置、选题、查阅资料

2012.12.18-21 设计，软件编程、仿真和调试

2012.12.22 2012.12.23 实验室检查仿真结果，验证设计的可行性和正确性，熟悉实验平台和试验箱

2012.12.24-26 设计的硬件调试

2012.12.27-28 机房检查设计成果，现场演示硬件实物,提交设计说明书及答辩

指导教师签名：年月日系主任（或责任教师）签名：年月日

目录

摘要.................................... 错误！未定义书签。Abstract ................................................ II

1 计数器的工作原理 (1)

2 设计原理 (3)

2.1 整体设计原理 (3)

2.2 单元模块的设计 (4)

2.2.1 计数模块的设计 (4)

2.2.2显示模块的设计 (5)

2.2.3分频模块的设计 (5)

2.2.4 顶层模块的设计 (5)

3 单元模块元件原理图 (6)

4 电路系统的功能仿真 (8)

5 硬件调试 (10)

6 个人小结 (12)

参考文献 (13)

附录 (14)

摘要

计数器的种类按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种，如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果，一般都是要通过外接LCD或LED屏才能显示。

本次课程设计重点研究了可变模计数器的设计与实现, 在对现有的可变模计数器的研究基础上，在Quartus开发环境中，用VHDL语言设计一种功能更加强大的可变模计数器，它具有清零、置数、使能控制、可逆计数和可变模等功能，并且对传统的可变模计数器的计数失控问题进行研究，最终设计出一种没有计数失控缺陷的可变模计数器，并通过波形仿真和EPF10K20TI144-4系列实验箱，验证了其各项设计功能。结果表明该设计正确．功能完整。运行稳定。

关键词：模可变，计数器，VHDL语言

Abstract

The type of the counter flip-flop in the counter at the same time flip the classification, can be counter to be divided into synchronous counters and asynchronous counters, digital changes in classification in accordance with the counting process, but also the counter is divided into adding counter, down counter and reversible counter, at any time the clock signal increasing for the addition counter dwindling down counter, growth can be reduced is called the reversible counter, in addition to a variety of classification does not enumerate, The curriculum design will take advantage of many IC software Quartus II software, using the VHDL language to design a 3-bit select the M2, the M1, M0 up to 8 different mode count The counter is not only used to count clock pulses, can also be used to divide, from time to time, the beat pulse and the pulse sequence and number crunching. Can not display the calculation results are generally through an external LCD or LED screen to display.

Focus on the counter variable mode of design and implementation. In the environment of Quartus based on research of the existing module—alterable counter，a module—alterable counter with more functions，such as clear，set，enable control，reversible count，module—alterable count and so on，which is designedwith VHDL．By researching the problem of losing control existed in traditional module—alterable counter.A module—alterablecounter with no fault designed．And through the waveform simulation and EPF10K20TI144-4 series experiment box，all of the functions are verified.The resuit indicates that the counter is designed correctly，and has integral functions and stable operation．

Keywords: Die variable; Counter; VHDL language