基本单元电路chap4-3
合集下载
Chap4 水电站电气主接线
Lanzhou University of Technology
6. 双母线带旁路母线接线 接线图
W3 QS4
QF4
QF2
W2
W1 QF1 电源1 电源 电源2 电源
Lanzhou University of Technology
母联兼作旁路断路器 一组母线带旁路 W 两组母线带旁路 增设旁路跨条
G
Lanzhou University of Technology
旁路母线的作用 不停电检修进出线断路器。 不停电检修进出线断路器。 操作方式（检修QF 不停电） 操作方式（检修 4，且WL4不停电） 经QF 如 A 、 B 段 经 1 和 QS1 、 QS2 并列 运 行 ， 则 闭 合 QS5→ 断开 1→ 断开 断开QF 断开QS1→ 闭合 闭合QS3→ 闭合 1 使 闭合QF W3带电（不要首先闭合 8）。此时若 3隐含故障， 带电（不要首先闭合QS 此时若W 隐含故障， 则由继电保护装置动作断开QF 则由继电保护装置动作断开 1。 充电正常，操作可以继续进行： 合上QS 若W3充电正常， 操作可以继续进行：→合上 8→ 断 开 QF4 。 这 时 WL4 由 母 线 B→QS2→QF1→QS3 → 供电。 并由QF 替代断路器QF →W3→QS8→ WL4 供电 。 并由 1 替代断路器 4 。 QF4检修前，应把 6、QS7断开。 检修前，应把QS 断开。 适用范围 中小型发电厂和35~110kV的变电所。 的变电所。 中小型发电厂和 的变电所
Lanzhou University of Technology
3. 单母线分段加装旁路母线接线 分段断路器QF 兼旁母断路器） 接线图 （分段断路器 1兼旁母断路器）
WL1 WL2 WL3 WL4
计算机组成原理 [袁春风]chap3_4
![计算机组成原理 [袁春风]chap3_4](https://img.taocdn.com/s3/m/dce5a8e0856a561252d36fce.png)
3.6 浮点运算
浮点数运算及结果 浮点数的加减运算 浮点数的乘除运算 精度考虑 IEEE754中几个特殊值的含义 浮点运算部件的设置
1
南京大学计算机系 多媒体技术研究所 袁春风
3.6.1 浮点数运算及结果
设两个规格化浮点数分别为 A=Ma . 2Ea B=Mb.2Eb ,则 A+B =[Ma + Mb.2 -(Ea-Eb)]. 2Ea (假设Ea>=Eb ) A*B =(Ma * Mb).2 Ea+Eb A/B =(Ma / Mb).2 Ea-Eb 上述运算结果可能出现以下几种情况
24
南京大学计算机系 多媒体技术研究所 袁春风
一位十进制加法器
S3 S2 S1 S0
+
+
+
C4 S3* C4* + A3 B3
25
S2* +
SБайду номын сангаас* +
S0* +
A2 B2
A1 B1
A0 B0
南京大学计算机系 多媒体技术研究所 袁春风
n位十进制加法器
n个一位十进制加法器= 一个n位十进制串行加法器
13
南京大学计算机系 多媒体技术研究所 袁春风
14
南京大学计算机系 多媒体技术研究所 袁春风
IEEE754的舍入方式
r=0
r=1 U+1
0
U
U+0.5
15
强迫为 偶数
南京大学计算机系 多媒体技术研究所 袁春风
IEEE754的舍入方式
r=1 U-1
r=0 U
U-0.5
16
0
南京大学计算机系 多媒体技术研究所 袁春风
浮点数运算及结果 浮点数的加减运算 浮点数的乘除运算 精度考虑 IEEE754中几个特殊值的含义 浮点运算部件的设置
1
南京大学计算机系 多媒体技术研究所 袁春风
3.6.1 浮点数运算及结果
设两个规格化浮点数分别为 A=Ma . 2Ea B=Mb.2Eb ,则 A+B =[Ma + Mb.2 -(Ea-Eb)]. 2Ea (假设Ea>=Eb ) A*B =(Ma * Mb).2 Ea+Eb A/B =(Ma / Mb).2 Ea-Eb 上述运算结果可能出现以下几种情况
24
南京大学计算机系 多媒体技术研究所 袁春风
一位十进制加法器
S3 S2 S1 S0
+
+
+
C4 S3* C4* + A3 B3
25
S2* +
SБайду номын сангаас* +
S0* +
A2 B2
A1 B1
A0 B0
南京大学计算机系 多媒体技术研究所 袁春风
n位十进制加法器
n个一位十进制加法器= 一个n位十进制串行加法器
13
南京大学计算机系 多媒体技术研究所 袁春风
14
南京大学计算机系 多媒体技术研究所 袁春风
IEEE754的舍入方式
r=0
r=1 U+1
0
U
U+0.5
15
强迫为 偶数
南京大学计算机系 多媒体技术研究所 袁春风
IEEE754的舍入方式
r=1 U-1
r=0 U
U-0.5
16
0
南京大学计算机系 多媒体技术研究所 袁春风
电路04-3,5
解：(l)信号发生器的输出特性可视为一个线性含源电 阻单口网络，可用戴维宁等效电路来近似模拟。负载 电阻RL的电压为: RL U U oc Ro RL
U oc U U oc 上式可改写为 Ro RL 1 RL U U 1 0.6 Ro 900 600 求得电阻Ro 0.6 信号发生器的电路模型为1V电压源与600电阻的串联
uoc Ro isc
uoc Ro isc
uoc isc Ro
(4
例4－15 求图(a)所示单口的戴维宁－诺顿等效电路。
解: （1）求uoc，设uoc的参考方向，由KVL求得：
12 uoc 12V ( 24V ) 4V 12 24
（2）求isc,将单口短路，并设isc的参考方向，得：
功率传输效率为
6.25 η 16.7% 37.5
例4－18求图(a)所示单口网络向外传输的最大功率。
解:求uoc，按图(b) 网 孔电流列网孔方程： 整理得到: 解得：
(10 )i1 ( 3 )i2 12V ( 3 )i1 (8 )i2 3i1 12V
10i1 3i2 12A 8i2 12A
i2 1.5 A uoc (4 )i2 6V
求isc,按图(c) 网孔 电流列网孔方程
(10 )i1 ( 3 )isc 12V ( 3 )i1 (4 )isc 3i1 12V
解得isc=3A 求Ro
Ro uoc isc 6 3 2( )
补充：
若含源单口网络的开路电压为uoc，接上负载Rl 后，其电压为u1，试证明该网络的戴维宁等效电阻 为：
uoc Ro ( 1) RL u1
基本单元电路课件
解：考虑到0.13μm工艺的版图设计规则和工艺参数， 对于一般宽长比（W/L）小于10的MOS管，其漏区pn 结电容大约在1fF左右，为了简化计算，在外部负载电 容较大的情况下，可以忽略输出节点的pn结电容。根 据式（4.1-20）的上升时间公式和给定的参数，可以 求出使上升时间为40ps所要求的KP,eff, 即
IDP = IDP,1 +IDP,2 KP,eff =KP,1 +KP,2
18
基本单元电路2010
4.1.2 静态CMOS逻辑门的分析方法
(1) 两输入与非门的直流特性
等效反相器法
KN,eff
KN , 2
KP,eff 2KP
Vit
KN,eff KP,eff
VTN
(VDD
VTP)
1 KN,eff
(1) 两输入与非门的直流特性
✓ 并联的两个PMOS管情况类似。
IDP,1 =KP,1[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP,2 =KP,2[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP =KP,eff [(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ]
✓ 最终实现带“非”的逻辑——“与或 非”(AND-OR-Inverter, AOI)、“或与 非”(OAI)
8
基本单元电路2010
ABCD
静态CMOS逻辑门的构成特点
V DD
A
CY
B
C3
C
C2
D
C1
F PMOS
1）每个输入信号同时接一个
NMOS管和一个PMOS管
Y = F ( A ,B ,C ) 的栅极, n输入逻辑门有
IDP = IDP,1 +IDP,2 KP,eff =KP,1 +KP,2
18
基本单元电路2010
4.1.2 静态CMOS逻辑门的分析方法
(1) 两输入与非门的直流特性
等效反相器法
KN,eff
KN , 2
KP,eff 2KP
Vit
KN,eff KP,eff
VTN
(VDD
VTP)
1 KN,eff
(1) 两输入与非门的直流特性
✓ 并联的两个PMOS管情况类似。
IDP,1 =KP,1[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP,2 =KP,2[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP =KP,eff [(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ]
✓ 最终实现带“非”的逻辑——“与或 非”(AND-OR-Inverter, AOI)、“或与 非”(OAI)
8
基本单元电路2010
ABCD
静态CMOS逻辑门的构成特点
V DD
A
CY
B
C3
C
C2
D
C1
F PMOS
1）每个输入信号同时接一个
NMOS管和一个PMOS管
Y = F ( A ,B ,C ) 的栅极, n输入逻辑门有
Chp4电路定理
2I1
I1 +
2Ω
12V -
I
2
分电路（a）
I2
I
2
I
2
4.5 0.5
4A
叠加时应正确选取各分量前的符号 受控电源应保留在各分电路中
三、定理要点
1. 仅适应于线性电路。 2. 画分电路时不作用的独立电源的处理方式
独立电压源——短路 独立电流源——开路 3. 含受控源的电路应用叠加定理时，受控源保留在各分电路中。 4. 画分电路时，可将独立电源分组，按组计算再叠加。 5. 分电路中各响应分量作叠加（代数和）时各分量前的符号 视分电路中的电量与原电路中的电量参考方向的关系而定
……...可加性
一、引例
i
R1
1
R2
uS
R1 R1 R2
iS
i i
u
R1 R1 R2
uS
R1R2 R1 R2
iS
u u
R1
+ + u-
iS
uS -
R2 i
i
1 R1 R2
uS
i
iS 0
i
R1 R1 R2
iS
i
uS 0
（a）
RL )2 RL 2(Req (Req RL )4
RL )
0
RL Req
匹配
例. 求当RL为何值时，RL上获得最大功率？并求最大功率Pmax
2
+ 6V -
2
+
4V
-
1A
3
+
电路基础英文版CHAPTER 4
I
( 3)
( 3) I1
1 I 2
（4）
I I
(1)
I
( 2)
I
( 3)
1 9 3 I 2 2
I 1A I1
(1) I1
( 2) I1
( 3) I1
1 3 3 I 5A 2 2
Linearity Property 线性定理 A linear circuit is one whose output is linearly related to its input.
iS 11 iS 22
... ...
11 21 u n1 iS 11 iS 22 ... ... ... ... uS 3 11 21 u S 2 u S 3 (i S 1 ) ( ) R3 R2 R3 11 21 11 21 iS1 uS 2 uS3 R2 R3 a1iS 1 b1u S 2 c1u S 3
un1(2)=b1uS2 We set iS1=uS2=0 un1(3)=c1uS3
(4) uS3≠0 ,and consider Eq.(1) as un1(3) (5)
∴ un1= un1(1)+ un1(2) +un1(3)
u n1 i R1
∴i=i(1)+i(2)+i(3)
The superposition principle states that the voltage across (or current through) an element in a linear circuit is the algebraic sum of the voltages across (or currents through) that element due to each independent source acting alone.
电路理论课本讲解4
iS 5
i1 R1 + uS 1
R2
Ⅰ
i2 R3 i3
i5
R R55iS 5
-
R ④ 5
R i u
k k
Sk
i1 i2 i6 0 i2 i3 i4 0
i4 i5 i6 0 uS1 R1i1 R2i2 R3i3 0 R4i4 R5 (i5 iS 5 ) R3i3 0 R6i6 R4i4 R2i2 0
…………
G( n1)1un1 G( n1)2un2 G( n1)3un3 G( n1)( n1) iS ( n1)( n1)
自导总为正，互导总为负 戴维南先等效成诺顿 方程右边是所有流入节点电源电流代数和
实质是KCL方程
例1. 列出电路的节点电压方程
1Ω
5Ω
支路电流法求解电路步骤
1.选定各支路电流参考方向 2.对（n-1）个独立结点列KCL方程
3.选取b-n+1个独立回路列KVL方程 一般形式
R i u
k k
Sk
（诺顿先等效成戴维南）
例1. 用支路电流法分析图示电路的各支路电流。
I1
5V
1
I2
3V I3
2
2
8
4
例2. 写出图示电路的支路电流方程 。
u1 u2 u3 0 u4 u5 u3 0 u6 u4 u2 0
3. 将VCR代入KVL方程
uS1 R1i1 R2i2 R3i3 0 R4i4 R5 (i5 iS 5 ) R3i3 0 R6i6 R4i4 R2i2 0
①
-
20V
+
i1 R1 + uS 1
R2
Ⅰ
i2 R3 i3
i5
R R55iS 5
-
R ④ 5
R i u
k k
Sk
i1 i2 i6 0 i2 i3 i4 0
i4 i5 i6 0 uS1 R1i1 R2i2 R3i3 0 R4i4 R5 (i5 iS 5 ) R3i3 0 R6i6 R4i4 R2i2 0
…………
G( n1)1un1 G( n1)2un2 G( n1)3un3 G( n1)( n1) iS ( n1)( n1)
自导总为正，互导总为负 戴维南先等效成诺顿 方程右边是所有流入节点电源电流代数和
实质是KCL方程
例1. 列出电路的节点电压方程
1Ω
5Ω
支路电流法求解电路步骤
1.选定各支路电流参考方向 2.对（n-1）个独立结点列KCL方程
3.选取b-n+1个独立回路列KVL方程 一般形式
R i u
k k
Sk
（诺顿先等效成戴维南）
例1. 用支路电流法分析图示电路的各支路电流。
I1
5V
1
I2
3V I3
2
2
8
4
例2. 写出图示电路的支路电流方程 。
u1 u2 u3 0 u4 u5 u3 0 u6 u4 u2 0
3. 将VCR代入KVL方程
uS1 R1i1 R2i2 R3i3 0 R4i4 R5 (i5 iS 5 ) R3i3 0 R6i6 R4i4 R2i2 0
①
-
20V
+
chap4-指令级并行
F0 , 0(R1) F4 , F0 , F2 0(R1) , F4 R1 , R1 , #8 F0 , 0(R1) F4 , F0 , F2 0(R1) , F4 R1 , R1 , #8 R1 , Loop
28／147
(2) 编译器可以通过对相关链上存储器访问偏移
面一个14条指令构成的指令序列：
27／147
Loop:
LD ADDD SD SUBI LD ADDD SD SUBI
F0 , 0(R1) F4 , F0 , F2 0(R1) , F4 R1 , R1 , #8 F0 , 0(R1) F4 , F0 , F2 0(R1) , F4 R1 , R1 , #8
LD ADDD SD SUBI LD ADDD SD SUBI BNEZ
6／147
最基本的开发循环级并行的技术
• 指令调度（scheduling）技术 • 循环展开（loop unrolling）技术 • 换名（renaming）技术
7／147
4.1.1 循环展开调度的基本方法
1. 指令调度 通过改变指令在程序中的位臵，将相关指 令之间的距离加大到不小于指令执行延迟，将 相关指令转化为无关指令。 指令调度是循环展开的技术基础。 2. 编译器在完成这种指令调度时，受限于以下两 个特性：
14／147
例4.2
体现循环展开技术的特点 将例4.1中的循环展开成3次得到4个循 环体，再对展开后的指令序列在不调度和 调度两种情况下，分析代码的性能。 假定R1的初值为32的倍数，即循环 次数为4的倍数。
15／147
解：
补偿代码问题 寄存器分配 展开后的循环体内不重复使用寄存器。 F0、F4：用于展开后的第1个循环体 F2：保存常数 F6和F8：用于展开后的第2个循环体
《电路分析基础》课件第4章
uC
(t)
1 C
t
iC ( )d
(4.1-4)
式(4.1-4)为电容元件伏安关系的积分形式。如果我们只对某
一任意选定的初始时刻t0以后的电容电压情况感兴趣，则式
(4.1-4)可分段积分
1
uC (t) C
i t0
C
(
)d
1 C
t
t0 iC ( )d
1
uC (t0 ) C
t
t0 iC ( )d
iL (t)
1 L
t
uL ( )d
(4.1-16)
式(4.1-16)为电感元件伏安关系的积分形式。如果我们只对 某一初始时刻t0之后的电感电流情况感兴趣，则式(4.1-16)可
uL
( )d
1 L
t
t0 uL ( )d
iL (t0 )
1 L
t
t0 uL ( )d
第4章 动态电路的时域分析
4.1 电容元件和电感元件 4.2 换路定律及初始值的计算 4.3 一阶电路的零输入响应 4.4 一阶电路的零状态响应 4.5 一阶电路的全响应 4.6 求解一阶电路的三要素法 4.7 一阶电路的阶跃响应 *4.8 二阶电路的时域分析 习题4
4.1 电容元件和电感元件
4.1.1 电容元件 1. 电容元件的定义 电容元件是从实际电容器中抽象出来的理想化模型。实
(4.1-11)
【例4.1-1】 电路如图4.1-3(a)所示，已知电容C=2 F， 电压u(t)的波形如图4.1-3(b)所示，试画出电流i(t)、瞬时功率 p(t)和储能w(t)的波形。
图4.1-3 例4.1-1用图(一)
解 首先由图(b)，分段写出u(t)的数学表达式为
电路第4章ppt课件
应用叠加定理时注意以下几点： 应用叠加定理时注意以下几点： 1、叠加定理只适用于线性电路求电压和电流 、叠加定理只适用于线性电路求电压和 适用于线性电路求电压 不能用叠加定理求功率。 不能用叠加定理求功率。
线性电路中，电压、电流是独立源的线性函数， 线性电路中，电压、电流是独立源的线性函数，而功率是独 立源的二次函数
N2
1
若已知端口电压： 若已知端口电压：
1
i
N1
+
u =α
N2
u
1/ 1
+ us= α
-
N1
i + u
1/
i =β
若已知端口电流
N1
i
+
u
1/
is= β
N2
可作类似的替代。 注：（1）对N1可作类似的替代。 （ 2 ）注意电压源 us 的方向与被替代网络端口电压 u 的方向相同； 的方向相同；电流源 is与被替代网络端口电流 i 的方向相 同。
定理: 由两个单口网络N 联接组成的电路， 定理 : 由两个单口网络 1和 N2联接组成的电路， 若已知端口电压值为α、 电流值为β， 若已知端口电压值为 、 电流值为 ， 则可以用一 或用一个电流值为β 个电压值为α的电压源或用一个电流值为 个电压值为α的电压源或用一个电流值为β的电流 来代替单口网络N 源 来代替单口网络 1 或 N2 ， 替代后电路中所有电 压和电流将保持原有（替代前）的值不变。 压和电流将保持原有（替代前）的值不变。
∆ l1 ∆11 ∆ 21 il 1 = uS 11 + uS 22 + L + uSll ∆ ∆ ∆
再将u 代入，便有： 再将us1、us2、…、usb代入，便有：
计算机组成原理 [袁春风]chap4-2
![计算机组成原理 [袁春风]chap4-2](https://img.taocdn.com/s3/m/cc6e7bab0029bd64783e2cc0.png)
特点
– 容易实现 但不够灵活 Cache存储空间得不到充分利用 例如 需将主存第0块与第16块同时复制到Cache中时 由 于它们都只能复制到Cache第0槽 即使Cache其它槽空闲 也有一个主存块不能写入Cache 这样就会产生频繁的 Cache装入
26 南京大学计算机系 多媒体技术研究所 袁春风
基于程序访问的局部性使访存要求快速响应
– 如果在CPU和主存之间设置一个快速小容量的存储器 其 中总是存放最活跃 被频繁访问 的程序块和数据 CPU 访问这些程序或数据时 就不必访问主存 而直接从这个 高速缓存中取得 这样便使得CPU和主存速度匹配起来了
12
南京大学计算机系 多媒体技术研究所 袁春风
程序局部性原理图
为什么引入Cache能 达到快速访问的目的
–主要是基于程序访问 的局部化性质
13
南京大学计算机系 多媒体技术研究所 袁春风
4.4.2 Cache的工作原理
在主存-Cache存储体系中 所有的程序和数据都在主存中 Cache中只存放主存一部分程序块和数据的副本 主存由多达2n个可寻址的字组成 每个字有唯一的n位地址 为了实现映射 我们把这个存储器看成由许多定长的块(block) 组成 每块有K个字 即有L=2n K个字块 Cache由M个槽 (slot)组成 每个槽有K个字 槽(或称为行line)的数量远远小 于主存储器块的数目 在任何时侯 存储器中的几个块驻留 在Cache的槽中 如果要读取存储块中的某个字 则整个块 被传送到Cache的一个槽中 由于块数多于槽数 所以单个 的槽不能久久地被某块专用 因此 每个槽有一个标记(tag) 用来识别当前存储的是哪个块 这个标记通常是主存储器地 址的一部分
南京大学计算机系 多媒体技术研究所 袁春风
电路分析基础第4章课件.ppt
4.1 正弦量
大小和方向都按正弦规律变化的电压和电流称为 正弦电压或正弦电流，常称为正弦量。其相应的波形 称为正弦波。
正弦电流 i I m cos(t i ) 的波形如图所示。
4.1.1 正弦量的三要素
1．频率、周期和角频率
要完全描述一个正弦量，必须知道正弦量的 I m、 、i
这三个物理量称为正弦量的三要素。
N
、
i
eL
i
u
eL L
u
磁链 匝数
磁通
电感系数 L NΦ
ii
单位：亨（H，mH)
N
由电磁感应定律和楞次定律，感应电动势与磁链之间的 关系为
eL
d
dt
N d dt
L di dt
则
u
eL
L di dt
2.电压与电流的关系 设电压、电流的参考方向关联，有
u L di dt
设 i 2I cost ,代入上式有
2
f 314 50Hz u(0) 100cos 100cos30 86.6V
2
6
该正弦电压的波形如图所示。 若
u 100 cos(314 t 30 )V
波形如何？
【例4.2】已知同频率正弦电流分别为
i1
20 c os (314t
)A 3
i2
10sin(314t
)A 4
试求（1）画出波形图、求相位差；（2）若以 t 0.005s
2
2U cos(t u )
（3）有效值
感抗
令 X L L 单位（Ω）
则 U I XL
容抗 X L L 是频率的函数， 表示电感在电路
中因感抗随着频率变化而起的作用而不同。
chap4-基本系统设计
芯片内部集成了一个BDM模块，通过内部的专用连线访问单片机的内 芯片内部集成了一个BDM模块， BDM模块 部资源 BDM模块以单线方式与外界通信，接受外部命令执行相应命令， BDM模块以单线方式与外界通信，接受外部命令执行相应命令，可实 模块以单线方式与外界通信 现程序的下载， 现程序的下载，调试 BDM模块不是片内CPU， BDM模式可实现真正的动态调试 BDM模块不是片内CPU， BDM模式可实现真正的动态调试 模块不是片内CPU BDM模块已经与集成开发环境是结合在一起了 BDM模块已经与集成开发环境是结合在一起了
3
4.2 设计规划
需求分析—— ——设计任务的明确与分解 1. 需求分析——设计任务的明确与分解 电源设计——电压稳定性、 ——电压稳定性 2. 电源设计——电压稳定性、电流负载能力 时钟电路设计—— 3. 时钟电路设计—— 调试手段——如何写入、擦除单片机Flash ——如何写入 Flash中的信 4. 调试手段——如何写入、擦除单片机Flash中的信 BDM在线调试方法 息，BDM在线调试方法 通信设计——单片机与PC ——单片机与PC机 5. 通信设计——单片机与PC机、单片机之间的通信 接口设计——电平匹配，负载能力、 ——电平匹配 6. 接口设计——电平匹配，负载能力、抗干扰能力 设计综合—— ——将放在一个系统中各个部分 7. 设计综合——将放在一个系统中各个部分
9
4.4系统综合 系统综合
10
实验电路板原理图
第四章 单片机基本系统设计
4.1 芯片选型 4.2 设计规划 4.3 基本系统的电路设计 4.4 系统综合
什么是单片机基本系统？ 什么是单片机基本系统？
单片机能正常运行 基本的人机交互能力
供电 时钟 复位 程序
3
4.2 设计规划
需求分析—— ——设计任务的明确与分解 1. 需求分析——设计任务的明确与分解 电源设计——电压稳定性、 ——电压稳定性 2. 电源设计——电压稳定性、电流负载能力 时钟电路设计—— 3. 时钟电路设计—— 调试手段——如何写入、擦除单片机Flash ——如何写入 Flash中的信 4. 调试手段——如何写入、擦除单片机Flash中的信 BDM在线调试方法 息，BDM在线调试方法 通信设计——单片机与PC ——单片机与PC机 5. 通信设计——单片机与PC机、单片机之间的通信 接口设计——电平匹配，负载能力、 ——电平匹配 6. 接口设计——电平匹配，负载能力、抗干扰能力 设计综合—— ——将放在一个系统中各个部分 7. 设计综合——将放在一个系统中各个部分
9
4.4系统综合 系统综合
10
实验电路板原理图
第四章 单片机基本系统设计
4.1 芯片选型 4.2 设计规划 4.3 基本系统的电路设计 4.4 系统综合
什么是单片机基本系统？ 什么是单片机基本系统？
单片机能正常运行 基本的人机交互能力
供电 时钟 复位 程序
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2 有比逻辑
概念
• • 有比逻辑试图减少实现一个给定逻辑功能所需要的晶体管数目，但 它经常以降低稳定性和付出额外功耗为代价 由一个实现逻辑功能的NMOS下拉网络和一个简单的负载器件组成 VDD 负载 VDD PMOS 负载
F
In1 In2 In3 PDN In1 In2 In3 PDN
F
A.一般情况
CMOS组合逻辑门的设计. 14
2.3 传输管逻辑
传输管基本概念
• 通过允许原始输入驱动栅端和源-漏端来减少实现逻辑所需要的晶体管 数目 B
A
B
B
F A B
A 0
B
0
F A B
•
传输管实现的AND门 – 属于静态门： 在所有情况下，电源和地之间都存在一条低阻抗的 通路
Out=AB
A M1 M2
AB
1.5
AB A,B A, B
A
M3 B
M4
0.5
B
-0.5 0
0.2
0.4 0.6 Time [ns]
0.8
1.0
CMOS组合逻辑门的设计. 11
特点
• • • • • 静态逻辑：互补NMOS下拉管，交叉连接PMOS 上拉管 负载：仅一个PMOS 管，具有伪NMOS 优点 差分型：同时要求正反输入，面积大，但在要求互补输 出或两个下拉网络能共享时比较有利 比通常的CMOS逻辑慢（因Latch 反馈作用有滞后现象， 但在特定情况下很快，例如存储器纠错逻辑的XOR 门） 无静态功耗，但有较大的翻转过渡（Cross-over）电流
0
p W p V D SATp n W n
面积和负载 静态功耗
CMOS组合逻辑门的设计. 4
例6.7 伪NMOS反相器
考虑一个简单的伪NMOS反相器，NMOS的尺寸为0.5m/0.25 m。我们 研究缩小PMOS器件尺寸的效果，以说明其对各种参数的影响。
Goal: to reduce the number of devices over complementary CMOS
CMOS组合逻辑门的设计. 2
有比逻辑(电阻负载）
概念
• •
由于输出端的电压摆幅及门的总体功能取决于NMOS和PMOS的尺 寸比，所以此电路称为有比电路 V 计算伪NMOS dc传输特性 – Vin=VDD，通过驱动器和 负载器件的电流相等 – NMOS器件处于线性工作区， PMOS负载处于饱和状态
CMOS组合逻辑门的设计. 1
B.伪NMOS
有比逻辑
VDD Resistive Load RL F In1 In2 In3 PDN VSS (a) resistive load In1 In2 In3 PDN VSS (b) depletion load NMOS Depletion Load VDD VT < 0 F In1 In2 In3 PDN VSS (c) pseudo-NMOS PMOS Load VSS F VDD
CMOS组合逻辑门的设计. 6
伪nMOS / pMOS 逻辑
• 2 ）伪NMOS 的设计：驱动管与负载管的尺寸应有一合 适的比率
•
• • •
1. 为减少静态功耗，驱动电流I L 应当小
2. 为了得到合理的NML ，V OL = IL（R PDN) 应当低 3. 为了减少 4. 为了减少 , IL 应当大 ，R PDN 应当小
2 V D2SATp V OL kn V D D V Tn V OL 2 k p V D D V Tp V D SATp 2
DD
F CL
V OL
k p V D D V Tp V D SAT p k n V D D V Tn
伪nMOS / pMOS 逻辑
• • （1）伪 nMOS 逻辑的基本电路 1. p 管作负载，其栅极接地
•
• • • • • •
2. n 个输入端的伪nMOS 电路有n + 1 个管子
3. 的比例影响传输特性的形状及反相器 的值 4. 当驱动管导通时，总有一恒定的DC 电流（静态功耗） 5. 当驱动管和负载管均不导通时，输出电压取决于管子的 次开启特性 6. 噪声容限 7. 基本方程 8. 应用场合：适用于对面积要求严格，而性能要求不高的情况。 比 差很多。
3.0
2.5
2.0
W/Lp = 4
Vou t [V]
1.5
W/Lp = 2
1.0
0.5
W/Lp = 0.5 W/Lp = 0.25
W/Lp = 1
0.0 0.0
0.51.01源自52.02.5Vin [V]
一个较大的上拉器件不仅提高了性能，同时也由于增加了VOL而使静态 功耗增加和噪声容限减小
CMOS组合逻辑门的设计. 5
•
•
条件1 与3 是矛盾的，可见：
实现一个较快的门意味着较多的静态功耗及较小的噪声 余量。
CMOS组合逻辑门的设计. 7
思考题6.5 伪NMOS中NOR门和NAND门的对比
若在NOR或NAND逻辑之间做出选择，在伪NMOS中你倾向于用哪一种 来实现。
CLK
VDD
Out In1 In2 F CL In3 In4 CLK
CMOS组合逻辑门的设计. 12
DCVSL的例子（共享逻辑）
Out Out B
B
A
B A
B
CMOS组合逻辑门的设计. 13
设计考虑：单端门与差分门
差分门 vs. 单端门
• 优点： – 使所需要的门的数目减少一半 – 避免了由于增加反相器引起的时差问题 • 缺点： – 使需要布置的导线数量加倍 – 动态功耗较高
1 0 Out In1 In1 In2 In2
on off
off on
0 1 Out
PDN1 off on
PDN2
on off
CMOS组合逻辑门的设计. 10
例6.8 DCVSL瞬态响应
下图是DCVSL的一个AND/NAND门瞬态响应的例子
2.5
Out=AB
Voltage[v]
CMOS组合逻辑门的设计. 8
如何建立一个更好的负载器件
• 改善负载（1）：采用可变负载
VDD
Enable
M1
M2
M1 >> M2
F A B C D CL
Adaptive Load
CMOS组合逻辑门的设计. 9
如何建立一个更好的负载器件
改善负载（2）：差分串联电压开关逻辑(DCVSL)
• • 差分逻辑：每一个输入输出都具有互补的形式 正反馈机制：在不需要负载器件时将其关断
概念
• • 有比逻辑试图减少实现一个给定逻辑功能所需要的晶体管数目，但 它经常以降低稳定性和付出额外功耗为代价 由一个实现逻辑功能的NMOS下拉网络和一个简单的负载器件组成 VDD 负载 VDD PMOS 负载
F
In1 In2 In3 PDN In1 In2 In3 PDN
F
A.一般情况
CMOS组合逻辑门的设计. 14
2.3 传输管逻辑
传输管基本概念
• 通过允许原始输入驱动栅端和源-漏端来减少实现逻辑所需要的晶体管 数目 B
A
B
B
F A B
A 0
B
0
F A B
•
传输管实现的AND门 – 属于静态门： 在所有情况下，电源和地之间都存在一条低阻抗的 通路
Out=AB
A M1 M2
AB
1.5
AB A,B A, B
A
M3 B
M4
0.5
B
-0.5 0
0.2
0.4 0.6 Time [ns]
0.8
1.0
CMOS组合逻辑门的设计. 11
特点
• • • • • 静态逻辑：互补NMOS下拉管，交叉连接PMOS 上拉管 负载：仅一个PMOS 管，具有伪NMOS 优点 差分型：同时要求正反输入，面积大，但在要求互补输 出或两个下拉网络能共享时比较有利 比通常的CMOS逻辑慢（因Latch 反馈作用有滞后现象， 但在特定情况下很快，例如存储器纠错逻辑的XOR 门） 无静态功耗，但有较大的翻转过渡（Cross-over）电流
0
p W p V D SATp n W n
面积和负载 静态功耗
CMOS组合逻辑门的设计. 4
例6.7 伪NMOS反相器
考虑一个简单的伪NMOS反相器，NMOS的尺寸为0.5m/0.25 m。我们 研究缩小PMOS器件尺寸的效果，以说明其对各种参数的影响。
Goal: to reduce the number of devices over complementary CMOS
CMOS组合逻辑门的设计. 2
有比逻辑(电阻负载）
概念
• •
由于输出端的电压摆幅及门的总体功能取决于NMOS和PMOS的尺 寸比，所以此电路称为有比电路 V 计算伪NMOS dc传输特性 – Vin=VDD，通过驱动器和 负载器件的电流相等 – NMOS器件处于线性工作区， PMOS负载处于饱和状态
CMOS组合逻辑门的设计. 1
B.伪NMOS
有比逻辑
VDD Resistive Load RL F In1 In2 In3 PDN VSS (a) resistive load In1 In2 In3 PDN VSS (b) depletion load NMOS Depletion Load VDD VT < 0 F In1 In2 In3 PDN VSS (c) pseudo-NMOS PMOS Load VSS F VDD
CMOS组合逻辑门的设计. 6
伪nMOS / pMOS 逻辑
• 2 ）伪NMOS 的设计：驱动管与负载管的尺寸应有一合 适的比率
•
• • •
1. 为减少静态功耗，驱动电流I L 应当小
2. 为了得到合理的NML ，V OL = IL（R PDN) 应当低 3. 为了减少 4. 为了减少 , IL 应当大 ，R PDN 应当小
2 V D2SATp V OL kn V D D V Tn V OL 2 k p V D D V Tp V D SATp 2
DD
F CL
V OL
k p V D D V Tp V D SAT p k n V D D V Tn
伪nMOS / pMOS 逻辑
• • （1）伪 nMOS 逻辑的基本电路 1. p 管作负载，其栅极接地
•
• • • • • •
2. n 个输入端的伪nMOS 电路有n + 1 个管子
3. 的比例影响传输特性的形状及反相器 的值 4. 当驱动管导通时，总有一恒定的DC 电流（静态功耗） 5. 当驱动管和负载管均不导通时，输出电压取决于管子的 次开启特性 6. 噪声容限 7. 基本方程 8. 应用场合：适用于对面积要求严格，而性能要求不高的情况。 比 差很多。
3.0
2.5
2.0
W/Lp = 4
Vou t [V]
1.5
W/Lp = 2
1.0
0.5
W/Lp = 0.5 W/Lp = 0.25
W/Lp = 1
0.0 0.0
0.51.01源自52.02.5Vin [V]
一个较大的上拉器件不仅提高了性能，同时也由于增加了VOL而使静态 功耗增加和噪声容限减小
CMOS组合逻辑门的设计. 5
•
•
条件1 与3 是矛盾的，可见：
实现一个较快的门意味着较多的静态功耗及较小的噪声 余量。
CMOS组合逻辑门的设计. 7
思考题6.5 伪NMOS中NOR门和NAND门的对比
若在NOR或NAND逻辑之间做出选择，在伪NMOS中你倾向于用哪一种 来实现。
CLK
VDD
Out In1 In2 F CL In3 In4 CLK
CMOS组合逻辑门的设计. 12
DCVSL的例子（共享逻辑）
Out Out B
B
A
B A
B
CMOS组合逻辑门的设计. 13
设计考虑：单端门与差分门
差分门 vs. 单端门
• 优点： – 使所需要的门的数目减少一半 – 避免了由于增加反相器引起的时差问题 • 缺点： – 使需要布置的导线数量加倍 – 动态功耗较高
1 0 Out In1 In1 In2 In2
on off
off on
0 1 Out
PDN1 off on
PDN2
on off
CMOS组合逻辑门的设计. 10
例6.8 DCVSL瞬态响应
下图是DCVSL的一个AND/NAND门瞬态响应的例子
2.5
Out=AB
Voltage[v]
CMOS组合逻辑门的设计. 8
如何建立一个更好的负载器件
• 改善负载（1）：采用可变负载
VDD
Enable
M1
M2
M1 >> M2
F A B C D CL
Adaptive Load
CMOS组合逻辑门的设计. 9
如何建立一个更好的负载器件
改善负载（2）：差分串联电压开关逻辑(DCVSL)
• • 差分逻辑：每一个输入输出都具有互补的形式 正反馈机制：在不需要负载器件时将其关断