计算机体系结构第5章
微型计算机原理与组成-第5章 储存系统
· 读取CMOS-SRAM中的设备配置，确 定硬件运行环境。
· 系统引导、启动。
· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。
ROM-BIOS一般为几十KB的容量，并 有逐渐加大的趋势，常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器， 使ROM BIOS 的功能由软盘软件支撑升级。
5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。
5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点，段页式管理综合了两者的优点， 将存储空间仍按程序的逻辑模块分成段， 以保证每个模块的独立性及便于用户公用； 每段又分成若干个页。 页面大小与实存页相同，虚存和实存之 间的信息调度以页为基本传送单位。
2．CMOS-RAM 用于记录设备配置参数，如内存容量， 显示器类型，软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成，功耗很 少。
3．ROM-BIOS
ROM-BIOS用于存放基本的输入输出 系统程序，是操作系统驻留在内存中的最 基本部分，其主要用于以下几个方面。
· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。
5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种：半 导体存储器、磁表面存储器和光存储器。
2. 按存取方式分
按照存储器的存取可方式分为随机存取 （读写）存储器、只读存储器、顺序存取存 储器和直接存取存储器等。
计算机体系结构试题及答案
计算机体系结构试题及答案12008年01月23日22:211、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。
2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机-> 第二级：机器语言(传统机器级) ->第一级：微程序机器级。
3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。
For personal use only in study and research; not for commercial use4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。
6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。
7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。
9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。
10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。
11、兼容机：不同厂家生产的、具有相同体系结构的计算机。
12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。
13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。
14、摩尔定律：集成电路密度大约每两年翻一番。
15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。
计算机体系结构名词解释大全
名词解释：（1）静态流水线——同一时间内，流水线的各段只能按同一种功能的连接方式工作。
（2）分段开采——当向量的长度大于向量寄存器的长度时，必须把长向量分成长度固定的段，然后循环分段处理，每一次循环只处理一个向量段。
（3）计算机体系结构——程序员所看到的计算机的属性，即概念性结构与功能特性（4）时间重叠——在并行性中引入时间因素，即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
（5）TLB——个专用高速存储器，用于存放近期经常使用的页表项，其内容是页表部分内容的一个副本（6）结构冲突——指某种指令组合因为资源冲突而不能正常执行（7）程序的局部性原理——程序在执行时所访问的地址不是随机的，而是相对簇聚；这种簇聚包括指令和数据两部分。
（8）2：1Cache经验规则——大小为N的直接映象Cache的失效率约等于大小为N /2的两路组相联Cache的实效率。
（9）组相联映象——主存中的每一块可以放置到Cache中唯一的一组中任何一个地方（10）数据相关——当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作的顺序，使得读/写操作顺序不同于它们非流水实现时的顺序，将导致数据相关。
（1）动态流水线——同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。
（2）透明性——指在计算机技术中，把本来存在的事物或属性，但从某种角度看又好像不存在的特性。
（3）层次结构——计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
（4）资源共享——是一种软件方法，它使多个任务按一定的时间顺序轮流使用同一套硬件设备。
（5）快表——个专用高速存储器，用于存放近期经常使用的页表项，其内容是页表部分内容的一个副本。
（6）控制相关——指由分支指令引起的相关，它需要根据分支指令的执行结果来确定后续指令是否执行。
（7）存储层次——采用不同的技术实现的存储器，处在离CPU不同距离的层次上，目标是达到离CPU最近的存储器的速度，最远的存储器的容量。
《计算机系统的体系结构》课后答案_李学干_清华大学出版社
《计算机系统的体系结构》课后答案1-8章第1章计算机系统结构的基本概念1、有一个计算机系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。
现若需第i级的N条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。
第3级上等效程序需运行：(N/M)*(N /M)*Ks。
第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。
2、硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。
答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。
只是反映在速度、价格、实现的难易程度上这两者不同。
3、试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。
答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。
（1）计算机的系统结构相同，但可采用不同的组成。
如IBM370系列有115、1 25、135、158、168等由低档到高档的多种型号机器。
从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。
其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。
（2）相同的组成可有多种不同的实现。
如主存器件可用双极型的，也可用MO S型的；可用VLSI单片，也可用多片小规模集成电路组搭。
（3）计算机的系统结构不同，会使采用的组成技术不同，反之组成也会影响结构。
如为实现A:=B+CD:=E*F,可采用面向寄存器的系统结构，也可采用面向主存的三地址寻址方式的系统结构。
要提高运行速度，可让相加与相乘并行，为此这两种结构在组成上都要求设置独立的加法器和乘法器。
计算机导论第五章_计算机组成.概要
主要有两种类型的存储器: RAM 和 ROM。
随机存取存储器 Random Access Memory (RAM)
只读存储器 Read-Only Memory (ROM)
07:06
23
随机存取存储器 Random access memory (RAM)
RAM是主存的主要组成部分。 在 RAM 中，可以用存储单元地址来随机 存取一个数据项，而不需存取位于它前面 的所有数据项。 特性 1 ：可以读写 RAM ，即用户可以在 RAM 中写信息，之后可以方便地通过覆盖 来擦除原有信息。 特性 2 ：易失性。当系统断电后，储存在 RAM中的信息被删除
07:06
10
寄存器 Registers
寄存器是用来临时存放数据的高速独立的存储单元。 CPU的运算离不开多个寄存器。 数据寄存器：越来越多的复杂运算改由硬件设备 实现（不是使用软件），所以在计算机中使用几 十个寄存器来提高运算速度 指令寄存器： CPU的主要职责是，从内存中逐条 地取出指令，并将取出的指令存储在指令寄存器 中，解释并执行指令 程序计数器：程序计数器中保存着当前正在执行 的指令，当前指令执行完后，计数器自动加1，指 向下一条指令的内存地址
07:06 13
Figure 5.3 主存储器
07:06 14
地址空间 Address space
在存储器中存取每个字都需要有相应的 标识符。 尽管程序员使用命名的方式来区分字（ 或一组字的集合），但在硬件层次上， 每个字都是通过地址来标识的。 所有在存储器中标识的独立的地址单元 的总数，称为地址空间。 例如，一个 64KB（216）、字长为 1字节 的内存的地址空间的范围为0～65535。
07:06 11
《计算机组成与体系结构》白中英第三版课后答案
[x]补=0.11011 [y]补=1.00001
(0) 1 1 0 1 1 ×) (1) 0 0 0 0 1 ----------------------------------
(0) 1 1 0 1 1 (0) 0 0 0 0 0 （0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) (1) (1) (0) (1) (1) ----------------------------------------(1) 0 0 1 0 1 1 1 0 1 1
（略）
13． "计算机应用"与"应用计算机"在概念上等价吗？用学科角度和计算机系统的层次结构来寿 命你的观点。
课后答案网
www.khd课后a答w案.网com
（略）
第二章运算方法和运算器 习题参考答案
1. 写出下列各数的原码、反码、补码、移码表示（用 8 位二进制数）。其中 MSB 是最高位（又 是符号位）LSB 是最低位。如果是小数，小数点在 MSB 之后；如果是整数，小数点在 LSB 之后。 (1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1
2． 数字计算机如何分类？分类的依据是什么？
解：分类：
数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。
[x]移=0.0111010
计算机体系结构各章简答题及答案
计算机体系结构各章简答题及答案第⼀章计算机体系结构的基本概念1. 什么是计算机系统的多级层次结构？2. 硬件和软件在什么意义上是等效的在什么意义上是不等效的？3. 经典计算机系统结构的实质是什么？4. 语⾔实现的两种基本技术是什么？5. 对于通⽤寄存器型机器来说，机器语⾔程序设计者所看到的计算机的属性主要有哪些？6. 什么是软件兼容软件兼容有⼏种其中哪⼀种是软件兼容的根本特征？7. 什么是系列机它的出现较好地解决了什么⽭盾？8. 对计算机发展⾮常关键的实现技术有哪些？9. 实现软件移植的主要途径有哪些？10. 试以系列机为例，说明计算机系统结构、计算机组成和计算机实现三者之间的关系。
11. 存储程序计算机在系统结构上的主要特点是什么？12. 从系统结构的发展情况看，新型系统结构的设计主要从哪两⽅⾯着⼿？13. 软件技术两个最重要的发展趋势是什么？14. 计算机系统设计⼈员的技术挑战主要来⾃哪⼏个⽅⾯？15. ⼀种计算机系统结构的⽣命周期是怎样的？16. 商品的标价（价格）由哪些因素构成？17. 对计算机系统成本产⽣影响的主要因素有哪些？18. ⽤户CPU时间由哪三个因素决定？19. ⽬前常⽤的测试程序分为哪五类？20. 什么叫测试程序组件在评价计算机系统设计时最常见的测试程序组件是哪个？21. SPEC2000测试程序组件中包括哪⼏个测试程序组件？22. 测试基于Microsoft公司的Windows系列操作系统平台的最常⽤测试组件有哪些？23. 常⽤的专门的性能指标测试程序有哪些？24. 计算机系统结构设计和分析中最经常使⽤的三条基本原则是什么25. 根据Amdahl定律，系统加速⽐由哪两个因素决定？26. 从执⾏程序的⾓度看，并⾏性等级从低到⾼可分为哪⼏级？27. 从处理数据的⾓度，并⾏性等级从低到⾼可以分为哪⼏级？28. 计算机系统中提⾼并⾏性的技术途径有哪三种？29. 多机系统的耦合度可以分为哪⼏类？30. 单机系统和多机系统中，都是按哪三种技术途径分别发展为哪三类多处理机？31. 三种类型的多处理机（同构型多处理机、异构型多处理机、分布处理系统）的主要区别是什么1. 什么是计算机系统的多级层次结构从计算机语⾔的⾓度，把计算机系统按功能划分成以下多级层次结构：2. 硬件和软件在什么意义上是等效的在什么意义上是不等效的硬件和软件在功能实现上是等效的，即⼀种功能可以由软件实现，也可以由硬件实现。
计算机体系结构第5章_并行处理技术
第5章 并行处理技术
3.累加和并行算法
对于累加和这样的递归操作，为了加快并行计算，常采用递归折叠方法。
一般而言，对于在P个处理单元上实现P个元素累加求和，需要折叠 log2 P 次，并行相加 log2 P 次，并行传送数据的次数根据各PE间互连网络的拓扑结构 不同而有很大差异。设加法1次所需的时间为t加，并行相加的总次数为n，数据 在两个相邻处理单元之间传送一次所需的时间为t传，并行传送数据的总次数为 x，则并行处理所需的总的时间为：nt加+ xt传 。
在设计互连网络时应考虑以下的四个特征： 1.通信工作方式 通信工作方式可分为同步和异步两种。 2.控制策略 控制策略分为集中和分散两种。 3.交换方式 交换方式分为线路交换和分组交换两种。 4.网络拓扑 网络拓扑分为静态和动态两种。
第5章 并行处理技术
5.3.2 互连函数的表示 互连函数----互连函数描述的是各处理单元之间或处理单元与共享主存
(1)若处理单元的个数P＜n2
第5章 并行处理技术
第5章 并行处理技术
下面分析这种并行算法的计算时间和通信时间。 ①计算时间 用Pij计算Cij时，需要对(n/m×n/m)阶子矩阵中的每个元素cij进行n次乘法 和n次加法 ，故Pij的运行时间为： n/m×n/m×n×(t乘+t加)=n3/m2×(t乘+t加)
(3)∵ t乘、t加和tw 均为一个指令周期，ts忽略不计，n=64，m=8 ∴ 整个矩阵乘算法所需的总的运行时间为： TP =n3/m2×(t乘+t加)+ 2(mts + n2/m×tw) =643/82×(1+1)+2(0+642/8×1) =9216(指令周期)
第5章 并行处理技术
计算机体系结构问答题第5章
第5章存储层次1. 单级存储器的主要矛盾是什么？通常采取什么方法来解决？主要矛盾：(1) 速度越快，每位价格就越高。
(2) 容量越大，每位价格就越低。
(3) 容量越大，速度越慢。
采取多级存储层次方法来解决。
2. 评价存储层次的主要参数有哪些？存储层次的平均每位价格、命中率或失效率、平均访问时间。
3. “Cache-主存”和“主存-辅存”层次的主要区别是什么？4. 在存储层次中应解决哪四个问题？（1）映像规则：当把一个块调入高一层存储器时，可以放到哪些位置上。
（2）查找算法：当所要访问的块在高一层存储器中时，如何找到该块。
（3）替换算法：当发生失效时，应替换哪一块。
（4）写策略：当进行写访问时，应进行哪些操作。
5. 地址映像方法有哪几种？它们各有什么优缺点？（1）全相联映像。
实现查找的机制复杂，代价高，速度慢。
Cache空间的利用率较高，块冲突概率较低，因而Cache的失效率也低。
（2）直接映像。
实现查找的机制简单，速度快。
Cache空间的利用率较低，块冲突概率较高，因而Cache的失效率也高。
（3）组相联映像。
组相联是直接映像和全相联的一种折中。
6. 组相联Cache比相同容量的直接映像Cache的失效率低。
由此是否可以得出结论：采用组相联Cache一定能带来性能上的提高？为什么？不一定。
因为组相联命中率的提高是以增加命中时间为代价的，组相联需要增加多路选择开关。
7. Cache中，有哪两种实现并行查找的方法？（1）用相联存储器实现。
（2）用单体多字存储器和比较器来实现。
8. 替换算法有哪几种？它们各有什么优缺点？（1）随机法：简单、易于用硬件实现，但这种方法没有考虑Cache块过去被使用的情况，反映不了程序的局部性，所以其失效率比LRU的高。
（2）先进先出法：容易实现。
它虽然利用了同一组中各块进入Cache的顺序这一“历史”信息，但还是不能正确地反映程序的局部性。
（3）最近最少使用法LRU：失效率最低。
计算机体系结构第五章课后习题答案
第五章存储层次5.1名词解释1．存储层次——采用不同的技术实现的存储器，处在离CPU不同距离的层次上，目标是达到离CPU最近的存储器的速度，最远的存储器的容量。
2．全相联映象——主存中的任一块可以被放置到Cache中任意一个地方。
3．直接映象——主存中的每一块只能被放置到Cache中唯一的一个地方。
4．组相联映象——主存中的每一块可以放置到Cache中唯一的一组中任何一个地方（Cache分成若干组，每组由若干块构成）。
5．替换算法——由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。
这时，需要被迫腾出其中的某一块，以接纳新调入的块。
6．L RU——选择最近最少被访问的块作为被替换的块。
实际实现都是选择最久没有被访问的块作为被替换的块。
7．写直达法——在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。
8．写回法——只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。
9．按写分配法——写失效时，先把所写单元所在的块调入Cache，然后再进行写入。
10．不按写分配法——写失效时，直接写入下一级存储器中，而不把相应的块调入Cache。
11．写合并——在往缓冲器写入地址和数据时，如果缓冲器中存在被修改过的块，就检查其地址，看看本次写入数据的地址是否和缓冲器内某个有效块的地址匹配。
如果匹配，就将新数据与该块合并。
12．命中时间——访问Cache命中时所用的时间。
13．失效率——CPU访存时，在一级存储器中找不到所需信息的概率。
14．失效开销——CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。
15．强制性失效——当第一次访问一个块时，该块不在Cache中，需要从下一级存储器中调入Cache，这就是强制性失效。
16．容量失效——如果程序在执行时，所需要的块不能全部调入Cache中，则当某些块被替换后又重新被访问，就会产生失效，这种失效就称作容量失效。
第5章计算机网络3-PPT课件
MAC子层功能信道分配
MAC（Media Access Control，介质访问控制）是 一种控制使用通信介质的机制，它是数据链路层协议 的一部分。下图是MAC子层功能结构图。
介质访问子层的中心论题是相互竞争的用户之间 如何分配一个单独的广播信道。 1、静态分配：只要一个用户得到了信道就不会和 别的用户冲突。(用户数据流量具有突发性和间歇性) 2、动态分配：称为多路访问（Multiple Access） 或多点接入，指多个用户共用一条线路，而信道并 非是在用户通信时固定分配给用户，这样的系统又 称为竞争系统。动态分配方法又可以分为：随机访 问，典型ALOHA协议、CSMA协议 ；受控访问， 典型令牌网竞争系统和集中控制的多点线路轮询
无线局域网技术
局域网的特点
特点：地理分布范围较小；误码率低，一般在 10-11-10-8以下；以PC机为主体，数据传输速率高， 一般为0.1-100Mbps。 类别： 普遍应用的局部区域网LAN 采用电路交换技术的局域网，称计算机交换机CBX （Computer Branch eXchange）或专门小交换 机 PBX（Private Branch eXchange） 新发展的高速局域网 HSLN（High Speed Local Network） 常用的拓扑结构：总线型、环型、星型
计算机网络
第5章 介质的特点 局域网体系结构 IEEE802.3标准及以太网 IEEE802.5标准——令牌环 IEEE802.4标准——令牌总 线 三种局域网的比较
IEEE802.6标准 --DQDB
光纤分布数据接口FDDI 高速局域网技术
虚拟局域网VLAN
5个关键假设
站模型：站独立，以恒定速率产生帧，每个站 只有一个程序 单信道假设 冲突假设：两个帧同时传送，就会冲突，所有 站点能检测到，冲突帧需重发 发送时间：连续任意时刻可发送；分槽时间 载波检测：有载波检测；无载波检测
计算机组成原理与体系结构智慧树知到课后章节答案2023年下黑龙江工程学院
计算机组成原理与体系结构智慧树知到课后章节答案2023年下黑龙江工程学院第一章测试1.运算器的核心部件是______。
A:算术逻辑运算部件 B:数据选择器 C:累加寄存器 D:数据总线答案:算术逻辑运算部件2.存储器主要用来______。
A:存放程序和数据 B:存放数据 C:存放微程序 D:存放程序答案:存放程序和数据3.电子计算机的算术/逻辑单元、控制单元及主存储器合称为______。
A:UP B:ALU C:CPU D:主机答案:主机4.输入、输出装置以及外接的辅助存储器称为______。
A:主机 B:存储器 C:操作系统 D:外围设备答案:外围设备5.用户与计算机通信的界面是______。
A:应用程序 B:文本处理 C:外围设备 D:CPU 答案:外围设备6.下列______不是输入设备。
A:打印机 B:鼠标器 C:画笔及图形板 D:键盘答案:打印机7.一片1MB的磁盘能存储______的数据。
A:220字节 B:210字节 C:109字节 D:106字节答案:220字节8.计算机硬件能直接执行的只能是_____。
A:符号语言 B:机器语言 C:汇编语言 D:机器语言和汇编语言答案:机器语言9.一个节拍信号的宽度是指_____。
A:时钟周期 B:指令周期 C:存储周期 D:机器周期答案:时钟周期10.32位的个人计算机，一个字节由______位组成。
A:32 B:16 C:4 D:8 答案:811.微处理器可以用来做微型计算机的CPU。
A:错 B:对答案:错12.决定计算机运算精度的主要技术指标是计算机的字长。
A:错 B:对答案:对13.计算机总线用于传输控制信息、数据信息和地址信息的设施。
A:对 B:错答案:对14.计算机系统软件是计算机系统的核心软件。
A:对 B:错答案:对15.计算机运算速度是指每秒钟能执行操作系统的命令个数。
A:对 B:错答案:错16.计算机主机由CPU、存储器和硬盘组成。
计算机体系结构----第五章
采用先行控制方式时一个程序的执行情况：
指令地址 „„ k-i-1 k-i „„ k-1 k k+1 „„ k+j k+j+1 „„ k+j+n k+j+n+1 k+j+n+2 „„ k+j+n+m k+j+n+m+1 „„ 指令执行情况 已经执行完成的指令 在后行写数栈中等待把结果写到主存储器中的指令 正在指令执行部件中执行的指令 已经由指令分析器预处理完成，存放在先行操作栈中的 RR*型指令，指令所需要的操作数已经读到先行读数栈中 已经由指令分析器预处理完成， 存放在先行操作栈中， 指 令所需要的操作数还没有读到先行读数栈中 正在指令分析器中进行分析和预处理的指令 已经从主存储器中预取到先行指令缓冲栈中的指令 还没有进入处理机的指令
（2）先行操作栈 指令分析器对已经存放在先行指令缓冲栈里的指令进 行预处理，把处理之后的指令送入先行操作栈。 处于指令分析器和运算控制器之间，使指令分析器和 运算器能够各自独立工作。
对于无条件转移及条件转移指令等程序控制指令，一般在 指令分析器中就能直接执行 各种运算型指令、移位指令、数据传送指令等都要先处理 成RR型指令，送入先行操作栈 经过指令分析器预处理之后送到先行操作栈中等待运算器 执行的指令就都变成了统一格式的RR型指令 执行这种指令所需的操作数都存放在通用寄存器或先行读 数栈中
2.解决访存冲突的方法： (1)两个独立的存储器：指令存储器和数据存储器。 如果再规定，执行指令阶段产生的运算结果只写到 通用寄存器，则取指令、分析指令和执行指令就可 以同时进行。 许多高性能计算机具有独立的指令Cache和数据 Cache结构，称为哈佛结构。 (2)采用低位交叉存取方式： 这种方法不能根本解决冲突问题。
计算机体系结构知识点汇总
第一章电脑体系结构的基本概念1.电脑系统结构的经典定义程序员所看到的电脑属性，即概念性结构与功能特性。
〔电脑组成：指电脑系统结构的逻辑实现。
电脑实现：电脑组成的物理实现〕2.电脑系统的多级层次结构：1.虚拟机：应用语言机器->高级语言机器->汇编语言机器->操作系统机器2.物理机：传统机器语言机器->微程序机器3.透明性：在电脑技术中，把这种本来存在的事物或属性，但从某种角度看又好似不存在的概念称为透明性。
4.编译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序5.解释：对于高一级机器上的程序中的每一条语句或指令，都转去执行低一级机器上的一段等效程序。
6.常见的电脑系统结构分类法有两种：Flynn分类法、冯氏分类法〔按系统并行度P m:计算机系统在单位时间内能处理的最大二进制位数〕进行分类。
Flynn分类法把电脑系统的结构分为4类：单指令流单数据流(SISD)单指令流多数据流(SIMD)多指令流单数据流(MISD)多指令流多数据流(MIMD)IS指令流，DS数据流，CS〔控制流〕，CU〔控制部件〕，PU〔处理部件〕，MM，SM〔表示存储器〕7.电脑设计的定量原理：1.大概率事件优先原理〔分配更多资源，到达更高性能〕2.Amdahl定理：加速比：S n=T0(加速前）T n（加速后）=1(1−Fe)+Fe/Se(Fe为可改良比例〔可改良部分的执行时间/总的执行时间〕，Se为部件加速比〔改良前/改良后〕3.程序的局部性原理：时间局部性：程序即将使用的信息很可能是目前使用的信息。
空间局部性：即将用到的信息可能与目前用到的信息在空间上相邻或相近。
4.CPU性能公式：1.时钟周期时间2.CPI：CPI = 执行程序所需的时钟周期数／IC3.IC(程序所执行的指令条数)8.并行性：电脑系统在同一时刻或者同一时间间隔内进行多种运算或操作。
同时性：两个或两个以上的事件在同一时刻发生。
计算机体系结构1-6章习题答案
1 2 3 4 5 6
8 16 24 32 40 48
1*82
2*82 3*82 4*82 5*82 6*82 7*82
4/8 5/8 6/8
7/8
7
56
2）规格化浮点数表： rm=2时，规格化浮点数共有4*8=32个 rm=8时，规格化浮点数共有7*8=56个，在[0.5，112]中， 有数19个（上表中红的数字表示）。
§4通道（CH）
一、CH的基本工作原理 CH执行CH程序的过程 CH的任务 二、CH流量计算和时空图绘制 CH的类型 CH流量计算 字节多路CH响应处理时空图的绘制 1）计算每个子CH提供一个字节时间（1/f） 2）画出一个完整申请周期时空图 3）计算字节多路CH对每个字节响应的最长用时
第一章参考答案： 1．应用语言级 高级语言级 汇编语言级 操作系统级 机器语言级 微程序语言级。 2． 从上而下 从下到上 专用机 通用机 3． 软、硬件交界面 计算机系统的性能/价格比 4 ． 1 T FLOPS 的计 算能力 1 TBy te 的 主存容量 1 TByte／s 的I／O带宽 5． 虚拟机 实际机器 6． 统一高级语言 模拟 仿真 系列机 7． 控制流 数据流 SISD SIMD MISD MIMD 8． 汇编语言程序员 9． 任务单一化 操作重叠化 吞吐匹配化 程序多道 化
嵌套
中断处理程序 一 二 三 响② 嵌套 四 五
t
返回主程序
例4 解 （1）处理顺序为 2-3-1-5-4 （2）中断响应处理时空图 中断请求 主程序 ①③ ②③④⑤
嵌套
中断处理程序 一 二 三 四 五
响① 嵌套
t
返回主程序
1 分别利用两级描述符和三级描述符描述下列阵列数
计算机组成与系统结构
• 比较典型而常用的寻址方式
1．隐含寻址 2．立即寻址 3．直接寻址 4．间接寻址 5．寄存器寻址和寄存器间接寻址 6．相对寻址 7．基址寻址 8．变址寻址 9．块寻址 10．段寻址
33
1．隐含寻址
• 不是明显地给出操作数的地址，而是在指 令中隐含着操作数的地址 • 累加寄存器AC对单地址指令格式来说是隐 含地址
• CAI演示
37
5．寄存器寻址和寄存器间接寻址
• 寄存器寻址
– 当操作数不放在内存中，而是放在CPU的通 用寄存器中时，可采用寄存器寻址方式 – 此时指令中给出的操作数地址是通用寄存器的 编号 – 指令结构中的RR型指令，就是采用寄存器寻 址方式的例子
• 寄存器间接寻址
– 指令格式中的寄存器内容不是操作数，而是操 作数的地址，该地址指明的操作数在内存中
41
9．块寻址
• 在指令中指出数据块的起始地址（首地址） 和数据块的长度（字数或字节数） • 经常用于数据块传送（复制和移动）
42
10．段寻址
• 由一个基地址（CPU中的段寄存器）再加 上某些寄存器提供的偏移量来形成实际的 物理地址
– 寄存器-存储器（RS）型指令
• 既要访问内存单元，又要访问寄存器
22
4.2.3 指令字长度
• 指令字长度
– 一个指令字中包含二进制代码的位数
• 机器字长
– 计算机能直接处理的二进制数据的位数 – 机器字长通常与主存单元的位数一致
23
• 单/半/双字长指令
– 单字长指令
• 指令字长度等于机器字长度的指令
30
2．跳跃寻址方式
• 当程序转移执行的顺序时，指令的寻址就采取跳 跃寻址方式
– 所谓跳跃，是指下条指令的地址码不是由程序计数器 给出，而是由本条指令给出
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一个周期内能够分时发射多条指令的处理机称为超流水 线处理机指令流水线有8个或更多功能段的流水线处理机称 为超流水线处理机 提高处理机性能的不同方法： 超标量处理机是通过增加硬件资源为代价来换取处理机性能 的 超流水线处理机则通过各硬件部件充分重叠工作来提高处理 机性能 两种不同并行性： 超标量处理机采用的是空间并行性 超流水线处理机采用的是时间并行性
（2） 两个独立的存储器：独立的指令存储器和数据存储器。如果再规 定，执行指令所需要的操作数和执行结果只写到通用寄存器，那 么，取指令、分析指令和执行指令就可以同时进行。
（3）采用先行控制技术。
先行控制技术的关键是缓冲技术和预处理技术。缓冲技术是在工 作速度不固定的两个功能部件之间设置缓冲栈，用以平滑它们的 工作。在采用了缓冲技术和预处理技术之后，运算器能够专心于 数据的运算，从而大幅度提高程序的执行速度。
流水线需要有“装入时间”和“排空时间”
4. 流水线的特点
在处理机中采用流水线方式与采用传统的串行方式相比具 有如下特点：
（1）在流水线中处理的必须是连续任务，只有连续不断地提供任务才 能充分发挥流水线的效率。
（2）把一个任务分解成几个有联系的子任务，每个子任务由一个专门 的功能部件来实现。
（3）在流水线的每个功能部件的后面都要有一个缓冲寄存器，用于保 存本段的执行结果。
5.3.2 单发射与多发射
单发射处理机： 每个周期只取一条指令、只译码一条指令，只执行一条指令，只写
回一个运算结果 取指部件和译码部件各设置一套 可以只设置一个多功能操作部件，也可以设置多个独立的操作部件
操作部件中可以采用流水线结构，也可以不采用流水线结构 设计目标是每个时钟周期平均执行一条指令，ILP的期望值1
1、指令执行时序
每隔1/n个时钟周期发射一条指令，流水线周期为1/n个时钟周期
在超标量处理机中，流水线的有些功能段还可以进一步细分
例如：ID功能段可以再细分为译码、读第一操作数和读第二操作数三个 流水段。也有些功能段不能再细分，如WR功能段一般不再细分。因此 有超流水
线的另外一种定义：有8个或8个以上流水段的处理机称为超流水线处理 机
1.吞吐率
流水线的吞吐量（thoughput rate，TP）是指在单位时间 内流水线所完成的任务数量或输出的结果数量。
TP = n/Tk
2.加速比
完成一批任务，不使用流水线所用的时间与使用流水线
所用的时间之比称为流水线的加速比（speedup ratio）。 如果不使用流水线的时间为T0 ,使用流水线的执行时间 为Tk，则流水线的加速比为：
4.缓冲深度的设计
“缓冲深度”即各个缓冲栈中的缓冲寄存器个数。
静态分析是通过分析两种极端情况来计算缓冲深度。 一种极端情况是：先行指令缓冲栈从完全充满到全部被
取空的过程。 另一种极端情况是：先行指令缓冲栈从完全空到全部被
充满的过程。
通常在一般程序中，执行时间短的指令所占的比例要远远 大于执行时间长的指令。所以一般采用第一种情况来计算 缓冲深度。
当有多条指令要在处理机中执行时，可以有多种执行方式 : 1、顺序执行方式 执行n条指令所用的时间为：
如果每段时间都为t，则执行n条指令所用 的时间为：T=3nt
主要优点：控制简单，节省设备。 主要缺点：执行指令的速度慢，功能部件的利用率很低。
2.一次重叠执行方式 一种最简单的流水线方式
如果两个过程的时间相等，则执行n条指令的时间为： T=(1+2n)t
一条流水线只能完成一种固定的功能，称为单功能流水 线。流水线的各段可以进行不同的连接，实现不同的功能 称为多功能流水线。 4.静态流水线与动态流水线
按照在同一时间内是否能够连接成多种方式，同时执行 多种功能，可以把流水线分为静态流水线和动态流水线。
n Tk
5.2.3 线性流水线的性能分析
衡量流水线的主要指标有吞吐率、加速比和效率。
1. 处理机结构
如图5.3所示，只要在处理机内部设置一定容量的指令 缓冲栈，把指令分析器所需要的指令事件取到缓冲栈 中，而不必访问主存储器。这样就能够使取指令、分 析指令和执行指令重叠起来执行。
2. 指令执行时序
采用先行控制方式，在理想情况下，指令执行部件应
该一直是忙碌的，因此，处理机连续执行n条指令所需
对于指令流水线：要尽量减少因条件分支造成的“断流” 对于操作部件：主要通过编译技术，尽量提供连续的同类操作
在流水线的每一个流水线段中都要设置一个流水锁存 器
时间开销：流水线的执行时间加长是流水线中需要增加的主要硬件之 一
各流水段的时间应尽量相等
流水线处理机的基本时钟周期等于时间最长的流水段的时间长度
（4）流水线中各段的时间应尽量相等，否则将引起“堵塞”、“断流” 等。
（5）流水线需要有“装入时间”和“排空时间”。
5.2.2 流水线的分类
1.线性流水线与非线性流水线 按照流水线的各个功能段之间是否有反馈信号，可以把
流水线分为线性流水线和非线性流水线两类。 2.流水线的级别
按照流水线使用的不同级别，可以把流水线分为功能部 件级、处理机级和处理机间级等多种类型。 3.单功能与多功能流水线
2.主存操作数相关
如果发生： 结果地址（k）= 主存操作数地址（k+1） 则发生主存操作数相关。解决主存操作数相关一般采用推后处理法。
3.通用寄存器数据相关
看下面两条指令： k: OP R1 , A2 ; R1=( R1)OP(A2) k+1: OP R1 , R2 ; R1=( R1)OP(R2) 如果发生：
S = T0/Tk
3.效率
流水线的效率是指流水线的设备利用率。
5.2.4 非线性流水线的调度技术
1.非线性流水线的表示 2.非线性流水线的冲突 3.无冲突调度方法 4.优化调度方法
5.2.5局部相关 1. 顺序流动与乱序流动 2. 数据相关及其避免方法 3.数据重定向
5.3 超标量处理机与超流水线处理机 5.3.1 超标量处理机
R1(k) = R1(k+1) 则称为R1数据相关。 如果发生：
R1(k) = R2(k+1) 则称为R2数据相关。 解决通用寄存器数据相关一般有如下几种方法：
（1）不设置缓冲寄存器或锁存器。 （2）分析指令推后一个周期执行。 （3）分析指令仅推后一个节拍。 （4）设置专用数据通路。
4.变址相关
由于在变址寄存器中存放的变址量在指令分析过程中要 用它来计算有效地址，因此与通用寄存器的数据相关累死，也 可能发生变质相关，解决方法也类似。
3、 超流水线处理机性能
指令级并行度为(1,n)的超流水线处理机，执行N条指令所的 时间为：
超流水线处理机相对于单流水线普通标量处理机的加速比为：
重点、难点提示和教学手段
重点： 先行控制技术、流水线原理及分析方发。 难点： 非线性流水线的表示及调度技术。
采用二次重叠执行方式，必须解决两个问题：
（1）有独立的取指令部件、指令分析部件和指令执行部件独立的控制 器：存储控制器、指令控制器、运算控制器
（2）要要访问存储器
解决访存冲突的方法：
（1）采用低位交叉存取方式：这种方法不能根本解决冲突问题。取指 令、读操作数、写结果。
主要优点： 指令的执行时间缩短 功能部件的利用率明显提高
主要缺点： 需要增加一些硬件 控制过程稍复杂
3、二次重叠执行方式 如果三过程的时间相等，执行n条指令的时间为：T=(2+n)t
理想情况下同时有三条指令在执行处理机的结构要作比较 大的改变，必须采用先行控制方式
5.1.2 先行控制方式的原理和结构
1. 从重叠到流水线 一次重叠执行方式就是一种简单的指令流水线。
2、流水线的时空图
一条简单流水线的时空图：
一个浮点加法器流水线的时空图(由求阶差、对阶、尾数加和规格化4个 流水段组成)：
NL：规格化MA：尾数加 EA：对阶ED：求阶差
3、流水线的主要特点
只有连续提供同类任务才能充分发挥流水线的效率：
1．基本结构 一般流水线处理机： 一条指令流水线， 一个多功能操作部件， 每个时钟周期平均执行指令的条数小于1。 多操作部件处理机： 一条指令流水线， 多个独立的操作部件，操作部件可以采用流水线，也可以不流水。 多操作部件处理机的指令级并行度小于1。
超标量处理机典型结构： 多条指令流水线
先进的超标量处理机有：定点处理部件CPU，浮点处理部件FPU,图形加速 部件GPU 大量的通用寄存器，两个一级高速Cache 超标量处理机的指令级并行 度大于1
5.1.3 数据相关
所谓相关是指在一段程序的相近指令之间有某种关系，这种关系 可能影响指令的重叠执行。分为两大类：数据相关和控制相关。 本节主要介绍数据相关，下一节介绍控制相关。 数据相关分为四种：指令相关、主存操作数相关、通用寄存器相关和变 址相关。
1.指令相关
第k+1条指令本身的内容取决于第k条指令的执行结果，则产生指令 相关。 解决指令相关的根本办法是在程序设计中不允许修改指令。
的时间为：
T先行 ＝ t分析1 + ∑t执行i ≈ ∑t执行
3.先行缓冲栈
在采用先行控制方式的处理机中，一般要设置四个先行缓冲栈，如图 5.3所示，作用如下:
（1）先行指令缓冲栈： 作为主存储器与指令分析器之间的一个缓冲部件，用于平滑主存储器和 指令分析器的工作。 （2）先行操作栈： 指令分析器对已经存放在先行指令缓冲栈里的指令进行预处理，把处理 之后的指令送入该栈。各种运算型指令、移位指令、数据传送指令等都要 先处理成寄存器－寄存器型（RR型）指令，然后送入先行操作栈。 （3）先行读数栈： 由一组缓冲寄存器和有关控制逻辑等组成。每一个缓冲寄存器由三部 分组成，包括先行地址缓冲寄存器、先行操作数缓冲寄存器和标志字段。 它是主存储器与运算器之间的一种缓冲存储器，把后续指令要用到的操作 数“先行”取出。 （4）后行写数栈 也由一组缓冲寄存器和有关控制逻辑组成。每一个缓冲寄存器必须包括后 行地址缓冲寄存器、后行数据缓冲寄存器和标志字段。其中的后行地址缓 冲寄存器和后行数据缓冲寄存器不能合用。