数字集成电路分析与设计考试(广工)

广东工业大学考试2010级

<<数字集成电路分析与设计>>考试

一、计算题（16分）

在一个PMOS 硅栅晶体管中，阱掺杂为3

17cm 107.3−×=D N 。栅掺杂为320cm 103−×=A N ，栅氧化层厚度为nm ox 2.2t =，二氧化硅表面单位面积正电荷为211cm 106−×个。

（a ）计算无注入零偏置下（0=SB V ）器件的阈值电压。（10分）

（b ）若希望调节PMOS 的阈值电压至-0.4V ，计算其阈值注入量。（3分）（c ）为什么PMOS 采用P+多晶硅而不采用N+多晶硅？（3分）

二、计算题（20分）

在CMOS 反相器中：

（a ）与其它反相器相比，CMOS 反相器具有哪些优缺点。（4分）

（b ）画出其电压传输曲线，并且分析随着输入电压in V 改变，PMOS 和NMOS 工作区

间的转换过程，标注重要临界点。（8分）

（c ）推导IL V 的表达式。（8分）

试根据版图画出电路原理图，并写出逻辑表达式。

四、计算题（20分）

采用0.13um工艺，用与非门设计一个SR锁存器的晶体管电路（拓扑结构图）及器件尺寸（逻辑如图2所示），使其从S到Q非和R到Q的延时为200ps，假设Q和Q非驱动的总负载为200fF.

图2

在图3中，计算其最佳路径延时和晶体管尺寸（所有器件都是标准CMOS 门且所有晶体管都有最小长度L=0.1um ）。使用0.13um 工艺参数，inv C 为最小尺寸反相器的输入电容。

图3

六、画图与读图题（14分）

根据逻辑表达式，画出CMOS 门电路的原理图，并设计其沟道宽度使其与反相器延时相匹配（假设反相器中NMOS 沟道宽度为W ）

（a ）F E D C B A F ⋅+⋅⋅+=)(。（7分）

（b ）根据图4，写出输入与输出之间的逻辑表达式。（7分）

图4