数字集成电路设计基础教学PPT

第四章 数字集成电路设计基础
4.2 CMOS反相器
4.2.1 反相器电路 图 4 - 6 给出了一些反相器电路。 其中图4 - 6(a)为 电阻负载反相器， 在集成电路中， 这种反相器一般不 被采用。 图4 - 6(b)为增强型NMOS做负载的反相器(称 之为E/E电路)， 为使负载管导通， 其栅极接UDD， Ｖ2
(恒流区) (线性区)
(截止区)
第四章 数字集成电路设计基础
PMOS在截止区、 线性区、 恒流
区的电流方程如式(3 - 5)所示：
I DP
0 P Cox W 2 L p Cox W 2 L
|UGS|<|UTHP|
(截止区)
解之得：
Voபைடு நூலகம்
令：
(Vd d Vtl )
2
2
e (Vi Vte ) l
Vdd
Ml
r
则：
e l
2
V0 Vi Me
Vol
(Vdd Vtl )
2 r (Vi Vte )
Vss
第四章 数字集成电路设计基础
Vgg
2、非饱和负载E/E反相器
Vi为低电平时：Voh=Vdd Vi为高电平时： 两管都处于非饱和工作状态
Vi Te Tl
V0
根据两管电流公式：
1 I dse e 2Vi Vte Vol Vol e 2Vi Vte Vol 2 1 2 I dsl l Vtl 2 I dsl I dse Vtl Vol 2 r Vi Vte
第四章 数字集成电路设计基础
UD D Rp Uo Ui Ui (a)
UD D V2 Uo V1 Ui
UD D V2 Uo V1 Ui
UD D V2 Uo V1
(b)
(c)
(d )
图 4 - 6 反相器电路 (a) 电阻负载反相器； (b) 用增强型NMOS做负载的E/E反相器；
(c) 用耗尽型NMOS做负载的E/D反相器； (d) CMOS反相器
Vss
第四章 数字集成电路设计基础
二、增强型负载反相器（E/E）
饱和负载E/E反相器
Vi为低电平时： Vi为高电平时：负载管饱和，驱动管非饱和。
Voh Vdd Vtl
Il Ie l (Vdd Vtl Vol ) 2 e [2(Vi Vte ) Vol ]Vol
第四章 数字集成电路设计基础 一般情况下，ke=kl
所以：
(W / L ) e r (W / L) l
为使E/E反相器的输出低电平足够低，要求 r足够大。即， 驱动管的宽长比与负载管的宽长比足够大。
E/E反相器为有比反相器
第四章 数字集成电路设计基础
三、耗尽负载反相器（E/D）
Vdd Vdd
管相当于共栅组态， 等效负载电阻很小(1/gm2), 增益
很小，而且为保证沟道与衬底隔离， 衬底要接到全电 路的最低电位点(地)，
第四章 数字集成电路设计基础
因此V2管(也称上拉管)存在背栅效应(体效应)。 此电路 当Ui=0 时， Ｖ1管截止， 输出为高电平; 而当Ui=1 时， V1管导通， 输出为低电平。 图 4 - 6(c)所示电路用耗尽 型NMOS做负载管(称为E/D 电路)， 其栅、 源极之间 短路， UGS2=0, 等效负载约为rds2， 阻值较大， 增益也 较大， 而且V2管同样存在背栅效应。 图 4 - 6(d)所示 电路为CMOS反相器， P管衬底接UDD, N管衬底接地， 栅极与各自的源极相连， 消除了背栅效应， 而且P管 与N管轮流导通截止， 输出不是0就是UDD， 不像图 4 6(b), (c)所示电路， 两管导通存在分压问题， 故图4 6(b)、 (c)电路称为“有比电路”， 而CMOS反相器称 为“无比电路”。
NMOS管在截止区、 线性区、
恒流区的电流方程如下式所 示：
I DN
0 nCox 2 nCox 2
UGS<UTHN
W L W L
2 [2(U GS U THN )U DS U DS ] UDS<UGS-UTHN 2 U GS U THN (1 nU DS ) U >U U DS GS- THN
(3-5a)
(3-5b) 2 [2(U GS U THP )U DS U DS ]|UDS|<|UGS|-|UTHP| (线性区) 2 ) (3-5c) U GS U THP (1 pU DS |UDS|>|UGS|-|UTHP| (恒流区)
UTH UTHO ( 2 F U SB 2 F )
Tl
Tl V0 V0
Vi
Te Vi Vss
Te
Vss
栅漏短接的E/D反相器：
工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。
第四章 数字集成电路设计基础
Vdd
栅源短接的E/D反相器
Vi为低电平时： Te截止，Idsl=Idse=0, Voh=Vdd Vi为高电平时： Te非饱和，Tl饱和。
第四章 数字集成电路设计基础
第四章 数字集成电路设计基础
4.1 MOS开关及CMOS传输门 4.2 CMOS反相器
4.3 全互补CMOS集成门电路
4.4 改进的CMOS逻辑电路
4.5 移位寄存器、 锁存器、 触发器、 I/O单元
第四章 数字集成电路设计基础
4.1 MOS开关及CMOS传输门
第四章 数字集成电路设计基础
Vi
Vdd
Tl
V0 Te
Il Ie
因为：Vol<<Vdd，Vol<<2(Vgg-Vtl)-Vdd 所以：
Vss
l [2(Vgg Vol Vtl ) Vdd Vol ](Vdd Vol ) e [2(Vi Vte ) Vol ]Vol
[( 2(Vgg Vtl ) Vdd ]Vdd Vol 2r (Vi Vte)
第四章 数字集成电路设计基础
一、电阻负载反相器（E/R）
Vi为低时：驱动管截止，输出为高电平：Voh=Vdd Vi为高时：输出为低电平：
Vol
Ron *Vdd Ron R
其中Ron为晶体管的导通电阻。为了使Vol足够低，要求Ron与R应有合适 的比例。因此，E/R反相器为有比反相器。
Vdd R l V0 Vi