3组合逻辑电路习题解答

3组合逻辑电路习题解答 33

自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．8线—3线优先编码器74LS148处于编码状态时，当输入76I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。

3．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

4．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 5．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

6．一位数值比较器的输出比较结果Y (A ＞B )的逻辑表达式为B A 。

7．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 8．多位加法器采用超前进位的目的是 提高速度 。

9．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

10．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011

B ．100

C ．101

D ．010

11．数据分配器和 有着相同的基本电路结构形式。

A ．加法器

B ．编码器

C ．数据选择器

D ．译码器 12．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16

13．BCD-7段显示译码器74LS48，当 时，使本该显示的0熄灭。

B ．灭零输入RBI 为0

C ．灭零输入RBI 为1，且数据输入为0

D ．灭零输入RBI 为1 14．比较两位二进制数A=A 1A 0和B=B 1B 0，当A =B 时输出F =1，则F 表达式是 。 A ．F A B A B =⊕⊕⊕ B ．1100()()F A B A B =

C D ．11001100F A B A B A B A B =+ 1510和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。

A ．A F =

B ．0101B A F ++=

D ．0011B A B A F ++=

级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。

3组合逻辑电路习题解答34 A．010 B．001 C．100 D．011

17．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。

A．2 B．3 C．4 D．5

18．在图T3.18中，能实现函数C

B

B

A

F+

=的电路为。

A

B F

C

B

A

C

F

（a）（b）（c）

图T3.18

A．电路（a）B．电路（b）C．电路（c）D．都不是

19．组合逻辑电路中的冒险是由于引起的。

A．电路未达到最简B．电路有多个输出

C．电路中的时延D．逻辑门类型不同

20．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？

A．在输出级加正取样脉冲B．在输入级加正取样脉冲

C．在输出级加负取样脉冲D．在输入级加负取样脉冲

21．当二输入与非门输入为变化时，输出可能有竞争冒险。

A．01→10B．00→10C．10→11D．11→01

习题

1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

3组合逻辑电路习题解答 35

A B C

S

图P3.1

解： CO =AB +BC +AC

AC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（

AC BC AB C B A ABC ）（+++=

AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=

真值表

电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。

2．电路如图P3.2所示，图中①~⑤均为2线—4线译码器。

（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.2-1）；

（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.2-2）；

3组合逻辑电路习题解答 36

（3）说明图P3.2的逻辑功能。

表P3.2-1 表P3.2-2

13

Y 12Y 11Y 10Y 23

Y 22Y 21Y 20Y 33

Y 32Y 31Y 30Y 43

Y 42Y 41Y 40Y

图P3.2

解：

逻辑功能：由74LS139构成的4线—16线译码器

3．图P3.3所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。

3组合逻辑电路习题解答 37

A 3A 4A 5A 6A 7

图P3.3

解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译

码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。输入、输出真值表如表P3.3-1所示。

表3.3-1 地址译码器的真值表

10B A

C L

图P3.4