中衡任意整数分频器的【设计明细】

大学

课程设计报告

设计题目：任意整数分频器的设计

姓名：

学号：

院系：信息工程学院

专业：电子信息科学与技术

年级：

年月日

任意整数分频器

时序电路设计中需要各种各样的分频器来获得不同频率的时钟，其中以整数分频器最为常见。整数分频可以简单的使用模n计数器实现，即随驱动时钟跳动n次后就输出一个进位脉冲，然后立即被清零或置位，再开始新一轮的循环的计数器。用硬件描述语言实现任意整数的分频器。本设计主要利用计数器完成题目要求。利用仿真工具仿真及综合验证该程序的正确性。

一、设计要求：

1. 查找相关资料理解常见的数字分频方法。

2. 使用或完成任意整数分频器的编码。

3. 在中使用原理图或代码形式，进行分频器设计。

4. 在或中完成仿真分析。

二、设计思路：

任意整数分频器由两部分构成，奇数分频器和偶数分频器。其中偶数分频器由以下四部分构成：

1、时钟信号

2、频率字（选择为4位）

3、计数器

4、反相器。

奇数分频器则由两个偶数分频器加一个异或门构成。

根据设计要求：定义输入信号为时钟信号,输入频率字D，计数器为123，中间输出信号为241,最终输出信号是，其中偶频输出信号就是1,奇频输出信号就是2 4。

偶分频：输入一个任意偶数，每来一个上升沿，1加一，设定其在1=1时开始反转，实现高低电平的转换，即1< 1,当1等于输入2时，1又归为1，又开始了新一轮的计数，这样就完成了分频。

奇分频：输入一个任意奇数D，奇分频是用两个偶分频异或完成的，因此我们使用了这样一种方法，两个偶分频周期为2D倍，一个在上升沿来到时反转电平，另一个在下降沿到来时反转电平，并且两个分频的反转时刻错开2。即每来一个上升沿，1<1+1，当1=1时，2< 2，当1时，1<1+1每来一个下降沿，2<2+1，当2=1+((D)-1)/2时，4< 4，当2时，2<2+1。这样最终两个偶分频异或的结果即为我们所要得到奇分频。

三、设计文件

在2中新建工程，编写设计文件。

此次设计有四个进程来实现，具体流程图可参考仿真的信号传输图。

四、编译仿真：

1、在2中波形仿真：

输入一个任意偶数34，得到如下波形：

输入一个任意奇数11，得到如下波形：

2、在中仿真：

输入一个任意偶数8，可得波形：

可得跟踪信号图：

输入一个任意奇数11，可得波形图：

可得跟踪信号图：

结论：

通过利用2的全程编译仿真综合以及第三方工具的仿真，我们可以看到以上波形的实现，从而验证了文件的正确性。

五、编译综合后可得图如下：

六、实验体会

本次实验受益匪浅，刚刚写分频器时，用了一种很麻烦的算法，错误百出，后来在一本辅导书上发现了一种简单的奇频算法，即将两个偶频异或，后来经过几次改正，在2中编译仿真顺利通过。后来在中仿真，发现又出现了错误，经过几次编译发现原来是计数器123的定义范围过小，改正之后，顺利通过。这次作分频器，不仅培养了我独自搜索资料解决问题的能力，也使我学会了使用,同时认识到这款仿真软件的严谨，让我明白不管是做什么，都一定要踏实认真。