不同功能触发器的相互转换

触发器的功能转换

实验四触发器及其功能转换一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。

基本RS触发器具有置“0”、置“1”和“保持”三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。

也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4－2所示。

JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图4－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4－2表4－2注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。

数字电子技术基础-第四章-触发器

Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q

2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1，封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0，封锁G4，使得Q4=1，阻塞D=1进入触发器，阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T

D触发器→JK触发器

数电练习题——精选推荐

数电练习题练习题⼀：⼀、填空题1、与⾮门的逻辑功能为。

2、数字信号的特点是在上和上都是断续变化的，其⾼电平和低电平常⽤和来表⽰。

3、三态门的“三态”指，和。

4、逻辑代数的三个重要规则是、、。

5、为了实现⾼的频率稳定度，常采⽤振荡器；单稳态触发器受到外触发时进⼊态6、同步RS触发器中R、S为电平有效，基本R、S触发器中R、S为电平有效7、在进⾏A/D转换时，常按下⾯四个步骤进⾏，、、、。

⼆、选择题1、有⼋个触发器的⼆进制计数器，它们最多有（）种计数状态。

A、8；B、16；C、256；D、642、下列触发器中上升沿触发的是（）。

A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与⾮门表达式为（），或门表达式为（）。

A、Y=A+B；B、Y=AB；C、Y=BA+；D、Y=AB4、⼗⼆进制加法计数器需要（）个触发器构成。

A、8；B、16；C、4；D、35、逻辑电路如右图，函数式为（）。

A、F=AB+C；B、F=AB+C；AB+；D、F=A+BCC、F=C6、逻辑函数F=AB+BC的最⼩项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有（），74LS148编码器有（）A、三个输⼊端，三个输出端；B、⼋个输⼊端，⼋个输出端；C、三个输⼊端，⼋个输出端；D、⼋个输⼊端，三个输出端。

8、单稳态触发器的输出状态有（）A、⼀个稳态、⼀个暂态B、两个稳态C、只有⼀个稳态D、没有稳态三、判断：2、对于MOS门电路多余端可以悬空。

（）3、计数器的模是指对输⼊的计数脉冲的个数。

（）4、JK触发器的输⼊端J 悬空，则相当于J = 0。

（）5、时序电路的输出状态仅与此刻输⼊变量有关。

（）6、RS触发器的输出状态Q N+1与原输出状态Q N⽆关。

（）7、JK触发器的J=K=1 变成T 触发器。

（）8、各种功能触发器之间可以相互转换。

《数字电子技术》期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。

描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。

【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码，8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值，１比０大。

【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。

【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。

第4章触发器

第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。

每个触发器能够记忆一位二进制数“0”或“1”。

4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。

在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。

为此需要使用具有记忆功能的基本逻辑单元。

能存储1位二进制的基本单元电路称为触发器。

4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。

它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。

（a）逻辑图（b）逻辑符号（c）逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。

nQ 为触发器的原状态（初态），即触发信号输入前的状态；1n Q+为触发器的现态（次态），即触发信号输入后的状态。

其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。

1. 状态表如图4.1（a ）可知: Q S Qn ⋅=+1，n n Q R Q ⋅=+1从表4.1中可知：该触发器有置“0”、置“1”功能。

R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。

RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。

当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。

表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q+=+1（4-1）1=+S R （约束条件）图4.2 卡诺图3. 状态转换图如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。

描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。

【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码，8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值，１比０大。

【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。

【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。

数字电路触发器

1. 基本构造
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下，两输出端旳状态保持相反。一般以Q端旳逻辑电平表达触发器旳状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置之前其机械触头将要震颤几次。图4-3电路能够处理震颤问题。
设初始时Ｋ接Ｒ端，基本原理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2

触发器

0 保持状态图翻转
1
1 0
6、T’触发器
将T触发器的T端接高电平即为T’触发器。
T’触发器的特征方程为：
Q
其功能为：
n1
TQ T Q 1 Q 1 Q Q
每来一个触发脉冲，触发器的状态翻转一次。
1、各种触发器之间的相互转换
用待求触发器的输入表示现有触发器的输入信号，从而求出转换电路。
③用JK触发器实现T’触发器功能。
分析：JK触发器是现有触发器，而T’触发器为待求。
考虑到T’触发器是将T触发器的T端置1得到，所以只要求出T触发器，再令T＝1即可。解：利用上题的结论得：
+Vcc
④用D触发器实现JK触发器功能。
分析：D触发器是现有触发器，而JK触发器为待求。
3、JK触发器
由于RS触发器存在不定状态，所以应用时有局限性，为了克服这个
问题，人们更多情况下使用其他的触发器。 JK触发器的输入端有三个：时钟脉冲输入端C，控制输入端J和K。其元件符号为：
对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1 的时刻）和下降沿（即由1变0的时刻）。上面的符号分别与之对应，C端前带圈的为下降沿触发。
RS、JK、D、T和T’触发器。
触发器的基本性质：
1、有两个稳定的状态，0状态和1状态； 2、在一定外界信号作用下，可以从一个稳定的状态翻转到另一个稳定的状态。
项目一 RS触发器
1、基本RS触发器
①电路组成和逻辑符号基本RS触发器有两种：由与非门构成的和由或非门构成的。我们以前者为例：
输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。
当Q=0时，称为“0态”；当Q=1时，称为“1态”。

触发器

第五章触发器本章教学目的、要求：1. 掌握各种触发器的逻辑功能和工作原理。

2. 熟悉各种触发器的电路结构及动作特点。

3. 了解不同功能触发器之间的相互转换。

重点：触发器的逻辑功能和动作特点。

难点：触发器的不同电路结构及各自的动作特点。

5.1 概述触发器:(Flip-Flop)能存储一位二进制信号的基本单元。

用FF 表示。

特点：1．具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。

2．根据不同的输入信号可以置成 1 或 0 状态。

根据电路结构不同分为：基本RS 触发器、同步RS 触发器、主从触发器、边沿触发器。

按逻辑功能分：RSFF 、DFF 、JKFF 、TFF 等。

3．根据存储数据的原理不同分为：静态触发器和动态触发器。

5.2 SR 锁存器一、电路结构与工作原理1.电路结构和工作原理：触发器的1状态：0,1='=Q Q 触发器的0状态：1,0='=Q Q① 当R'D =0， S' D =1时，无论触发器原来处于什么状态，其次态一定为0，即Q =0，Q' =1，称触发器处于置0(复位)状态。

② 当R'D =1，S'D =0时，无论触发器原来处于什么状态，其次态一定为1，即Q =1，Q'=0，SR图形符号QQ 'D'S D'R 置位端或置1复位端或QQ 'D'S D'R 电路结构称触发器处于置1(置位)状态。

③ 当R'D =1，S'D =1时，触发器状态不变，即Q *=Q ，称触发器处于保持(记忆)状态。

④ 当R'D =0，S'D =0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当R'D 、S'D 同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Q *=Ø，这种情况是不允许的。

4_触发器的状态转换图

标上表示从0态转换为1态的条件。标上表示从0态转换为1态的条件。由真值表知，若 R=0 、 S=1 ，当 CLK= CLK=1时，触发器由0态转换为1态。触发器由0态转换为1
同步RS触发器功能表同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定关闭
触发器有两个状态，触发器有两个状态，为1态和0态，态和0 在两个圆圈内以1 表示之。在两个圆圈内以1和0表示之。两状态间用带箭头的弧线连接，两状态间用带箭头的弧线连接，箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ，箭尾为触发器的现态( 箭尾为触发器的现态(n态)。弧线旁边标出了状态转换的条件
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1Hale Waihona Puke 0继续触发器的状态转换图
转换状态条件的标注:R=0,S=1(0→1)
一、RS 触发器的状态转换图 1、同步触发器的功能表、同步RS触发器的功能表 2、同步触发器的特征方程、同步RS触发器的特征方程 3、同步触发器的状态转、同步RS触发器的状态转换图
JK触发器功能表 JK触发器功能表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1
Qn
Qn+1=JQn + KQn
标上表示从0 态转换为1 标上表示从 0 态转换为 1 态的条件。由真值表知，态的条件。由真值表知，若触发器的初态为0，当 J=1 时，不管 K为何值，只不管K为何值， CLK的触发边沿一到的触发边沿一到，要 CLK 的触发边沿一到，均可令触发器置1 均可令触发器置1态。

触发器练习题

触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。

（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。

（7）触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9.触发器的反转条件由触发器输入和时钟脉冲决定。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11.译码器和比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。

14.实现相同逻辑功能的逻辑电路可以不同。

15.解码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。

由同一CP控制的每个触发器的计数器称为异步计数器（）27。

每个触发器具有不同信号源的计数器称为同步计数器（）28。

一个触发器可以存储两个二进制数（）29和D。

触发器只有时钟脉冲上升沿的有效变化。

不同功能触发器的相互转换方法

时序逻辑电路中不同功能触发器的相互转换方法，按功能不同可分为RS、JK、D触发器及T，、激励表、状态图及特性方程。

只要增加门电路便可以实现不同功能触发器的相互，例如要将D触发器转换为JK，转换的关键是推导出D触发器的输入端D与JK触发器的输入端J、K及状态输出端Qn，然后用门电路去实现该逻辑表达式。

具体的设计方法有公式法和图表法两。

1公式法，其依据是描述触发器功能的特性方程，设计的过程主要是比较，从而直接推导出源触发器的输入端与目标触发器的输入端及。

以JK触发器转换为D，JK触发器的特性方程为0n+1=JQn+KQn … (1)；D触发器的特性方程为Qn+1=D ·· (2)若要分别导出源触发器输入端J、K与目标触发器的输入端D及状态Qn，则可将(2)式化为Qn+1=DQn+DQn … (3)然后比较(1)、(3)两式可推出J=D，K=D故将JK触发器转变为D触发器，如图1。

其虚框内便形成了D。

反过来将D触发器转换为JK，则直接比较(2)、(1)，写出D与J、K及Qn的关系为D=JQn+KQn这时需要4，如图2。

但不是所有的转换都，如将T触发器转变为D，T触发器的特性方程为Qn+1=TQn+TQn … (4)比较(4)、(3)，从两特性方程前项来看T=D从后项来看T=D产生了矛盾，，这时可采用图表法。

2.图表法，要使用的工具是卡诺图，设计的过程是先列出要实现的目标触发，该真值表反映的是在不同的输入组合及不同的现态下，目标触发器次态的值，再根据使用的源触发，在上述真，最后以此表为依据推导出源触发。

以T触发器转变为D，第一步画出表1表1的前三列是目标触发器D．最后一列为依据源触发器T触发器的激励表得出的输入端T。

如第三行，当D=0，Qn=1，D触发器的次态Qn+1=0状态由1变为0则要求T触发器的输入端T为1第二步推出T与D及Qn，由表1可以直接推出T=DQn+DQn若表达式复杂的话可以使用卡诺图来化简。

触发器之间的相互转换

二、触发器之间的相互转换
将JK触发器转化为T、D触发器，很简单，大家都会，那如何将T转换为JK、D触发器及如何将D转换为JK、T触发器呢？
D JK
已有 Qn+1 = D 欲得
因此，令 D J Qn KQn
J K
Qn+1 = JQn + KQn J Qn K Qn
1D Q CP C1 Q
测试方法及步骤：
1.R、S端和J、K端分别接逻辑开关Ki; 2.CP1接P端，加单次负脉冲，Q1端接电平显示器L。 3.先验证RS的置位、复位功能(填入表1)。 4.R=S=1时，改变J、K组态，记录输出端的状态。填入记录表，验证功
能（填入表二）。
5.将JK触发器的J、K端连着一起，构成T触发器。在CP端输入1KHz连续脉冲，观察Q的变化，用双踪示波器观察CP、Q的波形，注意相位关系，描绘之。
下面将介绍四种常用的计数制。
1、十进制计数制对于十进制数，基数X=10，其整数位权值由右向左依次为个、十、
百、千、...而小数位由左向右依次为十分之一、百分之一、...很容易被识别。例：
2、二进制计数制
对于二进制数，基数X=2，其整数位权值依次为的权值为，
，小数位
例：
2．真值表 3.特征方程
Qn1 D
真值表
【任务实施】
测试内容一：
RS触发器功能测试：
测试方法及步骤：
1.用74LS00组成RS触发器； 2.R、S端分别接逻辑开关K, Q 端接逻辑电平显示端L1,L2。 3.测试结果填入记录表即可。
测试内容二：
JK触发器74LS112功能测试
表一

电子线路基础数字电路实验5 触发器

实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

.2. 熟悉各类触发器之间逻辑功能的相互转换方法。

二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。

触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。

图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。

图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。

JK触发器的逻辑符号如图8—2所示。

它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。

在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。

第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。

第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。

JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。

表8—1为其功能表。

图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。

D 触发器的逻辑符号如图8—4所示。

D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。

闫石数字电路第5章

特性方程：特性方程：
Q* = S + R′Q SR = 0
基本RS触发器动作特点基本触发器动作特点: 触发器动作特点输入信号在全部作用时间内都直接改变输出端Q和的状态。输出端和Q′的状态。
例5.2ห้องสมุดไป่ตู้1
1 1 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 1
1 0 1 0 1
四、边沿触发的触发器
1.用两个电平触发触发器组成的边沿触发器用两个电平触发D触发器组成的边沿触发器用两个电平触发
上升沿触发逻辑符号
复位端的CMOS边沿触发触发器边沿触发D触发器带异步置位、复位端的边沿触发
异步置位端（高异步置位端（电平有效）电平有效）
异步复位端（异步复位端（高电平有效）电平有效）
例5.4.3 第三个CLK=1期间，第二个CLK＝1期间，＝期间，期间，第三个第二个期间期间 Q=1,J=0,K=1,主触 Q=0，J=K=1,主触发，主触主触发发器被置0；器被置1，虽然CLK 发器被置；虽然器被置，虽然 CLK下降沿到达时下降沿到达时下降沿到达时又回到又回到K=0,但从触 J=0,从触发器保持输又回到从触发器保持输但从触发器输出Q 出Q*=1。发器输出 *=0. 。
2.维持阻塞边沿触发器维持阻塞边沿触发器
多输入端
低电平有效
上升沿触发
3.利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器特性表
下降沿触发
边沿触发器动作特点: 边沿触发器动作特点触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，在这以前或以后，输入信号的变化对触发器输出的状态没有影响。输出的状态没有影响。

触发器实验报告

实验目的与要求：实验目的：（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法；（2）掌握不同逻辑功能触发器的相互转换；（3）掌握三态触发器和锁存器的功能及使用方法；（4）学会触发器、三态触发器、锁存器的应用。

预习要求：（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；（3）复习各种触发器之间的功能转换方法。

实验报告要求：（1）整理实验数据并填表；（2）写出任务二、任务三的实验步骤并画出实验接线图；（3）画出任务三的接线图及相应表格；（4）总结各类触发器的特点。

方法、步骤：任务一维持-阻塞型D触发器的功能测试74LS74的引脚排列图如图4-19所示。

图中，S D、R D端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。

1R D 1 14 V CC1D 2 13 2R D1CP 312 2D1S D 4 74LS74 11 2CP1Q 5 10 2S D1Q 6 9 2QGND 7 8 2Q图4-19 74LS74芯片的引脚排列图试按下面步骤做实验：（1）分别在S D、R D端加低电平，观察并记录Q、Q端的状态。

当S D、R D端同时加低电平时，输出将为高电平，当时此时如果S D、R D端再同时加高电平，对应的输出状态是不确定的。

（2）令S D、R D端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。

（3）当S D=R D=1、CP=0（或CP=1）时，改变D端信号，然后观察Q端的状态是否变化。

整理上述实验数据，并将结果填入表4-5中。

（4）令S D=R D=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。

表4-5 D触发器74LS74功能表S D R DCPDQ nQ n+10 1XX11 0XX11 111 111任务二下降沿J-K触发器功能测试74LS76芯片的引脚排列图如图4-20所示。

中国民航大学数字逻辑电路总复习综合练习092

1
(2) Y AC BC B D C D A( B C ) ABC D ABDE
AC BC B D C D A BC ABDE
AC BC B D C D A ABDE
A BC B D C D
A BC B D
[练习] 用图形法将下列函数化简为最简与或式。
1. Y ABC D AB AB D BC BCD
（1）画函数的卡诺图 [解] （2）合并最小项：画包围圈（3）写出最简与或表达式 Y AD BD C D CD AB 00 01 11 10 1 00 1 01 1 1 1 1
逻辑图逻辑表达式化简真值表说明功能
三、组合逻辑电路的设计方法
逻辑抽象列真值表写表达式化简或变换画逻辑图
[练习] 写出图中所示电路的逻辑表达式，说明其功能
A
≥1 ≥1
A A B
≥1
3. 列真值表
A B
≥1
Y
B
B A B
Y A A B B A B
2. 化简
[解] 1. 逐级写出输出逻辑表达式
2. 二进制译码器：输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。
第5章
小结
一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：
1. 有两个稳定的状态（0 状态和 1 状态）。
S
0 S 1
+VCC Y3 Y2
1 A3
+VCC
Ya Yb Yc Yd Ye Yf Yg

(完整版)数电知识点总结(整理版)

数电复习知识点第一章1、了解任意进制数的一般表达式、2-8-10-16进制数之间的相互转换；2、了解码制相关的基本概念和常用二进制编码（8421BCD、格雷码等）；第三章1、掌握与、或、非逻辑运算和常用组合逻辑运算（与非、或非、与或非、异或、同或）及其逻辑符号；2、掌握逻辑问题的描述、逻辑函数及其表达方式、真值表的建立；3、掌握逻辑代数的基本定律、基本公式、基本规则（对偶、反演等）；4、掌握逻辑函数的常用化简法（代数法和卡诺图法）；5、掌握最小项的定义以及逻辑函数的最小项表达式；掌握无关项的表示方法和化简原则；6、掌握逻辑表达式的转换方法（与或式、与非－与非式、与或非式的转换）；第四章1、了解包括MOS在内的半导体元件的开关特性；2、掌握TTL门电路和MOS门电路的逻辑关系的简单分析；3、了解拉电流负载、灌电流负载的概念、噪声容限的概念；4、掌握OD门、OC门及其逻辑符号、使用方法；5、掌握三态门及其逻辑符号、使用方法；6、掌握CMOS传输门及其逻辑符号、使用方法；7、了解正逻辑与负逻辑的定义及其对应关系；8、掌握TTL与CMOS门电路的输入特性（输入端接高阻、接低阻、悬空等）；第五章1、掌握组合逻辑电路的分析与设计方法；2、掌握产生竞争与冒险的原因、检查方法及常用消除方法；3、掌握常用的组合逻辑集成器件（编码器、译码器、数据选择器）；4、掌握用集成译码器实现逻辑函数的方法；5、掌握用2n选一数据选择器实现n或者n＋1个变量的逻辑函数的方法；第六章1、掌握各种触发器（RS、D、JK、T、T’）的功能、特性方程及其常用表达方式（状态转换表、状态转换图、波形图等）；2、了解各种RS触发器的约束条件；3、掌握异步清零端Rd和异步置位端Sd的用法；2、了解不同功能触发器之间的相互转换；第七章1、了解时序逻辑电路的特点和分类；2、掌握时序逻辑电路的描述方法（状态转移表、状态转移图、波形图、驱动方程、状态方程、输出方程）；3、掌握同步时序逻辑电路的分析与设计方法，掌握原始状态转移图的化简；4、了解异步时序逻辑电路的简单分析；5、掌握移位寄存器、计数器的功能、工作原理和实际应用等；6、掌握集成计数器实现任意进制计数器的方法；7、掌握用移位寄存器、计数器以及其他组合逻辑器件构成循环序列发生器的原理；第八章1、掌握门电路和分立元件构成的施密特触发器、单稳态触发器、多谐振荡器的电路组成及工作原理，掌握相关参数的计算方法；2、掌握用555电路构成施密特触发器、单稳态触发器、多谐振荡器的方法以及工作参数的计算或者改变方法；第九章1、了解ROM和RAM的基本概念；2、了解存储器容量的表示方法和扩展方法，了解存储容量与地址线、数据线的关系。