基于CPLD的数字锁课程设计
EDA课程设计--简易14位数字密码锁控制电路设计
要 同时报警）
求
利用 MAXPLUS2 软件进行设计、编译、并在 FPGA 芯片上实现
14 位密码自己设定。本次设计采用本人所在班级+本人学号后三位
二进制，一班为 01.
时
间 进
1周
度
主
要 参 《EDA 实验指导书》 主编：电子信息教研室 考 《EDA 技术与 CPLD/FPGA 开发应用简明教程》 主编：刘爱荣、王振成 资 出版社：清华大学出版社
2.3EDA 的应用
随着计算机技术和应用的发展，计算机辅助设计
（CAD）和设计自动化（DA）技术已在电子产品（系统）
的设计领域得到广泛应用。自对电子产品的概念级设计
之始，直至产品的物理级设计，EDA 技术借助计算机存 储量大、运行速度快的特点，可对设计方案进行人工难 以完成的模拟评估、设计检验、设计优化和数据处理等 工作。目前，不同厂商、不同技术等级的 EDA 系统都在 应用流行。根据国内煤炭行业对电子系统的实际需求， 本文着重对 EDA 的基本工具作介绍。
主要针对电子电路设计、PCB 设计和 IC 设计。
2.2EDA 技术的历史与发展
20 世纪 90 年代，国际上电子和计算机技术较先进的国家，一直在积极 探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的 变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如 CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设 计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和 工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快 捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观 念，促进了 EDA 技术的迅速发展。 EDA 是电子设计自动化（Electronic Design Automation）的缩写，在 20 世纪 90 年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、 计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 EDA 技术就是以计算机为工具，设计者在 EDA 软件平台上，用硬件描 述语言 HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、 分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配 编译、逻辑映射和编程下载等工作。EDA 技术的出现，极大地提高了电 路设计的效率和可*性，减轻了设计者的劳动强度。
毕业设计(论文)-基于单片机控制的电子密码锁设计
基于单片机控制的电子密码锁设计目录摘要 (I)关键词 (I)Abstract ................................................................................................................... I I Key words ............................................................................................................... I I 1 绪论. (1)1.1 课题背景 (1)1.2 课题的目的和意义 (1)1.3 电子密码锁发展趋势 (1)1.4 本设计完成的工作 (2)2 总体方案设计 (2)2.1 电源模块 (3)2.2主控制器模块 (3)3 硬件实现及单元电路设计 (4)3.1 主控制模块 (4)3.2 单片机的时钟电路与复位电路设计 (4)3.3 单片机管脚说明 (5)3.4 键盘电路设计 (6)3.5 数码管显示电路设计 (6)3.6 存储芯片电路设计 (7)3.7 报警电路 (7)3.8 密码锁电路 (7)4 红外遥控电路设计 (8)4.1 红外通信基本原理 (8)4.2红外通信标准 (9)4.3 红外线遥控原理 (10)4.4 主要模块设计 (10)5 系统软件设计方案 (11)5.1 主程序流图 (11)5.2 开锁软件设计 (12)6 系统的安装与调试 (15)6.1硬件的安装 (15)6.2单片级密码锁的仿真 (16)结论 (16)致谢 ...................................................................................... 错误！未定义书签。
参考文献 (17)附录1 整机电路原理图 (18)附录2 部分源程序 (18)附录3：实物图 (27)基于单片机控制的电子密码锁设计摘要：本设计研究的对象是单片机密码锁，单片机密码锁由硬件和软件组成，硬件部分有电源输出电路、晶振电路、复位电路、键盘接口电路、开锁电路、报警电路、继电器、以及51单片机组成。
cpld课程设计报告
cpld课程设计报告一、教学目标本课程的教学目标是让学生掌握CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）的基本原理、编程方法和应用技巧。
通过本课程的学习，学生应能理解CPLD的工作原理，熟练使用相关软件进行编程，并能够运用CPLD设计简单的数字电路系统。
1.了解CPLD的基本结构和工作原理。
2.掌握CPLD的编程语言和编程方法。
3.理解CPLD在数字电路设计中的应用。
4.能够使用CPLD相关软件进行编程。
5.能够设计简单的数字电路系统。
6.能够进行CPLD的硬件编程和调试。
情感态度价值观目标：1.培养学生对电子技术的兴趣和热情。
2.培养学生动手实践能力和团队协作精神。
3.培养学生勇于探索和创新的精神。
二、教学内容本课程的教学内容主要包括CPLD的基本原理、编程方法和应用。
1.CPLD的基本原理：介绍CPLD的基本结构、工作原理和特点。
2.CPLD的编程方法：介绍CPLD的编程语言、编程步骤和相关软件。
3.CPLD的应用：介绍CPLD在数字电路设计中的应用实例，如数字信号处理器、数字通信系统等。
三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式进行教学。
1.讲授法：通过讲解CPLD的基本原理、编程方法和应用，使学生掌握相关知识。
2.案例分析法：通过分析具体的CPLD应用实例，使学生更好地理解CPLD的应用。
3.实验法：安排实验室实践环节，让学生亲自动手进行CPLD编程和调试，提高学生的动手能力。
四、教学资源为了保证教学效果，我们将准备以下教学资源：1.教材：选择合适的教材，为学生提供全面、系统的学习资源。
2.参考书：提供相关的参考书籍，丰富学生的知识体系。
3.多媒体资料：制作课件、教学视频等多媒体资料，提高学生的学习兴趣。
4.实验设备：准备CPLD实验设备，为学生提供实践操作的机会。
五、教学评估本课程的评估方式将采用多元化、全过程的评价体系，以全面、客观、公正地评估学生的学习成果。
数字电子密码锁课程设计
数字电子密码锁课程设计数字电子密码锁课程设计课程设计任务书学生姓名：专业班级：指导教师：单位：题目: 《数字电子密码锁》初始条件：利用集成集成芯片和门电路等设计一个数字电子密码锁。
要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）（1）设计一个数字电子锁,有其预先设定好的密码，该密码可以修改。
(2) 输入密码按确定键后，若密码正确则锁打开；若密码不正确则电路发出报警信号。
任意输入密码而不按确定键的话电路不会有反应。
（3）任意输入密码而不按确定键的话电路不会有反应。
（4）打开的持续（2）密码可变，用户可以随时更改密码，防止密码被盗，同时也可以避免因人员的更替而使锁的密级下降。
（3）误码输入保护，当输入密码多次错误时，报警系统自动启动。
（4）无活动零件，不会磨损，寿命长。
（5）使用灵活性好，不像机械锁必须佩带钥匙才能开锁。
Abstract Electronic locks is a through the password input to control circuit or chips work, so as to control the closing of the mechanical switch, complete the lock, closure of the task of electronic products. There are many kinds of it, there is the simple circuit products, also have the high cost performance based on chip products.Now that are widely used in the electronic locks chips as the core, through the programming to fulfill. Its performance and security has greatly exceed the mechanical lock. The characteristics are as follows: (1) good secrecy, code more than quantity. Random unlock the success rate is almost zero. (2) the password variable, the user can change the password, prevent the password is stolen, at the same time it can avoid the replacement for personnel to lock shall fall down. (3) error input protection, when the input password many errors, alarm system to be automatic startup. (4) no activity parts, do not wear, long service life. (5) use flexibility good, not as mechanical lock must wear a key to unlock. 1 绪论1.1 课程设计的目的通过对课程的设计掌握电子系统的一般设计方法，掌握模拟IC器件的应用，培养综合应用所学知识来指导实践的能力，为接下来电子信息学习培养兴趣。
结合数字实验的CPLD设计实训课程
结合数字实验的C PLD设计实训课程李文辉贺秀良周金球刘洋邱文艳(军事交通学院基础部，天津300161)摘要：在教学过程中采用了实验+实训的课程教学模式，把实验课程的教学改革推向到工程训练性实验的层次，介绍了C PL D实训和数字电子技术实验相结合的具体课程实施。
关键词：实验；实训；数字电子技术；C PL D中图分类号：G642．44文献标识码：A文章编号：1673—7938(2008)增刊一0028一021课程实施电工电子实验课程的授课对象是本科指挥自动化专业的大二学生，教学要求为48学时。
C PLD设计实训是重点教学内容，与数字电子技术实验共占24学时；其它电工、模拟实验和综合设计实验共占24学时。
1．1课程目标教学设计的基本思路为：把E D A技术的最新成果应用于实验教学中，在现代化的实验教学平台的基础上，进行实验教学内容和方法的改革，建设有利于学生创新精神和实验能力培养的实验课程。
课程的总体目标是建立以实验创新能力培养为核心的多层次实验教学模式，培养学生的学习兴趣，使学员形成良好的实验习惯和实验作风，提高他们实践能力、自主学习能力、分析问题和解决问题能力。
在掌握常用测量技术和测量方法的基础上，以cPL D设计开发的实训为主线，结合数字电子技术实验，培养学生学习新知识、接受新技术、掌握新方法的实践能力，提高学生的专业素质。
由于cP LD 设计涉及的内容多，牵扯的知识及技术面广，因此该训练主要以认识cPL D开发的内容，了解整体操作流程，掌握一般设计方法为训练教学目标，以扩大学员的知识面，使学员了解更多的技术应用、前沿动态。
1．2过程与方法教学过程中实行面点结合、少而精的原则，使学员既对基础实验法和技术有较宽泛的了解，同时还要灵活掌握C P LD开发系统的应用。
教学中采取了基础实验——技术讲座——集中实训——统一考核的实施过程，把基础实验和实训有机地结合起来，实验打好基础提高认识；讲座提纲挈领增加了解；训练集中强化掌握技能；考核促进效果引起重视。
基于CPLD实现的一种新颖数字锁相
关键词：数字锁相环；ＣＰＬＤ；感应加热；移相控制
中图分类号：Ｔｆｆ２７３：ＴＧ４３
文献标志码：Ｂ
０引言 锁相的意义是相位同步的自动控制，能够完成２
个电信号相位同步的自动控制闭环系统叫锁相环，简 称ＰＬＬ。锁相技术现已广泛应用于电子技术的各个领 域，在感应加热中由于负载线圈都为时变元件，其电 参数随时间、温度变化，因而负载谐振频率也随时间 变化。为提高电源输出功率因数。降低开关损耗，应 对变换器的功率开关器件实行软开关控制，必须使驱 动脉冲频率跟踪谐振频率。最初的锁相全部由模拟电 路组成．模拟锁相存在温度漂移、电网电压的影响等 缺点。
：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：一：：：：：’：＋：：：：：：：：：：：：
万方数据
稠３四路ｎ矾Ｈ的输入输出信号示意田
Ｗｅｌｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ Ｖ０１．３８ Ｎｏ．２ Ｆｅｂ．２００９
测宽（ｃｅｋｕａｎ）模块如图４所示。
●
■
●
■
ｅｎｄ ｆｅｎｐｉｎ； ａｒｃｈｉｔｅｃｔｕｒｅ ｒｔｌ ｏｆ ｆｅｎｐｉｎ ｉｓ ｓｉｇｎａｌ ｃｏｕｎｔｅｒ：ｒａｎｇｅ ０ ｔｏ １０２３；
：：：：：：：’：：：：：：：…‘一
模块（ｃｅｋｕａｎ），锁存模块（１０ｃｋ，ｌｏｃｋｙｘ），死区实 现及驱动实现模块（￥ｃａ，ｓｃｂ，ｓｅｅ，ｓｃｄ），保护模块 （ｂａｏｈｕ）组成。ｒｅｓｅｔ是作为故障信号。电流输入信 号是逆变桥输出的电流通过过零比较器等转换为幅值 为３．３ Ｖ的方波信号，ｙｘａｃ［７…０］为一个８位的移 相信号，ｐｗｍａ，ｐｗｍｂ，ｐｗｍｃ，ｐｗｍｄ为四路输出驱 动信号【５１。
万方数据
·焊接设备与材料· ３７
cpld课程设计 (1)
基于VerilogHDL语言在CPLD上实现循环码编码功能课程设计目的：通过对本次课程设计的学习，进一步理解CPLD的原理及应用，加深对汉明码的编码原理的理解及如何校验纠错，初步学习利用Quartu sⅡ5.0进行程序的编译与分析。
CPLD简介：主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。
其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。
由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
它包括下述输出宏单元结构：(1)可编程I/O 允许用户对这些引脚编程，作为输入或输出。
(2)寄存器输出和反馈可用于实现计数器和移位寄存器等。
(3)异或门输出结构，可用于一般用户多功能计数，能十分有效地建立大的计数器。
可以认为CPLD基本上是原来的可编程逻辑器件的扩展。
它常常由可编程逻辑的功能块围绕一个位于中心、时延固定可编程互连矩阵构成。
由于用固定长度的金属线实现逻辑单元之间的互连，而可编程逻辑单元又是类似PAL的与阵列，使得CPLD与FPGA相比较很容易计算输人到输出的传输延迟，显然也会有一些灵活性的限制。
但是，CPLD的设计比FPGA 简单。
虽然CPLD的结构一般都很相似，而且一般认为CPLD都有100％的布通率，但是由于可编得互连矩阵的结构不同，实际上也会有差别。
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统.发展历史及应用领域20世纪70年代，最早的可编程逻辑器件--PLD诞生了。
基于CPLD的数字锁
基于CPLD设计的数字锁EDA技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合，以及逻辑优化和仿真测试。
一、总体设计思路关于这个课题，我们把逻辑功能划分为两个大的模块：控制部分和处理部分。
控制模块是整个系统的控制核心，负责接收其模块传来的输入信号，再根据系统的功能产生相应的控制信号送到相关的模块。
具体思路如下：密码预先存入寄存器中，开锁时，输入密码存入另一寄存器中，当按下“确定”键时，启动比较器，比较两个寄存器中的内容，当结果相同时M＝1，LT绿灯亮，并开锁;当结果不同时M＝0，LF红灯亮，不开锁。
用户需要修改密码时，先开锁，再按“设定密码”，清除预先存入的密码，通过键盘输入新的2位十进制数，然后再按下确定键完成操作。
总设计框图如下：二、单元模块设计2.1 消除抖动模块我们使用的按键通常都是机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。
因而在闭合及断开的瞬间均伴随有一连串的抖动（如下图所示）。
然而，抖动时间的长短由按键的机械特性决定,一般为5ms～10ms。
这是一个很重要的时间参数,在很多场合都要用到。
在这里，我们用软件去除抖动。
当检测到键闭合时，执行一个延时程序产生数毫秒的延时，让前沿弹跳消失后再检测闭合；当发现键松开后，也给数毫秒的延时，当后沿弹跳消失后，再检测下一个键的输入。
或者当前沿弹跳消失后，将检测到的信号所存，然后再输出，这样就不需要后沿延时了。
消除抖动的电路封装图如下：程序如下：LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_arith.ALL;USE ieee.std_logic_unsigned.ALL;LIBRARY altera;USE altera.maxplus2.ALL;ENTITY xiaodou ISPORT( CLK,B_IN : IN STD_LOGIC;B_OUT : OUT STD_LOGIC );END ;ARCHITECTURE a OF xiaodou ISsignal Vcc, INV_B : std_logic ;signal A0, A1 : std_logic ;signal B0, B1 : std_logic ;BEGINVcc <= '1' ;INV_B <= not B_IN ;dff1 : dff PORT MAP (d =>Vcc , q => A0 , clk => CLK, prn => Vcc, clrn => INV_B );dff2 : dff PORT MAP (d =>Vcc , q => A1 , clk => CLK, prn => Vcc, clrn => INV_B );process (CLK)beginif CLK'EVENT and CLK='1' thenB0 <= not A1;B1 <= B0;end if ;end process ;B_OUT <= not (B1 and not B0);END ;消抖电路的仿真波形图：2.2 键盘扫描模块我们在键盘的四列输入口中输入一个低电平时钟扫描，当有按键被打下时，对应的行被键接通也呈现低电平状态，然后将此输入输出信号输出到键盘编码就可以进行键盘按键识别了。
基于CPLD的数字锁
- -- 目录第1章系统概述11.1总体思路11.2设计内容及设计要求11.2.1设计内容11.2.2 设计要求1第2章总体设计方案22.1设计流程图22.2设计程序原理图3第3章子模块程序设计43.1译码模块43.1.1程序解析43.1.2 仿真解析73.2显示模块83.2.1程序解析83.2.2 仿真解析93.3.1程序解析103.3.2 仿真解析11第4章调试与结果12总结13附录14第1章系统概述1.1总体思路本次课程设计主要是设计一个电子数字锁。
思路如下：（1）数字锁通过键入（电平）输入密码（两位十进制）。
（2）数字锁分上锁和解锁两个状态。
（3）可以通过程序预置密码。
（4）密码可以显示出来。
（5）解锁成功、失败都有信号显示。
1.2设计内容及设计要求1.2.1设计内容本次课程设计是使用EDA实验箱，基于EP1C3T144C8N芯片的设计方案。
具体功能及其硬件如下：（如110 1110表示十进制数0）（1）通过七位电平开关输入密码。
（2）通过一位电平开关控制数码管的位码（分为0的时输入第一位数码管的值；1时输入第二位数码管的值）。
（3）通过一位电平开关控制上锁和开锁两个状态（分别为1和0）。
（4）通过两位数码管显示输入的密码。
（5）通过两个LED灯显示开锁成功和失败两种情况（LED1和LED2分别为10时成功，01时失败）。
1.2.2 设计要求（1）设计思路清晰，给出整体设计框图；（2）设计各单元电路，完成其功能仿真和编译并生成低层模块；（3）完成顶层设计并编译通过；（4）完成设计下载并调试电路；（5）写出设计报告；第2章总体设计方案2.1设计流程图图2.1 流程图2.2设计程序原理图图2.2 程序原理图第3章子模块程序设计3.1译码模块图3.1 译码模块3.1.1程序解析本模块主要是对输入的信号进行编码以及译码，由输入信号X(三位)，Y（四位）组成一个七位的间接码，比如X输入110，Y输入1110组成110 1110一个七位码并且转换为四位的间接码0000，通过输入信号XT来控制译码显示哪一位数码管。
CPLD_FPGA设计及应用课程设计数字密码锁
《CPLD/FPGA设计及应用课程设计》课程设计报告题目：数字密码锁院（系）：信息科学与工程学院专业班级： xxxxxxxx学生姓名： xxxxx学号： xxxxxxxxxx指导教师： xxxx20 16年 4 月 11 日至20 16 年 5 月 6 日武昌首义学院制CPLD/FPGA设计及应用课程设计任务书目录1．课程设计目的 (5)2．课程设计题目描述和要求 (5)3．课程设计报告内容 (5)设计思路及原理 (5)设计需要解决的问题 (5)设计进程 (6)4．总结 (11)5.附录 (12)1i数字密码锁设计1.课程设计目的●设计一个四位十进制的密码锁。
●跟深一步的明白得FPGA的用途，精通相应的开发板。
2.课程设计题目描述和要求a)：密码锁串行输入四位十进制数字口令b)：输入口令全数正确即开锁c)：口令输入最大次数3次，要求在完全输入四位以后进行判定口令正确与否；输入3次以后还不能开锁，进入锁死状态d)有相应的显示功能e)能够对输入的口令消隐f)开锁后能再次上锁3.课程设计报告的内容1)设计思路及原理i.密码锁原理利用逻辑电路将外接输入的电信号转化为时序电路，通过内部设定的规那么，当输入的信号通过处置后的时序逻辑达到内部设定的条件是开启某一种状态及时解锁状态，当没达到那种条件时始终维持一种或多种状态。
ii.密码锁的设计要求设计密码锁的系统描述：数字密码锁在设定口令和开锁时要求输入四位十进制数据，当输入状态开启时，输入正确显示一种状态，若是错误那么显示错误次数加1，累计3次锁死状态并报警，若是不输入那么一直维持原先状态；当检测到贮存状态时，输入密码并存储改变原有的贮存密码；当检测到消隐信号时，将不显示输入的数据。
2)设计中需要解决的问题01.时钟扫描读取输入的信号：过小，还没检测到就进入下次判定或多记一次，过大，响应过慢，加上消斗模块后容易引发码间干扰不易读取信号02.密码读取：读入按键开关信号要将信号处置编码送入显示和密码比较状态03.密码比较：第一是要将存入的数字进行存储和逻辑排序，然后将输入的数据进行一一比对，并进行计数，正确与否输出状态信号04.显示模块：将输入模式、开锁状态、密码存储状态和锁死状态等的显示状态显示的编码05.开发板引脚的配置等3)设计进程密码锁的系统描述a)输入输出端口概念：Sdin:输入十进制数信号按键（由于按键不够，将0—9数据以按键按下次数来编译）Lock:上锁按键Sec:解锁按键Clr:确认按键Set:密码存储按键Crack:开锁状态按键Clk:输入数字确信按键Dout:送现输出信号端Yn:选码信号c)1001 数字“9”1010 解锁成功“A”1011 01111111 解锁失败Others 其他状态01-- 上锁状态10-- 00011000 解锁状态●时钟模块由于输入时钟是50MHZ，一样扫描频率一样1000HZ左右，过50分频取得1M的频率后通事后续取得两路时钟来别离接入按键和比对模块。
基于CPLD的数字触发电路的设计
科技论坛1概述静止补偿器STATCOM(Static SynchronousCompensator)的核心技术之一是脉冲发生器PWM (Pulse Width M odulation)。
在STATCOM 的实际运行中,其触发脉冲的精度、响应速度和稳定性显得尤为重要。
正弦脉宽调制(SPWM )技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用,如何产生SPWM 脉冲序列及其实现手段是PWM 技术的关键。
利用模拟比较法,对三角载波与正弦调制波进行比较,即可产生SPWM 脉冲;利用数字算法和定时逻辑,也可产生SPWM 脉冲。
目前已有多种微处理器芯片本身集成有数字化PWM 发生电路。
模拟方法简单直观,但与数字控制器接口不便,难以满足复杂要求;数字方法结构灵活,尤其是在微处理器内置PWM 发生器,使用更加方便。
通常状况下,微处理器通过定时中断服务程序来产生SPWM 脉冲。
在每个载波周期必须进行中断处理,对处理速度要求较高,从而也限制了载波频率进一步的提高,同时微处理器的处理任务也更加繁重。
2SPWM 发生原理针对静止补偿器的电路结构,要求SPWM 发生器可以发出三相六路PWM 脉冲信号,脉冲宽度应根据微处理器输出的调制深度λ来调节。
SPWM 脉冲产生方法采用三角载波标准正弦信号幅值并且电路在同步信号作用下从正弦函数表读取与调制深度λ相乘后,调制波产生与正弦调制波比较的传统方法,但是三角载波、正弦调制波和比较逻辑与死区的处理等,均采用基于CPLD 的数字化方法来实现。
SPWM 发生器的内部逻辑结构,总线接口逻辑单元首先接收来自微处理器的三角载波发生电路在同步信号作用下,通过可逆计数器,发出三角载波幅值;正弦调制波幅值与三角载波幅值进行比较,就可以产生出SPWM 脉冲信号。
如果有来自智能功率模块IPM 的过流信号、欠压信号、IPM 的过热信号可通过系统的保护逻辑电路时输出的6路PWM 全部封锁,以保证触发系统安全可靠工作。
一种基于单片机和CPLD的无线密码锁设计
一
种基 于单 片机 和 Ｃ Ｌ 的无 线密码锁 设 计 Ｐ Ｄ
高 阳 ， 国栋 。范 君 。 李 ，
（． 蒙古 财 经 学 院 计 算机 信 息 管 理 系 ， １内 内蒙 古 呼 和 浩特 ０ ０ ７ ； １０ ０ ２包头市邮政局 ， ． 内蒙 古 包 头 ０ ４ １ ； １０ ０ ３ 内蒙 古 大 学 计算 机 学 院 ， ． 内蒙 古 呼 和 浩特 ０ ０ ２ ） １０ １
摘 要 ： 章 给 出 了 一 种 基 于 ＡＴ８ Ｃ５ 文 ９ １和 ＥＰ ７ ２ Ｓ Ｃ８ — １ Ｍ １８ Ｌ ４ ５的 无 线 密 码 锁 设 计 实 现 方 法 。 其 中 ， 外 遥 控 器 编 码 芯 片 采 用 ＬＣ７ ６ ， 单 片 机 上 实 现 红 外 线 通 信 接 口 、 行 存 储 器 读 写 接 口 和 其 他 控 红 ４ １在 串 制 功 能 ， ＣＰ Ｄ 负 责 实 现 四 位 共 阳 极 数 码 管 的 动 态 扫 描 显 示 、 码 判 别 和 开 锁 控 制 等 功 能 。 而 Ｌ 密 关 键 词 ： ＰＬ ； 码 锁 ； 片 机 Ｃ Ｄ 密 单 中图分类号 ： ＴＰ３ １ ５ １ ． 文献标 识码 ： Ａ 文 章 编 号 ：０ ７ ６ ２ （ ０ ０ ０ 一 Ｏ ７— Ｏ １０－ ９ １２１ ）４ ＯＯ ３ 。 。 电子锁 的研究从 ２ Ｏ世 纪 ３ Ｏ年 代 就 开 始 了 ， 某 在 些 特 殊 场 所 早 已有 所 应 用 。 究 这 种 锁 的 初 衷 ， 提 研 是 高 锁具 的安 全性 ， 为 电子 锁 的密 钥量 （ 码量 ） 因 密 极 大 ， 以 和 机 械 锁 配 合 ， 免 因 钥 匙 被 仿 制 而 出 现 的 可 避 安 全 问 题 。 子 锁 的 另 一 个 特 点 是 无 需 钥 匙 ， 需 要 电 只 记 忆 必 要 的 密 码 电 子 密 码 锁 是 集 计 算 机 技 术 、 子 电 技 术 、 字 密 码 技 术 为 一 体 的 机 电 一 体 化 高 科 技 产 数 品 ， 有 安 全 性 高 ， 用 方 便 等 优 点 。 目前 市 场 上 的 具 使 电 子 锁 产 品 种 类 繁 多 ， 是 可 以 输 入 密 码 的 电 子 锁 但 般 都 采 用 有 线 接 口方 式 ， 无 线 遥 控 的 电 子 锁 又 而 很 少 带 有 密 码 输 入 功 能 。 于 此 ， 文 给 出 了一 种 基 鉴 本 于 ８ Ｃ５ ９ １和 Ｍ ＡＸ７ ２ ＬＣ８ — １ １８ ４ ５的 无 线 密 码 锁 设 计 解 决方案 。 １ 系统 结 构 组 成 该 系统 由单 片机 模块 和 Ｃ Ｄ 模块 构 成 ， 设 ＰＬ 先 计 好 两 个 模 块 之 间 的 接 口通 信 协 议 ， 后 分 别 待 实 然 现 了 这 两 个 模 块 后 ， 进 行 联 合 调 试 。 面 介 绍 各 个 再 下 模块 的详细 结构 。
一种基于计算机总线的CPLD加密电路设计
一种基于计算机总线的CPLD加密电路设计计算机硬件技术在不断进步，例如CPU 的运行速度由初期的2”16MHz，到如今的1GHz 以上，内存由原来的1Mbit 到现在的256”512Mbit，这些都给软件运行提供了良好的环境，同时也带动了计算机软件行业的大力发展。
随着软件产品的广泛应用，对软件的知识产权保护也开始重要。
软件产品通过系列号码加密，每一个软件均有唯一的产品系列号码。
软件产品配置加密电路板后，软件产品和该产品软件加密板同时售出，用户在使用时一套软件要配备一块加密板，通过控制加密板，就可以保证软件产品安全。
计算机访问外部设备地址计算机系统是通过主板上的I/O 接口地址来实现访问外部设备的。
例如，读取硬盘中的数据是通过直接访问1F0”1F7H的接口地址，也就实现了访问硬盘的操作。
当鼠标器连接到串行口COM2 时，计算机在上电复位时自动启动鼠标的串行通讯功能。
其中并行接口LPT1 和LPT2 为专用打印机使用，地址分别是278”27FH、378”37FH。
计算机接口被不断的开发，并行接口已经有了更多的用途。
基于ISA 总线的加密电路利用计算机ISA 总线设计一个密码电路，可以实现加密的目的。
ISA 总线加密电路利用Xilinx 等公司可编程逻辑器件(CPLD)可以设计一组加密电路。
在电路中，IC1 是Xilinx 公司的可编程逻辑器件XC9572，有84 个引脚，其中可作为I/O 的有68 个引脚，内部有1600 个逻辑门，72 个宏单元，响应速度7”15ns。
P1 是ISA 总线引脚。
D0”D7是计算机访问外部设备的8 位数据总线，a0”a19是访问外部设备的20 条地址总线，ior 是读外部设备数据信息的读选通。
基于CPLD的数字电子技术实验报告
数字电子技术基础实验报告姓名：余越崎学号11211171班级：通信1107班目录一．实验目的 (2)二．技术指标及设计要求 (2)三．设计方案及论证 (2)四．制作与调试过程 (5)五．系统使用说明 (11)六．系统测试 (12)七．个人感想 (14)一．实验目的自动增益数字控制电路是一种在输入信号变化很大的情况下，输出信号保持恒定或在较小的范围内波动的电路。
在通信设备中，特别是在通信接收设备中起着重要的作用。
它能够保证接收机在接收弱信号时增益高，在接收强信号时增益低，使输出保持适当的电平，不至于因为输入信号太小而无法正常工作，也不至于因为输入信号过大而使接收机发生堵塞或饱和。
掌握中频自动增益数字电路设计可以提高学生系统地构思问题和解决问题的能力。
通过自动增益数字电路实验可以系统地归纳用加法器、A/D和D/A转换电路设计加法、减法、乘法、除法和数字控制模块电路技术，培养学生通过现象分析电路结构特点，进而改善电路的能力。
二．技术指标及设计要求2.1基本要求（1）用加法器实现2位乘法电路。
（2）用4位加法器实现可控累加（加/减，-9到9，加数步长为3）电路。
（3）用4位移位寄存器实现可控乘/除法（2到8，乘数步长为2n）电路。
2.2发挥部分（1）用A/DC0809和D/AC0832实现8k～10k模拟信号和8位数字信号输入，模拟信号输出的可控乘/除法电路。
（2）设计一个电路，输入信号50mV到5V峰峰值，1KHZ～10KHZ的正弦波信号，输出信号为3到4V的同频率，不失真的正弦波信号。
精度为8位，负载500Ω。
（3）发挥部分（2）中，若输出成为直流，电路如何更改。
三．设计方案及论证3.1 基础部分方案一（1）用加法器实现2位乘法电路。
设两位二进制分别为A1A0和B1B0，输出为S3S2S1S0。
计算过程如图2-1。
图2-1 两位二进制乘法相乘可以用与门（74LS08）或译码器(74LS138) 实现。
基于CPLD的高精度全数字锁相环
２重 庆 电 力 科 学 试 验 研 究 院 ， 庆 ４ １２ ） ． 重 ０ ３ １
摘
‘
要 ：针 对 由 电 力 系 统 工 频 信 号 频 率 波 动 导 致 的 不 能 同 步 采 样 从 而 影 响 电 参 量 测 量 精 度 的 问
题 ， 出 以 ７ ＨＣ ９ 提 ４ ２ ７为核 心 设 计 高精 度 的 全 数 字 锁 相 环 （ Ｄ Ｌ ） 路 ， 现 精 密 跟 踪 锁 定 待 测 信 号 频 率 Ａ Ｐ Ｌ电 实 和 相 位 ， 在 Ｃ Ｌ 中 实现 。本 文 推 导 Ａ Ｐ Ｌ在 频 率 跳 变 时 的锁 定 时 间 表 达 式 ， 析 影 响 锁 定 速 度 和 精 并 ＰＤ ＤＬ 分
ＸＩ ＯＮＧ Ｘｕｅ Ｈａ ， ｉ ＦＵ Ｚ Ｈｏ ｇ ， Ｓ ｅ ｇ ｈｉ ｎ ＬＩ ｈ ｎ Ｆａ ｇ ， Ｉ ｎ Ｌ Ｎ Ｗ ｅ ｉ
ｆ ． ｔｔ ｙ Ｌ ｂ ｒ ｔｒ ｆ Ｐ ｗｅ ｒ ｎ ｍｉｓｏ ｑ ｉ ｍｅ ｔ＆ Ｓ ｓ ｍ ｅ ｕ ｔ ｎ Ｎ ｗ Ｔ ｃ ｎ ｌｇ Ｓ ａ ｅ Ｋｅ ａ ｏ ａ ｏｙ ｏ ｏ ｒ Ｔ ａ ｓ ｓ ｉｎ Ｅ ｕ ｐ ｎ １ ｙｔ ｅ Ｓ ｃ ｒ ｙ ａ ｄ ｅ ｅ ｈ ｏｏ ｙ ｉ
Ｃｈ ｇ ｉ Ｕｎｉｅ ｓｔ Ｃｈｏ ｇ ｎ ４ ０３ ， ｉ ａ； ｏｎ ｑｎｇ ｖ ｒｉｙ， ｎ ｑｉｇ ００ ０ Ｃｈ ｎ
２ Ｅｅｔｃ Ｐｗ ｒｅｐ ｒ ｅ ｔ ｅｅｒｈ Ｉｓｔｔ ｏ ｈ ｎｑｎ ，Ｃ ｏｇｉｇ４ １２ Ｃ ｉａ ． ｌｃ ｏ ｅ ｘ ｅｉ ｎａ Ｒ ｓａｃ ｎｔｕ ｆＣ ｏｇｉｇ ｈ ｎｑｎ ０ ３， ｈｎ） ｉ ｒ ｍ ｌ ｉｅ １
Ａｂ ｔａ ｔ Ｔ ｅ ｆ ｑ ｅ ｃ ｆ ｐ ｗｅ ｙ ｔ ｍ ｆ ｎ ｗａ ｅ ｎ ｈ ｓ ａｆ ｃｓ ｔ ｅ ａ ｃ ｒ ｃ ｆ ｍｅ ｓ ｒｍｅ ｔ ｓ ｒ ｃቤተ መጻሕፍቲ ባይዱ： ｈ ｒ ｕ ｎ ｙ ｏ ｏ ｒ ｓ ｓｅ ｏ ｅ ｖ ｓ ａ ｄ ｔ ｉ ｆ ｔ ｈ ｃ ｕ ａ ｙ ｏ ａ ｕ ｅ ｎ ．Ａｉ ｎ ｔｔ ｉ ｐ ｏ ｌｍ，ｔ ｉ ｅ ｅ ｍｉｇ ａ ｈ ｓ ｒ ｂｅ ｈｓ
基于CPLD数字密码锁的设计
目录第一部分设计概述 (2)第二部分系统组成及参数说明2.1 密码锁具体功能 (3)2.2 验证密码锁功能的具体操作 (3)2.3 对应开发板按键图 (4)2.4 系统组成 (5)2.5 顶层模块图 (6)第三部分完成情况与实际参数 (7)第四部分结构设计4.1 液晶模块 (8)4.2 控制模块 (10)4.3 键盘输入模块 (17)4.4 音乐与报警模块 (20)第五部分设计方法与实现步骤 (23)第六部分设计特点 (24)第七部分总结 (25)附：编译报告 (26)基于cpld电子密码锁的设计第一部分：设计概述锁可以说是使我们日常生活中的必须品。
它的用处相当广泛，小到个人财物，大到国家机密都离不开它。
我们生活中的锁分为机械锁和电子锁两种。
现在绝大多数人家的大门使用的是机械锁，但是机械锁的弊端可不少。
其一，机械锁具有一定的体积，且大多数为金属制品，每次上锁，开锁后拿在手里不方便且有一定的重量。
其二，机械锁只能是一把钥匙对应一把锁，且钥匙容易丢失或被盗。
其三，电子密码锁通常有报警功能，而机械锁通常不具备报警功能。
随着电子密码锁的发展和制作成本的降低，数字密码锁大众化的时代即将到来。
该密码锁为四位的带液晶提示和报警功能的密码锁。
它的设计基于VHDL 语言，在CPLD开发板上实现其功能。
它的大体功能如下：在进行每个菜单操作时，液晶均会给出操作提示，在按下确认键之后液晶会给出判定的结果。
在解锁或改变密码时若连续三次输错密码，则判断为恶意开锁，此时扬声器将给出5秒的报警音，锁将自动被锁死，只有待拥有更高权限的管理员进行系统复位之后才可重新启用该锁，数码管会给出当前已经连续输错密码的次数，以便用户做到心中有数；该密码锁的应用领域非常广泛。
它可以应用在家庭中以代替防盗门，密码由户主设定，这样人们不用到哪兜里都要装着一串钥匙了，且不要到处小心把钥匙对了，密码记在脑子里，方便且使用。
它还适合用在有多人工作的地方，比如公司里的一个工作小组，多人共用一间办公室，若在办公室的门上安装了电子密码锁来控制门的开关，工作组的成员进出都变得非常方便。
用C与LCD设计电子密码锁
用C与LCD设计电子密码锁电子密码锁是一种被广泛应用于保险柜、家庭、车辆等领域的安全保障设备，其主要作用是通过输入密码来控制对锁具的开启或关闭，从而实现保护财产或保密信息的目的。
传统的机械密码锁存在开锁难度大、安全系数低等问题，而采用电子密码锁则可以提高锁具安全性和使用效率，同时也便于管理和维护。
本文主要介绍如何使用C语言与LCD屏幕设计一款简易型的电子密码锁，通过本文的学习，读者可以了解到电子密码锁的基本工作原理、使用C语言编写电子密码锁的步骤和技巧。
一、电子密码锁的基本工作原理电子密码锁的基本工作原理是利用微控制器来读取输入密码信息，并通过驱动机械锁芯或电磁锁来控制锁具的开合。
其基本组成部分包括输入模块、控制模块、输出模块和显示模块。
输入模块：主要包括按键和其他输入设备，如指纹识别模块等，输入模块的主要作用是将用户输入的密码或指纹信息传递给控制模块进行处理。
控制模块：由集成电路组成，主要包括微控制器、存储器芯片、时钟和计数器等组件，控制模块的主要作用是处理输入密码信息，判断密码是否正确，并控制锁具的开合。
输出模块：主要由锁芯或电磁锁组成，输出模块的主要作用是根据控制信号控制锁具的开合。
显示模块：主要由LED指示灯或LCD屏幕组成，显示模块的主要作用是提供状态信息或操作提示，便于用户掌握设备状态和使用情况。
二、使用C语言与LCD屏幕设计电子密码锁的步骤1. 确定硬件平台：首先需要确定硬件平台，确定所需要使用的单片机、LCD屏幕和其他元器件，根据需要分析各组件之间的连接方式和通信协议，确定接口引脚及功能。
2. 编写程序框架：在确定硬件平台后，需进一步分析各硬件模块之间的联系和功能，根据这些信息编写程序框架和主函数，从而确定程序模块和实现功能。
3. 定义变量和常量：根据程序需要，定义所需的变量和常量，包括控制信号、密码变量、开关状态等，对于比较复杂的程序还需要定义结构体和数组等数据类型。
4. 设计用户界面：编写相应的用户界面程序，包括LCD屏幕上的菜单和输入界面，需要根据实际需求，选择合适的字体和图标等显示效果。
项目十三 电子密码锁的设计
二、项目资讯
电子密码锁由矩阵键盘接口电路、密码锁的控制电 路、数码显示电路等模块组成。
能进行密码输入，显示、清除输入数字，密码修改、 存储等功能，并进行密码核对、解除电锁。
三、项目分析
1.系统功能分析
1、 数据输入：每按一个数字键，就输入一个数值，并在 显示器上的最右方显示出该数值，并将先前已经输入的数 据依序左移一个数字位置。
五、项目评价与总结提高
2.项目总结
本该设计采用了层次化、模块化的设计方法，先创建子模块，再 进行顶层设计。
Quartus II原理图VHDL混合设计的一般步骤为：建立编辑子模 块VHDL文件、子模块编译、子模块仿真、子模块生成图元、 顶层原理图设计、顶层编译仿真及编程下载等。
3.拓展与提高
在现有功能的基础上，增加2位密码。 增加一个退位清除密码的功能，当输入一个数字，可按退位
1. 了解电子密码锁的原理 2. 掌握多位共阳数码管动态扫描显示驱动及编码。 3. 掌握矩阵键盘的原理及键值编码方法 4. 掌握层次化设计方法。
1. 技能掌握由VHDL程序生成原理图元件的方法 2. 掌握复杂时序逻辑电路的层次性设计方法 3. 掌握原理图及VHDL混合设计方法
1. 学生的沟通能力及团队协作精神 三 职业素养 2. 良好的职业道德
密码输入模块的仿真结果
四、项目实施——1. QuartusⅡ VHDL设计输入法
密码处理模块的仿真结果
四、项目实施——1. QuartusⅡ VHDL设计输入法
输入显示模块的仿真结果
四、项目实施——1. QuartusⅡ VHDL设计输入法
(4) 建立编辑顶层原理图设计文件
右键点击key.vhd，在弹出的菜单中选择Create Symbol Files for current File，创建key.vhd文件的图元
基于CPLD的数字密码锁设计
基于CPLD的数字密码锁设计
周殿凤
【期刊名称】《信息化研究》
【年(卷),期】2011(0)4
【摘要】介绍了以复杂可编程逻辑器件CPLD为核心,运用VHDL语言在QuartusII7.2环境下设计的数字密码锁。
该电路安全性高、体积小、设计成本较低,具有广泛的应用前景。
【总页数】3页(P12-13)
【关键词】CPLD;密码锁;键盘电路
【作者】周殿凤
【作者单位】盐城师范学院物电学院
【正文语种】中文
【中图分类】TP277
【相关文献】
1.基于CPLD的智能密码锁设计与实现 [J], 颉洪睿;孙丹丹;魏学军
2.基于STC89C52数字密码锁的设计 [J], 谭菊华;章小宝;黄灿英;
3.一种基于单片机和CPLD的无线密码锁设计 [J], 高阳;李国栋;范君
4.基于数字电路的密码锁设计与实现 [J], 张玉娟;梁伟超
5.基于CPLD的电子密码锁设计 [J], 范柳絮;李宏;陈娟;谷志敏
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖南工程学院课程设计任务书课程名称：嵌入式系统题目：基于CPLD的数字锁专业班级：电子信息0781学生姓名：李武指导老师：陈军根审批：任务书下达日期 2011 年01月02 日设计完成日期 2011 年 01月21日目录一.设计总体思路 (6)1.1基本原理 (6)1.2总设计框图 (6)二.单元电路设计及模块仿真 (7)2.1消除抖动模块 (7)2.2键盘扫描模块 (9)2.3七段数码显示电路模块 (10)2.4译码电路模块 (12)2.5 密码控制电路模块............................. . (15)2.6 总电路 (17)三.编程下载 (18)四.总结与体会 (21)五.参考文献 (22)一、总体设计思路1.1基本原理：本次设计我把逻辑功能划分为两个大的模块：控制部分和处理部分。
控制模块是整个系统的控制核心，负责接收其模块传来的输入信号，再根据系统的功能产生相应的控制信号送到相关的模块。
具体操作如下：密码预先存入寄存器中，开锁时，输入密码存入另一寄存器中，当按下“确定”键时，启动比较器，比较两个寄存器中的内容，当结果相同时M＝1，LT绿灯亮，并开锁;当结果不同时M＝0，LF红灯亮，不开锁。
用户需要修改密码时，先开锁，再按“设定密码”，清除预先存入的密码，通过键盘输入新的2位十进制数，然后再按下确定键完成操作。
1.2总设计框图如下：二、单元模块设计2.1 消除抖动模块我们使用的按键通常都是机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。
因而在闭合及断开的瞬间均伴随有一连串的抖动（如下图所示）。
然而，抖动时间的长短由按键的机械特性决定,一般为5ms～10ms。
这是一个很重要的时间参数,在很多场合都要用到。
在这里，我们用软件去除抖动。
当检测到键闭合时，执行一个延时程序产生数毫秒的延时，让前沿弹跳消失后再检测闭合；当发现键松开后，也给数毫秒的延时，当后沿弹跳消失后，再检测下一个键的输入。
或者当前沿弹跳消失后，将检测到的信号所存，然后再输出，这样就不需要后沿延时了。
消除抖动的电路封装图如下：程序如下：LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_arith.ALL;USE ieee.std_logic_unsigned.ALL;LIBRARY altera; --抖动USE altera.maxplus2.ALL;ENTITY lwdou ISPORT( CLK,lwin : IN STD_LOGIC;lwout : OUT STD_LOGIC );END ;ARCHITECTURE a OF lwdou ISsignal Vcc, INV_B : std_logic ;signal A0, A1 : std_logic ;signal B0, B1 : std_logic ;BEGINVcc <= '1' ;INV_B <= not lwin ;dff1 : dff PORT MAP (d =>Vcc , q => A0 , clk => CLK, prn => Vcc, clrn => INV_B );dff2 : dff PORT MAP (d =>Vcc , q => A1 , clk => CLK, prn => Vcc, clrn => INV_B );process (CLK)beginif CLK'EVENT and CLK='1' thenB0 <= not A1;B1 <= B0;end if ;end process ;lwout <= not (B1 and not B0);END ;消抖电路的仿真波形图如下：2.2 键盘扫描模块我们在键盘的四列输入口中输入一个低电平时钟扫描，当有按键被打下时，对应的行被键接通也呈现低电平状态，然后将此输入输出信号输出到键盘编码就可以进行键盘按键识别了。
键盘扫描封装图如下：该模块程序如下：LIBRARY IEEE; --键盘扫描USE IEEE.std_logic_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL ;USE IEEE.STD_LOGIC_UNSIGNED.ALL ;ENTITY LWSM ISPORT (CLK : IN STD_LOGIC ;SM : OUT STD_LOGIC_VECTOR (4 downto 1) );END ;ARCHITECTURE a OF LWSM ISSignal M : STD_LOGIC_VECTOR(2 DOWNTO 1);SIGNAL N: STD_LOGIC_VECTOR(4 DOWNTO 1);BeginPROCESS (CLK)BeginIF CLK'Event AND CLK='1' THENN <= N+1;M <=N(4 DOWNTO 3);END IF;END PROCESS;SM <= "1110" WHEN M=0 ELSE"1101" WHEN M=1 ELSE"1011" WHEN M=2 ELSE"0111" WHEN M=3 ELSE"1111";END ;键盘扫描电路的仿真波形图：2.3 七段数码显示电路模块本模块我们通过串行扫描方式驱动LED数码管,可较少地占用可编程器件资源;并利用MAXPLUS Ⅱ对动态扫描LED显示电路进行仿真。
显示电路模块封装图如下：程序如下：LIBRARY IEEE;--显示模块USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY LWDISP ISPORT( dispin1 :IN STD_LOGIC_VECTOR(6 DOWNTO 0);dispin2:IN STD_LOGIC_VECTOR(6 DOWNTO 0);CLK : IN STD_LOGIC; E:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);BT : OUT STD_LOGIC_VECTOR(1 DOWNTO 0));END;ARCHITECTURE ONE OF LWDISP ISSIGNAL N:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINPROCESS(N)BEGINCASE N ISWHEN "00"=>BT<="01";E<=dispin1;WHEN "01"=>BT<="10";E<=dispin2;WHEN OTHERS=> NULL;END CASE;END PROCESS;PROCESS(CLK)BEGINIF CLK'EVENT AND CLK='1'THENN<=N+1;END IF;END PROCESS;END;显示电路模块的仿真波形图如下：2.4 译码电路模块本模块上接键盘扫描模块，下接七段数码显示电路模块。
主要功能是实现键盘的译码。
该模块封装图如下：LIBRARY IEEE;--译码模块USE IEEE.STD_LOGIC_1164.ALL;ENTITY LWcode ISPORT(LWX:IN STD_LOGIC_VECTOR(2 DOWNTO 0);LWY:IN STD_LOGIC_VECTOR(3 DOWNTO 0);LWXT:IN STD_LOGIC;LWC,LWD:OUT STD_LOGIC_VECTOR(6 DOWNTO 0):="0111111";LWCO,E1,F1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END LWcode;ARCHITECTURE yima OF LWcode ISSIGNAL E: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL F: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL S,EN,EN1: STD_LOGIC;BEGINPROCESS(LWX,LWY)VARIABLE xy: STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINxy:=(LWX&LWY);IF LWXT='1'THENCASE xy ISWHEN"1101110"=>E<="0000";E1<=E;LWC(6 downto 0)<="0111111";WHEN"1101101"=>E<="0001";E1<=E;LWC(6 downto 0)<="0000110";WHEN"1101011"=>E<="0010";E1<=E;LWC(6 downto 0)<="1011011";WHEN"1100111"=>E<="0011";E1<=E;LWC(6 downto 0)<="1001111";WHEN"1011110"=>E<="0100";E1<=E;LWC(6 downto 0)<="1100110";WHEN"1011101"=>E<="0101";E1<=E;LWC(6 downto 0)<="1101101";WHEN"1011011"=>E<="0110";E1<=E;LWC(6 downto 0)<="1111100";WHEN"1010111"=>E<="0111";E1<=E;LWC(6 downto 0)<="0000111";WHEN"0111110"=>E<="1000";E1<=E;LWC(6 downto 0)<="1111111";WHEN"0111101"=>E<="1001";E1<=E;LWC(6 downto 0)<="1100111";WHEN"0111011"=>LWCO<="1010";WHEN"0110111"=>LWCO<="1011";WHEN OTHERS=>E<="0000";E1<=E;LWC(6 downto 0)<="0111111";END CASE;ELSIF LWXT='0'THENCASE xy ISWHEN"1101110"=>F<="0000";F1<=F;LWD(6 downto 0)<="0111111";WHEN"1101101"=>F<="0001";F1<=F;LWD(6 downto 0)<="0000110";WHEN"1101011"=>F<="0010";F1<=F;LWD(6 downto 0)<="1011011";WHEN"1100111"=>F<="0011";F1<=F;LWD(6 downto 0)<="1001111";WHEN"1011110"=>F<="0100";F1<=F;LWD(6 downto 0)<="1100110";WHEN"1011101"=>F<="0101";F1<=F;LWD(6 downto 0)<="1101101";WHEN"1011011"=>F<="0110";F1<=F;LWD(6 downto0)<="1111100";WHEN"1010111"=>F<="0111";F1<=F;LWD(6 downto 0)<="0000111";WHEN"0111110"=>F<="1000";F1<=F;LWD(6 downto 0)<="1111111";WHEN"0111101"=>F<="1001";F1<=F;LWD(6 downto 0)<="1100111";WHEN OTHERS=>E<="0000";E1<=E;LWD(6 downto 0)<="0111111";END CASE;END IF;END PROCESS;END;译码电路的仿真波形图如下：2.5 密码控制电路模块密码控制电路是本次课题设计的核心部分，我们通过密码控制来断定数字锁的开或关。