探究晶振电路的原理及匹配方法

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

探究晶振电路的原理及匹配方法

摘要文章详细阐述了晶振电路的基本原理、晶振电路的构成和设计,仅供参考。

关键词晶振电路;基本原理;组成方式

振荡电路属于单片机结构中的“脉搏”,给单片机机构带来精准的时基。若振荡电路运行频率产生误差,会使得计时不精确,甚至通信无法同步。晶振电路在单片机结构中起到了非常关键的作用。

1 水晶材质的基本性能

晶体振荡器是结构借助石英晶体的压电性能加工成的一种谐振设施,其基本组成为:从一个石英晶体中顺着特定方位角切出薄片,在其两个对立面上涂抹银层当作电极,在各个电极中各焊一条引导连接至管脚上,然后添加封装外壳,这样便组成了石英晶体振荡器,简称作石英晶体、晶体或是晶振。这个产品通常以金属外壳包装,还有借助玻璃壳、陶瓷和塑料包装的。

在若干个具备压电性能的晶体内,石英晶体属于无线通信设施中最为有效的材料之一。其机械性能高,物理化学特性可靠,内部耗损少等,用其制出的产品被普遍使用到频率管理及频率选取电路内。石英片的采集角度不同,它的压电性能、弹性性能以及强度性能也将不一样,其制出的谐振器特性也会不同,当前已经研究多了几十种有效的切割方法。

2 石英晶体电路的基本原理

在单片机上采用的晶振电路叫作皮尔斯谐振器,如图1所示。

众所周知,晶振电路重点由决定晶振频率的选频系统及保持晶振的正反馈扩大器构成,这个电路把直流电能转变成特定波形的交变晶振信号。在单片机中,反相器是主动部件,对输入信号实现反相与扩大,晶振和负载电容(包含CL1、CL2、CL3)构成了反馈系统。因为反相器中显现区域狭小,极易产生抖动,因此,加上RF引进直流负反馈,促使反相器运行在线性区域(如图2所示)。此时,运行于线性区域的反向器就相当于是反相扩大器。RF还给反向器带来直流偏置,让电路的灵敏性得到提高。

反馈晶振电路稳定运行一定要符合三点内容:起振条件、均衡条件以及正常条件。要实现晶振状态,晶振电路幅值与相位都要符合特定的条件,叫作巴克豪林依据:

A(f)=|A(f)|×ejfα(f)

B(f)=|B(f)|×ejfβ(f)

|A(f)·B(f)|≥1

α(f)+β(f)=2nπ(n=0,1,2,3......)

式中,A(f)属于扩大器的部分,为这一闭环结构带来能量以维持其晶振;B(f)为反馈系统,影响到晶振电路的频次。

晶振电路中闭环增效要超过1,同时,相位是2nπ。即晶振电路要确保处在正反馈条件。

2.1 起振条件

刚连接电源时,电路内存在诸多电扰动,可是,唯有频率是谐振角频率的分量方可经过选频系统出现很强的反馈电压。利用主动部件的扩大与反馈,晶振电压幅度进一步增加。在起振阶段,直流电源填充的能量也能够超过整個环路耗损的能量。

2.2 平衡环节和平衡条件

由于扩大器线性扩大的范围存在局限新,伴随输出振幅加大,扩大器将从扩大区进到饱和区和截止区,其扩大能力不断降低。当扩大器增益降低而造成闭环增益降低至1时,振幅的增加过程会停止,晶振电路实现平衡,进到等幅晶振状态。这时,直流电源填补的能量恰好抵除整个环路消耗的能量。指电路实现晶振平衡时,晶振电路处在放大倍数是1的正反馈条件下,即:

|A(f)·B(f)|=1

α(f)+β(f)=2nπ(n=0,1,2,3......)

2.3 平衡状态的可靠性与可靠条件

晶振电路在运行阶段,无法规避的会受到各种外部因素改变的干扰,像电源电压变化、气温改变、噪音影响等。要让振幅正常,谐振器在它的平衡点就一定要具备防止振幅改变的能力[1]。确保相位正常,需要谐振器的相频性能在晶振频率点要具备防止相位改变的能力。晶振频域性能能够符合上述要求(如图3所示),它的掺量具备高度的可靠性,因此,其构成的晶振电路存在可靠的运行频率。

3 晶振电路的构成和设计方式

IC:能够按照实用的要求随意选择,像CMOS反相器IC、专用晶振IC、大范围的信息IC内自备石英晶振门。

负载性能:晶振电路存在一个负阻性能,晶振电路负阻值一定要超过3倍的CRTSTAL电阻值,晶振电路方能够正常的运行。

电容:能够按照客户的要求选择片式和传统构造的设施,但值得注意的是,选取使用在高频和低消耗中的设施,选择NP0系统的气温系数设施。

PCB:要符合高频的应用场所及极可能减少电路的分布参量,大范围接地以及一点式接地计划的使用。有必要时需注意对EMI的维护。

石英振荡器XTAL:频率超过1M赫兹的振荡器,要选择ATMODE,能够按照客户的要求选用适宜的外形发小及封装的晶体。关键的电性指标有:FL、ESR中CLOCK要求选择FL与公差,并根据Cg/Cd值,运算获得CL=Cg*Cd/(Cg+Cd)=Cs(其中,Cs是电路布局杂散电容)。

ESR:运行气温范围的频次公差,Ω。

准确的选择Cg/Cd值,会有助于晶振电路的运行可靠,并可以让晶振频率符合应用的CLK需要。

4 结束语

在单片机结构中,晶振电路的有效性、可靠性以及精准性,对系统工作有着较大的作用。在对时间准确度要求较高的使用中,晶体电路的相匹配程度检测与调整是不可或缺的重要过程。希望经过文章的分析让人们对晶振电路有更为全面的了解,电路规划能力得到有效提高。

参考文献

[1] 涂虬,熊熙烈.用于实时时钟的32.768kHz晶振电路Multisim13仿真实现[J].上饶师范学院学报,2015,35(3):33-37.

相关文档
最新文档