嵌入式系统架构 硬件与软件 2013

嵌入式处理器的分类 • 处理器的种类
– GPP – FPGA – SoC – ASIC
GPP——主流嵌入式处理器 • • • • • ARM MIPS DSP X86 其他
ARM处理器 • ARM特点 -引入Thumb指令、 Jazelle技术、 DSP指令、嵌入式ICE-RT逻辑 • ARM系列 -ARM7、ARM9、ARM10、SecurCore、 ARM11、Cortex-A、Cortex-M、Cortex-R • ARM指令集 -V1——V11
RISC基本设计思想 • 减小CPI（cycles per instruction）； • 精简指令集:保留最基本的,去掉复杂、 使用频度不高的指令； • 采用Load/Store结构，有助于大大减少 指令格式，统一了存储器访问方式； • 采用硬接线控制代替微程序控制。
RISC处理器的特点 • • • • CPI接近于1，大多数指令单周期完成 Load/Store指令结构 硬接线控制器 寻址方式少，指令格式少且规整，指 令长度统一(32bit)，便于提高流水线 效率 • 有助于编译优化代码
Cortex-A15结构
MIPS处理器 • 无内部互锁流水级的微处理器 (Microprocessor without interlocked piped stages) • 设计理念：强调软硬件协同提高性能， 同时简化硬件设计 • 机制：尽量利用软件办法避免流水线 中的数据相关问题 • 基于流水线工作
MIPS1074K核的结构框图
DSP • 目的 -提高 y(n) h(i) * x(n i) 计算能力 i • 特点 -（改进）havard总线结构 -多总线结构 -硬件乘法器 -硬件支持循环运算 -适用于信号处理的特殊指令
DSP厂家 • • • • • TI ADI Freescale Agere（被并入LSI） 其他
FPGA-现场可编程门阵列 基本特点：
• 采用FPGA设计ASIC电路(专用集成电路)，用户不需要 投片生产，就能得到合用的芯片。 • FPGA可做其它全定制或半定制ASIC电路的中试样片。 • FPGA内部有丰富的触发器和I/O引脚。 • FPGA是ASIC电路中设计周期最短、开发费用最低、风 险最小的器件之一。 • FPGA采用高速CMOS工艺，功耗低，可以与CMOS、 TTL电平兼容。
螺旋模型
存在一个按步骤开发系统的工作程序，并且贯穿各个步骤获取反馈并 加入到工作程序之中
产品 概念
初步需求分析 创建体系 结构设计 开发体系结构 工作版本 加入反馈 交付体系结构 工作版本 审查并获得 反馈 加入 反馈
第1阶段：创建体系结构
交付体系结构 最终版本 开发（实现） 系统
第2阶段:实现体系阶段
输入输出 接口电路
人 机 交 互 接 口 ： LCD/触 摸 屏 、 键 盘 、 鼠 标
嵌入式系统结构与模型
嵌入式设计
宇宙大爆炸模型
在开发一个系统之前或者在开发过程中，基本上没有安排好规划或 工作程序
编码与改错模型
定义了产品需求，但在开始开发之前没有安排好正式的工作程序
瀑布模型
存在一个按步骤开发系统的工作程序，其中一个步骤的结果流入下一 个步骤
MIPS系列
• MIPS系列处理器核 • MIPS32 4K/24k/34k/74k/1004k/1074k， MIPS64 5k/20k • MIPS指令系列 • 通用处理器指令体系MIPS I、MIPS II、 MIPS III、MIPS IV到MIPS V • 嵌入式指令体系MIPS16、MIPS32到 MIPS64
嵌入式系统的特征
专用性：只执行特定功能 软硬件一体化：以微控制器、外围器件为中心，系统构 成可大可小 高可靠：在恶劣的环境或突然断电情况下，系统仍能正 常工作 实时性：实时处理能力及实时反映能力 软件固化：软件代码一般都固化在只读存储器或闪存中
嵌入式系统结构与模型 粗略划分：
CISC的缺点 • 指令集虽大，但指令使用频度不均衡； 20%/80%定律：20%的指令的使用时 间占80%的运行时间；常用指令数仅 占指令集总数的10-20%。 • 微程序控制器制约了速度提高，因为 存放微码的存储器速度比CPU慢5-10 倍；CPI很大； • CISC不利于先进指令级并行技术的采 用
第3阶段：测试阶段
审查和测试系统
第4阶段：维护阶段
交互及维护系统
嵌入式系统设计与开发生命周期模型
第二部分：嵌入式硬件 • • • • 嵌入式处理器 嵌入式系统总线 嵌入式系统存储器 嵌入式系统I/O
嵌入式处理器的发展 • 体系结构的发展 • VLSI工艺的改进（摩尔定律）
20世纪80年代 中后期 20世纪90年代 初期 0.8 - 0.5 m <100 MHz >2M 8/16/32bit 20世纪90年代 中后期 0.5 – 0.35 m <200 MHz >5M 8/16/32bit 21世纪 初期 0.25 - 0.02 m < 2GHz >22M 8/16/32/64bi t
FPGA厂家 • • • • • • Altera，开发平台是Quartus II Xilinx 开发平台是ISE Actel ，开发平台是Libero Lattice Atmel 其他
Altera
高端FPGA： Startix10、Startix V Startix IV、Startix III Startix II
RISC处理器典型 • • • • • • SUN公司的SPARC MIPS公司的SGI:MIPS HP公司的PA-RISC IBM，Motorola公司的PowerPC DEC、Compac公司的Alpha ARM系列处理器
CISC和RISC的简单对比 CISC
指令数
指令复杂度 指令长度 指令执行周期 指令格式
Symphony： 56311、56374、 56721、56725等
Agere DSP(LSI)
T2xxx
SP2704
DSP16K DSP16h
X86系列
主要由AMD，Intel，NS，ST等公司提 供，如：Am186/88、Elan520、嵌入式 K6，386EX、STPC等。
主要应用在工业控制、通信等领域。 国内由于对X86体系比较熟悉，得到广泛 应用，特别是嵌入式PC的应用非常广泛。
Cortex-M系列 • • • • 更低的功耗，更长的电池寿命 更低的硅成本 更快的软件开发和重用 更有竞争力的产品
Cortex-M4结构
Cortex-A系列 • • • • 广泛支持媒体编解码器 低功率设计，支持全天浏览和连接 支持 ARM 的第二代多核技术 支持Thumb-2、TrustZone、Jazelle等技 术 • 主要应用于数码家电、汽车、上网本、激 光打印机、路由器、无线基站、服务器等 领域
嵌入式系统架构
提纲
嵌入式系统导论 嵌入式硬件 嵌入式软件
嵌入式系统设计
第一章：嵌入式系统导论
• • • • 什么是嵌入式系统 嵌入式系统的特征 嵌入式系统结构与模型 嵌入式系统设计
什么是嵌入式系统
根据电气工程师协会(IEEE)的一个定义： 嵌入式系统是用来控制或监视机器、装置或工厂等的大 规模系统的设备。 国内普遍的定义： 嵌入式系统是以应用为中心，以计算机技术为基础，并 且软硬件可裁剪，适用于应用系统对功能、可靠性、成 本、体积、功耗有严格要求的专用计算机系统。
TI DSP
多核 浮点 定点 ‘C1x
ADI DSP
多核 低价 定点 218x
Freescale DSP
StarCore：
多核：MSC8122、MSC8156、MSC8256等 单核：MSC8151、MSX8251等 高性价比：MSC7116、MSC8113等
DSC： MFC56F84XX、MFC56F83XX DSP56F82XX等
软 软 件 件
应用软件层 系统软件层
操作系统
实 时 操 作 系 统 (RTOS) 设备驱动程序、硬件抽象层 (HAL)、 板 级 支 持 包 (BSP)
中间层
硬件Biblioteka Baidu
硬件
电源 管理 处 理 器 /ARM核 及其片内外设
看门狗及 复位电路
硬件层
内 存 ： Flash、 E2 PROM、 SRAM 、 SDRAM
超标量处理器性能 • CPI性能 -指令级并行性 -体系结构字长宽度 -指令窗口大小 -并行性开发策略 • 时钟频率 -关键路径时延
超标量体系结构代表 • • • • • Intel的Pentium处理器 IBM和Motorola的PowerPC 604 Sun的SPARC64 X LSI的ZSP200，ZSP400，ZSP600 ADI的TigerSHARC
中端FPGA： Arria10、Arria V Arria GX、Arria II
低成本FPGA： Cyclone 、Cyclone V Cyclone IV、 Cyclone III Cyclone II
Xilinx
Actel
• IGL002 -低功耗、稳定性、安全性 -最多数目的收发器、GPIO、PCI • IGLOO -功耗最低的FPGA系列 -Flash*Freeze技术 • ProASIC3 -低功耗 -可以提供可驱动ARM的内核
• • • • 嵌入式处理器 外围设备 嵌入式操作系统(可选) 嵌入式应用软件
稍细划分：
• • • • • • 嵌入式处理器 外围设备 驱动程序 嵌入式操作系统 应用接口 嵌入式应用软件
执 执 行 行 机 构 机 构
驱动器1 驱动器2 被控对象 .... 驱动器n 应用层
传感器1 传感器2 .... 传感器n 用 户 应 用 程 序 (文 件 系 统 、 图形用户应用程序接口)
Soc
基本概念：
SOC
制作工艺 主频 晶体管个 数 位数
1 - 0.8 m < 33 MHz > 500K 8/16bit
体系结构的发展 • • • • CISC RISC 第二代RISC 后RISC和可重构处理器时代
CISC处理器的特点 • 指令格式不固定，指令可长可短， 操作数可多可少； • 寻址方式复杂多样，操作数可来 自寄存器，也可来自存储器； • 采用微程序控制，执行每条指令 均需完成一个微指令序列； • CPI > ５，指令越复杂，CPI越 大。
VLIW体系结构代表 • • • • • Philip的Trimedia Equator的MAP-CA Chromatic的Mpact TI的TMS320C66xx Intel和HP的IA－64
TMS320C66xx结构框图
后RISC和可重构处理器 • 特征 -系统架构可配置 -DSP的灵活性和硬连线的专用性相结合 • 例子 -Tensilica的Xtensa LX可配置处理器 -Altera的Nios
RISC
只取最常用指令
低 短、固定 1CPI 简单
多
高 变化 变化 复杂
寻址方式
主存访问指令 寄存器数量 译码方式
多
多 一般 微程序控制
少 load/store
大量 硬件电路
第二代RISC——并行性的提高
• 时间并行性 -超流水线结构 • 空间并行性 -多指令发射 -多指令操作
超流水结构 • 特点 -增加流水线深度 -减少关键路径中每级流水的时间 • 缺点 -引入更多寄存器，增加面积开销 -增加时钟歪斜 -增加流水线冲突和流水线中断的开销
多指令发射 • 面临问题 -如何保持应用程序语义的正确性 • 典型结构 -MIMD -超标量结构 -数据流技术
超标量结构 • 处理器内部集成几条功能和特性完全相 同的执行流水线的体系结构 • 采用时序指令流发射技术 • 指令的并行由硬件进行调度 -可用硬件资源 -数据依赖性 • 兼容性好、硬件开销大、功耗大
ZSP540内核超标量体系结构
ADSP－TS201S超标量体系
多指令操作 • 典型结构 -数据并行性——SIMD -操作并行性——VLIW -VLIW与SIMD的结合——多媒体数据处理
VLIW体系结构 • 特点 -采用水平编码技术 -指令中每个操作域可以并发进行 • 优点 -指令操作域定长，译码简单 -适合流水操作，减少CPI -编译器开发程序潜在的指令级操作并行性