数字系统设计
高级数字系统设计
高级数字系统设计数字系统已经成为现代社会中不可或缺的一部分，广泛应用于通信、计算机、工业自动化等领域。
随着科技的不断发展，人们对数字系统的要求也变得越来越高。
高级数字系统设计是为了满足这一需求而产生的，它在传统数字系统设计的基础上进行了进一步的优化和改进，以提高系统性能、降低功耗和增强可重构性。
1. 引言高级数字系统设计在数字系统领域具有重要的地位和作用。
本文将介绍高级数字系统设计的基本概念、原理和应用。
2. 高级数字系统设计的基本概念2.1 可编程逻辑器件（PLD）和可编程门阵列（GAL）可编程逻辑器件和可编程门阵列是高级数字系统设计中常用的硬件实现工具。
它们可以根据用户的要求进行编程，实现不同的逻辑功能。
2.2 时序分析与优化时序分析与优化是高级数字系统设计中的关键技术之一。
通过对时序进行准确的分析和优化，可以提高系统的稳定性和性能。
2.3 高级综合技术高级综合技术是将高级程序设计语言（如C、C++等）转化为硬件逻辑的过程。
它能够提高设计效率，缩短设计周期。
3. 高级数字系统设计的原理3.1 并行性与流水线技术并行性和流水线技术是高级数字系统设计中的重要原理。
通过合理地设计并行结构和流水线，可以提高系统的运行速度和效率。
3.2 分布式处理与多核技术分布式处理与多核技术是高级数字系统设计中常用的原理。
它们可以将任务分配给多个处理核心并行处理，提高系统的处理能力和性能。
3.3 管脚分组与布线规划管脚分组和布线规划是高级数字系统设计中的重要原理。
通过合理地进行管脚分组和布线规划，可以减少信号干扰，提高系统的可靠性和可重构性。
4. 高级数字系统设计的应用4.1 通信系统高级数字系统设计在通信系统中具有广泛的应用。
通过合理地设计和优化，可以提高通信系统的传输速率和数据处理能力。
4.2 计算机系统高级数字系统设计在计算机系统中也具有重要的应用。
它可以提高计算机的运算速度和存储容量，提升系统的整体性能。
4.3 工业自动化高级数字系统设计在工业自动化领域的应用也逐渐增多。
现代数字系统设计方法和流程
现代数字系统的设计方法专业：电力电子与电力传动学号：212012*********姓名：刘滔摘要随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航天、工业自动化、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升，它已成为当今电子技术发展的前沿之一。
现代社会电子产品更新换代的速度越来越快，传统的自下而上(Bottom-Up)的设计方法越来越适应不了这种挑战。
随着可编程逻辑器件集成规模的迅速扩大，自身功能的不断完善，以及计算机辅助设计技术的不断发展，在现代电子系统设计领域，EDA(Electronic Design Automation)技术便引起了人们的极大关注。
设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述。
相应的FPGA/CPLD器件，在EDA工具的帮助下，就可以得到最后的设计结果。
本文首先阐述了EDA技术的基本概念、发展过程和基本特征，最后着重分析EDA技术在两个不同层次上的工作流程，即电路级设计和系统级设计，引入了一种自顶向下的高层次电子设计方法。
关键词：设计方法电子系统设计EDA一、现代数字系统设计的概述EDA（Electronic Design Automation）工程是现代电子信息工程领域中一门发展迅速的新技术。
EDA的定义有广义和狭义之分，广义定义EDA包括半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印制电路板设计自动化、仿真与测试故障诊断自动化等。
狭义定义的EDA就是电子设计自动化。
EDA技术主要有四个方面：1、可编程逻辑器件，即应用EDA技术完成电子系统设计的载体；2、硬件描述语言（VHDL 或者 Verilog）。
它用来描述系统的结构和功能，是EDA的主要表达手段；3、配套的软件工具。
它用来完成电子系统的智能化设计；4、实验开发系统。
在整个EDA设计电子系统的过程中，实验开发系统是实现可编程器件下载和验证的工具，现代EDA技术是20世纪90年代初从计算机辅助设计、辅助制造和辅助测试等工程概念发展而来的。
数字系统设计知识点
数字系统设计知识点数字系统设计是计算机工程和电子工程中的重要内容，涵盖了多种关键概念和技术。
本文将介绍数字系统设计的一些基础知识点，包括数字系统的基本原理、数字电路的构建和设计、以及数字系统中常见的编码和调制技术。
一、数字系统的基本原理数字系统是由数字电路组成的，其中的信息以二进制形式表示。
数字电路由数字逻辑门组成，可以执行布尔运算。
数字系统的基本原理包括以下几个关键概念：1. 二进制系统：数字系统采用二进制表示，即使用0和1来表示逻辑状态。
二进制是一种计数系统，它只使用两个数字来表示所有的值。
2. 布尔代数：布尔代数是描述和操作逻辑关系的一种数学工具。
它基于三个基本运算：与、或和非。
布尔代数可以用于设计和分析数字逻辑电路。
3. 逻辑门：逻辑门是数字电路的基本构件，用于执行逻辑运算。
常见的逻辑门包括与门、或门、非门等。
通过组合逻辑门可以构建复杂的数字电路。
二、数字电路的构建和设计数字电路是数字系统的基础，它由逻辑门和触发器等元件组成。
数字电路的构建和设计需要考虑以下几个因素：1. 逻辑门的组合与实现：通过组合不同类型的逻辑门可以实现多种逻辑功能。
例如，与门和或门的组合可以实现任意布尔函数。
设计者需要根据具体需求选择适当的逻辑门组合。
2. 状态机设计：状态机是一种具有离散状态的数字电路。
它由状态寄存器、组合逻辑和输出逻辑组成。
设计者需要根据系统需求定义状态和转移条件，然后选择适当的触发器和逻辑门实现状态机。
3. 模时序系统设计：模时序系统是一种具有时序行为的数字电路。
它由触发器和组合逻辑构成，可以实现时序逻辑功能。
设计者需要考虑时钟信号、触发器类型和时序逻辑的实现方式。
三、编码和调制技术在数字系统设计中，编码和调制是常用的技术，用于将信息从一种形式转换成另一种形式。
1. 数字编码：数字编码用于将数字或字符等信息转换为二进制形式。
常见的数字编码包括BCD码、格雷码和ASCII码等。
不同的编码方式可以适用于不同的应用场景。
数字系统设计.pdf
PLD设计——CPLD与FPGA的区别
规模
CPLD规模一般比FPGA小，最多512个宏单元；FPGA则可以实现单片 1000万门。
速度
CPLD的速度可以比FPGA更高，其连线的延时固定，更适合做高速的应 用；FPGA的互连线为多段，延时不确定。
逻辑特点 CPLD适合做逻辑密集型的应用，FPGA适合做数据密集型的应用。 编程方式
ALTERA
XILINX
FPGA/CPLD生产商
ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列：
LATTICE VANTIS （AMD）
CPLD
其他PLD公司： ACTEL公司： ACT1/2/3、40MX ATMEL公司：ATF1500AS系列、40MX CYPRESS公司 QUIKLOGIC公司
数字系统分类
数字系统本身实现的方法很多，一般来说，可以分为 以下几种方法： PLD（可编程逻辑器件） MCU（单片机） DSP（数字信号处理器） Embedded System（嵌入式系统） 以上几种设计方法的应用场合不同，设计方法也大 不相同，应该根据不同的应用场合、成本和设计的 难度来决定使用合适的设计方法。
SO MUCH IC！
FPGA CPLD
PLD设计——PLD设计的流程
设计输入
原理图 硬件设计语言
功能仿真
验证逻辑是否正确
综合
将原理图或者硬件描述语言翻译为网表。
时序仿真
加载器件延时文件后的仿真，验证在器 件上实现后的实际性能。
不同数字系统的应用场合（4）
Embedded System（嵌入式系统）
verilog数字系统设计教程
verilog数字系统设计教程Verilog数字系统设计教程作者：XXX引言：数字系统设计是现代电子工程中非常重要的一部分。
Verilog作为一种硬件描述语言，提供了一种方便且专业的方法来设计和描述数字系统。
本教程旨在为初学者提供关于Verilog数字系统设计的详细介绍和指导。
1. Verilog简介Verilog作为一种硬件描述语言，用于描述数字系统的功能、结构和时序行为。
它类似于C语言，但更专注于硬件级别。
Verilog可以用于设计各种数字系统，例如处理器、嵌入式系统、通信设备等。
2. Verilog基本语法2.1 模块定义Verilog的基本单位是模块。
模块是数字系统的基本组成部分，可以看作是一个独立的功能单元。
模块可以包含输入、输出、内部信号以及其它子模块等。
2.2 信号声明在Verilog中，可以声明各种类型的信号，包括输入信号、输出信号和内部信号等。
信号声明定义了信号的类型、宽度和方向。
3. Verilog建模3.1 组合逻辑建模组合逻辑是数字系统中最基本的部分。
Verilog提供了各种组合逻辑建模的方法，包括逻辑运算、选择结构和多路复用器等。
3.2 时序逻辑建模时序逻辑是数字系统中需要考虑时序关系的部分。
Verilog提供了时序逻辑建模的方法，包括触发器、计数器和时序控制等。
4. Verilog仿真4.1 仿真器介绍仿真器是用于验证数字系统设计的工具。
Verilog可以与各种仿真器配合使用，用于验证设计的正确性和性能。
4.2 仿真流程仿真流程包括编写测试平台和测试用例、编译和仿真等步骤。
本节将介绍基本的仿真流程和相关技巧。
5. Verilog综合5.1 综合概述综合是将Verilog代码转换为逻辑门级描述的过程。
综合器通过将Verilog代码映射到实际的硬件库中，生成能够实现指定功能的逻辑电路。
5.2 综合流程综合流程包括综合前的优化和综合本身两个阶段。
本节将介绍综合的基本流程和主要考虑因素。
数字系统设计及实验实验报告
数字系统设计及实验实验报告一、实验目的数字系统设计及实验课程旨在让我们深入理解数字逻辑的基本概念和原理，掌握数字系统的设计方法和实现技术。
通过实验，我们能够将理论知识应用于实际，提高解决问题的能力和实践动手能力。
本次实验的具体目的包括：1、熟悉数字电路的基本逻辑门、组合逻辑电路和时序逻辑电路的设计方法。
2、掌握使用硬件描述语言（如 Verilog 或 VHDL）进行数字系统建模和设计。
3、学会使用相关的电子设计自动化（EDA）工具进行电路的仿真、综合和实现。
4、培养团队合作精神和工程实践能力，提高解决实际问题的综合素质。
二、实验设备和工具1、计算机：用于编写代码、进行仿真和综合。
2、 EDA 软件：如 Quartus II、ModelSim 等。
3、实验开发板：提供硬件平台进行电路的下载和测试。
4、数字万用表、示波器等测量仪器：用于检测电路的性能和信号。
三、实验内容1、基本逻辑门电路的设计与实现设计并实现与门、或门、非门、与非门、或非门和异或门等基本逻辑门电路。
使用 EDA 工具进行仿真，验证逻辑功能的正确性。
在实验开发板上下载并测试实际电路。
2、组合逻辑电路的设计与实现设计一个 4 位加法器，实现两个 4 位二进制数的相加。
设计一个编码器和译码器，实现数字信号的编码和解码。
设计一个数据选择器，根据控制信号选择不同的输入数据。
3、时序逻辑电路的设计与实现设计一个同步计数器，实现模 10 计数功能。
设计一个移位寄存器，实现数据的移位存储功能。
设计一个有限状态机（FSM），实现简单的状态转换和控制逻辑。
四、实验步骤1、设计方案的确定根据实验要求，分析问题，确定电路的功能和性能指标。
选择合适的逻辑器件和设计方法，制定详细的设计方案。
2、代码编写使用硬件描述语言（如 Verilog 或 VHDL）编写电路的代码。
遵循代码规范，注重代码的可读性和可维护性。
3、仿真验证在 EDA 工具中对编写的代码进行仿真，输入不同的测试向量，观察输出结果是否符合预期。
数字系统设计的基础知识
05
数字系统的测试与验证
测试策略与技术
单元测试
对数字系统的各个模块进行独立测试，确保 每个模块的功能正常。
系统测试
对整个数字系统进行测试，确保系统满足设 计要求和功能需求。
集成测试
将各个模块组合在一起进行测试，确保模块 之间的接口正常工作。
验收测试
在数字系统交付之前，对系统进行全面测试， 确保系统能够满足用户需求。
案例分析：数字钟的设计需要高精度的计时和稳定的时钟源。石英晶体振荡器的选择对数字钟的准确性 和稳定性至关重要。此外，数字钟还需要考虑功耗和尺寸，以便于在各种应用场景中实现。
案例三：数字信号处理系统的设计
01
总结词：高效灵活
02
详细描述：数字信号处理系统是一种用于处理和分析信号 的数字系统。它通常由输入预处理电路、数字信号处理器 和输出后处理电路组成。数字信号处理器执行信号的滤波 、频谱分析、去噪等处理操作。
数字系统的发展历程
电子管时代
20世纪初，电子管作为数字系统的基 本元件，实现了计算机的初步发展。
02
晶体管时代
20世纪50年代，晶体管取代电子管成 为数字系统的基本元件，推动了计算 机小型化、便携化的发展。
01
互联网时代
21世纪初，互联网技术的普及和发展， 使得数字系统在信息传输和处理方面 发挥着越来越重要的作用。
03
的计数器用于控制指令的执行顺序。
存储器
存储器是数字系统中用于存储大量二进制数据的元件。
存储器由多个存储单元组成，每个存储单元可以存储一个二进制位。
存储器可以分为随机存取存储器（RAM）和只读存储器（ROM）等类型，在计算 机和其他数字系统中有着广泛的应用，如计算机的内存和硬盘等。
fpga数字系统设计课程设计
fpga数字系统设计课程设计一、课程目标知识目标：1. 掌握FPGA数字系统设计的基本原理，理解数字系统的组成及功能；2. 学会使用硬件描述语言（HDL）进行数字电路设计和描述；3. 了解FPGA器件的结构、编程原理以及配置方法；4. 熟悉数字系统的测试与验证方法，掌握基本故障排查技巧。
技能目标：1. 能够运用所学知识，独立完成简单的数字系统设计；2. 掌握使用FPGA开发工具进行代码编写、仿真和调试；3. 学会使用示波器、逻辑分析仪等仪器进行数字电路测试与分析；4. 提高团队协作能力，学会在项目中分工合作，共同解决问题。
情感态度价值观目标：1. 培养学生对数字系统设计的兴趣，激发创新意识；2. 培养学生严谨的科学态度，养成良好的实验习惯；3. 增强学生的自信心和自主学习能力，培养面对挑战的勇气；4. 提高学生的团队合作意识，学会尊重他人，共同进步。
本课程针对高年级学生，结合学科特点，注重理论与实践相结合，旨在培养学生的实际操作能力和创新能力。
课程要求学生在掌握基本理论知识的基础上，通过实际操作，提高数字系统设计能力，为今后从事相关领域工作打下坚实基础。
课程目标的设定，既符合学生特点，又满足了教学要求，为后续教学设计和评估提供了明确的方向。
二、教学内容1. 数字系统设计基础：包括数字逻辑基础、组合逻辑设计、时序逻辑设计等，对应教材第1章至第3章内容。
- 数字逻辑基础：逻辑门、逻辑表达式、逻辑函数化简；- 组合逻辑设计：编码器、译码器、多路选择器、算术逻辑单元；- 时序逻辑设计：触发器、计数器、寄存器、状态机。
2. 硬件描述语言（HDL）：以Verilog HDL为例，学习语法、数据类型、运算符、过程语句等，对应教材第4章内容。
- 语法基础：模块定义、端口声明、信号声明；- 数据类型和运算符：基本数据类型、运算符及其优先级；- 过程语句：顺序语句、并行语句、赋值语句。
3. FPGA器件结构与编程：介绍FPGA器件的结构、编程原理、配置方法等，对应教材第5章内容。
数字系统的设计方法
数字系统的设计方法
1.自下而上的设计方法
数字系统自下而上的设计是一种摸索法，设计者首先将规模大、功能简单的数字系统按规律功能划分成若干子模块，始终分到这些子模块可以用经典的方法和标准的规律功能部件进行设计为止，然后再将子模块按其连接关系分别连接，逐步进行调试，最终将子系统组成在一起，进行整体调试，直到达到要求为止。
这种方法的特点是:
(1)没有明显的规律可循，主要靠设计者的实践阅历和娴熟的设计技巧，用逐步摸索的方法最终设计出一个完整的数字系统。
(2)系统的各项性能指标只有在系统构成后才能分析测试。
假如系统设计存在比较大的问题，也有可能要重新设计，使得设计周期加长、资源铺张也较大。
2.自上而下的设计方法
自上而下的设计方法是，将整个系统从规律上划分成掌握器和处理器两大部分，采纳ASM 图或RTL语言来描述掌握器和处理器的工作过程。
假如掌握器和处理器仍比较简单，可以在掌握器和处理器内部多重地进行规律划分，然后选用适当的器件以实现各个子系统，最终把它们连接起来，完成数字系统的设计。
设计步骤：
（1）明确所要设计系统的规律功能。
（2）确定系统方案与规律划分，画出系统方框图。
（3）采纳某种算法描述系统。
（4）设计掌握器和处理器，组成所需要的数字系统。
01数字系统设计概述
2. 按生产目的分类： ·通用集成电路； ·专用集成电路（Application
Specific Integrated Circuit, ASIC）。
3. 按实现方式（设计风格）分类： ·全定制（Full -Custom）方式； ·半定制（Semi-Custom）方式；
1.1.2 SOC 二十世纪末期，集成电路工艺技术进入 深亚微米阶段，单个芯片中已经可以容 纳包括硬件和软件整个系统，即所谓系 统级芯片（System On a Chip, SOC）。
1.2.2 设计过程
设计的过程实际上就是从概念到制 造的过程，即把高层次的抽象描述逐级 向下进行综合和实现，细化为接近物理 实现的低层次描述。在设计中应包括一 系列设计任务和相应的CAD和EDA工具。
设计过程一般由三个阶段：设计输入要求、 系统设计和设计输出要求组成。
输入规格
系统设计 工具
输出规格
集成电路的分类
1. 按工艺分类，最主要的有： ·金属氧化物半导体（Metal Oxide
Semiconductor, MOS）工艺； ·晶体管-晶体管逻辑（Transistor-
Transistor Logic, TTL）； ·发射极耦合逻辑（Emitter Coupled
Logic, ECL）。
2）自上而下的设计方法：
这种设计方法的思想是按从抽象到具体， 从概念到实现的思路和次序进行设计的， 从系统总体要求出发，自上而下地逐步 将设计内容细化，最后完成系统硬件的 整体设计。将系统的硬件设计分成3个层 次：
第一层次是对整个系统购数学模型的描述，称 为行为描述。
第二层次是采用RTL方式导出系统的逻辑表达 式，供逻辑综合使用，称为RTL方式描述。
每个阶段又分为综合、分析和验证三个步 骤。
数字系统设计 实验报告
数字系统设计实验报告1. 引言数字系统设计是计算机科学与工程中的重要领域之一。
本实验旨在通过设计一个基本的数字系统，深入理解数字系统的原理和设计过程。
本文将按照以下步骤详细介绍实验的设计和实施。
2. 实验目标本实验旨在设计一个简单的数字系统，包括输入、处理和输出三个模块。
具体目标如下： - 设计一个输入模块，用于接收用户的输入数据。
- 设计一个处理模块，对输入数据进行特定的处理。
- 设计一个输出模块，将处理结果展示给用户。
3. 实验设计3.1 输入模块设计输入模块主要用于接收用户的输入数据，并将其传递给处理模块进行处理。
在本实验中，我们选择使用键盘作为输入设备。
具体设计步骤如下： 1. 初始化输入设备，确保能够正确接收用户输入。
2. 设计输入缓冲区，用于存储用户输入的数据。
3. 实现输入函数，将用户输入的数据存储到输入缓冲区中。
3.2 处理模块设计处理模块是数字系统的核心部分，负责对输入数据进行特定的处理。
在本实验中，我们选择设计一个简单的加法器作为处理模块。
具体设计步骤如下： 1. 定义输入数据的格式和表示方法。
2. 实现加法器的逻辑电路，可以通过使用逻辑门和触发器等基本组件来完成。
3. 设计加法器的控制电路，用于控制加法器的运算过程。
4. 验证加法器的正确性，可以通过给定一些输入数据进行测试。
3.3 输出模块设计输出模块用于将处理结果展示给用户。
在本实验中，我们选择使用显示器作为输出设备。
具体设计步骤如下： 1. 初始化输出设备，确保能够正确显示处理结果。
2. 设计输出缓冲区，用于存储待显示的数据。
3. 实现输出函数，将输出数据从输出缓冲区中传输到显示器上。
4. 实验实施4.1 输入模块实施根据3.1节中的设计步骤，我们首先初始化输入设备，然后设计输入缓冲区，并实现相应的输入函数。
4.2 处理模块实施根据3.2节中的设计步骤，我们定义输入数据的格式和表示方法，然后实现加法器的逻辑电路和控制电路。
现代数字系统设计流程
现代数字系统设计流程现代数字系统的设计流程是指利用EDA开发软件和编程工具对可编程规律器件进行开发的过程。
在EDA软件平台上，利用硬件描述语言HDL等规律描述手段完成设计。
然后结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完胜利能确认。
接着利用EDA 工具的规律综合功能，把功能描述转换成某一详细目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行规律化简及优化、规律映射及布局布线，再利用产生的仿真文件进行包括功能和时序的验证，以确保实际系统的性能，直至对于特定目标芯片的规律映射和编程下载等工作。
整个过程包括设计预备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试3个设计校验过程。
现代数字系统的设计流程如图所示。
图现代数字系统的设计流程（1）设计预备在设计之前，首先要进行方案论证、系统设计和器件选择等设计预备工作。
设计者首先要依据任务要求，判明系统指标的可行性。
系统的可行性要受到规律合理性、成本、开发条件、器件供应、设计员水公平方面的约束。
若系统可行，则依据系统所完成的功能及简单程度，对器件本身的资源和成本、工作速度及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。
（2）设计输入设计输入是设计者将所设计的系统或电路以EDA开发软件要求的某种形式表示出来，并送入计算机的过程。
它依据EDA开发系统供应的一个电路规律的输入环境，如原理图、硬件描述语言（HDL）等输入等形式进行输入。
这些方法可以单独构成，也可将多种手段组合来生成一个完整的设计。
设计输入软件在设计输入时，还会检查语法错误，并产生网表文件，供设计处理和设计校验使用。
（3）设计处理设计处理是从设计输入文件到生成编程数据文件的编译过程。
这是器件设计中的核心环节。
设计处理是由编译软件自动完成。
设计处理的过程如下：① 规律优化和综合。
由软件化简规律，并把规律描述转变为最适合在器件中实现的形式。
电子数字系统设计
电子数字系统设计电子数字系统设计是指通过使用数字电路和计算机技术，来设计和实现各种电子系统的过程。
这些电子系统可以是计算机、通信设备、嵌入式系统等。
本文将介绍电子数字系统设计的基本原理和步骤，以及应用领域和设计过程中需要注意的问题。
一、电子数字系统设计的基本原理电子数字系统设计基于数字电路和计算机技术，通过使用数字信号处理、逻辑门电路和存储器等组件来实现各种功能。
它的基本原理包括以下几个方面：1. 逻辑门电路：逻辑门电路是电子数字系统设计中的基础组件，它包括与门、或门、非门等。
通过逻辑门的组合和连接，可以实现各种逻辑功能，如与、或、非、与非、或非等。
2. 编码器和解码器：编码器和解码器是将模拟信号转换为数字信号或者将数字信号转换为模拟信号的关键组件。
在电子数字系统设计中，编码器和解码器用于数据的编码和解码，以及信号的传输和接收。
3. 存储器：存储器是电子数字系统设计中的重要组件，用于存储和读取数据。
存储器可以是寄存器、RAM、ROM等，通过存储器，系统可以实现数据的存储和传输。
4. 数字信号处理：数字信号处理是电子数字系统设计中的核心技术之一，它包括数字滤波、数字调制解调、数字编解码等。
通过数字信号处理，可以对信号进行增强、调节和转换，以实现系统的功能。
二、电子数字系统设计的步骤电子数字系统设计包括以下几个步骤：1. 确定需求：在设计电子数字系统之前，需要明确系统的需求和功能。
确定系统的输入输出要求、数据处理要求和实时性要求。
2. 概要设计：根据系统的需求，进行概要设计。
确定系统的整体框架、硬件平台和软件平台。
3. 详细设计：在概要设计的基础上，进行详细设计。
包括各个模块的设计和实现，以及模块之间的连接和通信。
4. 实现与测试：根据详细设计的结果，进行系统的实现和测试。
包括硬件的制造和软件的编写，以及对系统的功能和性能进行测试。
5. 优化和改进：在实现和测试的过程中，根据系统的实际需求和性能要求，对系统进行优化和改进。
数字电路与系统设计介绍
数字电路与系统设计介绍关于数字电路与系统设计介绍如下：一、数字电路基础数字电路是处理二进制数字信号的电路，其主要特点是将信号表示为离散的二进制形式。
数字信号具有抗干扰能力强、精度高等优点。
数字电路的基本单元是逻辑门电路，它们通过组合和时序逻辑设计，实现各种复杂的逻辑功能。
二、逻辑门电路逻辑门电路是数字电路的基本单元，它根据输入信号的逻辑值来决定输出信号的状态。
常见的逻辑门电路包括与门、或门、非门、与非门、或非门等。
这些逻辑门电路可以通过不同的组合和配置，实现复杂的逻辑运算。
三、组合逻辑电路组合逻辑电路是指只包含组合关系的逻辑电路。
在组合逻辑电路中，输出信号的状态仅取决于输入信号的当前状态，而不受时间的限制。
常见的组合逻辑电路包括加法器、比较器、多路选择器等。
四、时序逻辑电路时序逻辑电路是指包含时序关系的逻辑电路。
在时序逻辑电路中，输出信号不仅取决于当前的输入信号，还与前一时刻的输入信号有关。
常见的时序逻辑电路包括寄存器、计数器、移位器等。
五、数字系统设计方法数字系统设计是指将一组特定的功能需求转化为数字电路或数字系统的方法。
数字系统设计的方法主要包括自顶向下设计和自底向上设计两种。
自顶向下设计是指从高级抽象开始，逐步向低级抽象过渡的设计方法；自底向上设计是指从底层硬件开始，逐步构建更高层次抽象的设计方法。
六、可编程逻辑器件可编程逻辑器件是一种集成电路，其内部逻辑结构可以通过编程来配置。
可编程逻辑器件的出现，使得数字系统的设计和实现变得更加灵活和方便。
常见的可编程逻辑器件包括现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）等。
七、硬件描述语言硬件描述语言是一种用于描述数字系统硬件的语言。
它使用高级语言的形式来描述数字系统的结构和行为，使得数字系统的设计和实现更加方便和高效。
常见的硬件描述语言包括Verilog和VHDL等。
八、数字系统测试与验证数字系统测试与验证是确保数字系统正确性和可靠性的重要环节。
数字系统设计
该系统看起来非常简单，但却无法用前面介绍的同步时序 电路设计方法进行设计。因为无论从接收序列的可能组合数还 是从收到“1”的个数来假设状态， 其状态图或状态表都十分庞 大。如果从接收序列的可能组合数来假设状态，则需要2 n个 状态；如果从当前接收到“1”的个数来假设状态，也需要n+1个 状态。 例如， n=255时， 分别需要设2255和256个状态，这样的 设计规模是无法想象的。 由此可见， 时序电路的设计方法的确 不适用于数字系统设计。
由此不难看出，在这种结构下，有无控制器就成为区分系统 级设备和功能部件级电路的一个重要标志。凡是有控制器且能按 照一定程序进行操作的， 不管其规模大小，均称为数字系统；凡 是没有控制器、不能按照一定程序进行操作的，不论其规模多大， 均不能作为一个独立的数字系统来对待，至多只能算一个子系统。 例如数字密码锁， 虽然仅由几片MSI器件构成， 但因其中有控制 电路，所以应该称之为数字系统。 而大容量存储器，尽管其规模 很大，存储容量可达数兆字节，但因其功能单一、无控制器，只 能称之为功能部件而不能称为系统。
一般来讲， 数据子系统通常为人们熟悉的各种功能电路， 无论是采用现成模块还是自行设计，都有一些固定的方法可循， 不用花费太多精力。 相对说来， 控制子系统的设计要复杂得多。 因此，人们往往认为数字系统设计的主要任务就是要设计一个 好的控制子系统。
经过上述四个步骤后，数字系统设计在理论上已经完成。 为了保证系统设计的正确性和可靠性，如果有条件的话，可以先 采用EDA软件对所设计的系统进行仿真，然后再用具体器件搭设 电路。 搭设电路时，一般按自底向上的顺序进行。 这样做， 不 仅有利于单个电路的调试，而且也有利于整个系统的联调。因此， 严格地讲， 数字系统设计的完整过程应该是“自顶向下设计， 自底向上集成”。
数字逻辑与数字系统设计
数字逻辑与数字系统设计数字逻辑与数字系统设计是计算机科学领域的重要基础知识，涉及到计算机硬件的运作原理和数字电路的设计。
本文将从数字逻辑的基本概念入手，逐步介绍数字系统设计的过程，并探讨常见的数字逻辑电路及其应用。
一、数字逻辑基础数字逻辑是研究数字信号的逻辑关系与运算的学科。
在计算机系统中，二进制的0和1被用于表示逻辑值，0代表假，1代表真。
数字逻辑中的基本逻辑运算有与、或、非、异或等。
通过这些运算，可以实现数字信号的处理和控制。
1. 与门与门是最基本的逻辑门之一，其输出只有在所有输入都为1时才为1，否则为0。
与门常用记号为“&”或“∧”。
2. 或门或门是另一种基本的逻辑门，其输出只有在至少一个输入为1时才为1，否则为0。
或门常用记号为“|”或“∨”。
3. 非门非门是最简单的逻辑门之一，其输出与输入相反。
非门常用记号为“¬”或“~”。
4. 异或门异或门是常用的逻辑门，其输出只有在输入不相同时才为1，否则为0。
异或门常用记号为“⊕”。
以上是数字逻辑中最基本的逻辑门，不同的逻辑门可以组合成更复杂的数字逻辑电路。
二、数字系统设计数字系统设计是将数字逻辑门和其他电子元件组合在一起，实现特定功能的过程。
在数字系统设计中，常用的设计方法是组合逻辑设计和时序逻辑设计。
1. 组合逻辑设计组合逻辑设计是指通过组合不同的逻辑门，根据输入产生特定的输出。
组合逻辑电路没有存储元件，只有输入和输出，输出仅取决于当前的输入。
2. 时序逻辑设计时序逻辑设计是指通过组合逻辑电路和存储元件，实现带有状态的数字系统。
时序逻辑电路的输出不仅与当前输入有关，还与之前的输入和存储元件的状态有关。
三、常见的数字逻辑电路及应用1. 加法器加法器是一种常见的数字逻辑电路，用于将两个二进制数相加。
全加器是一种常见的加法器，通过多个全加器的串联可以实现任意位数的加法运算。
2. 计数器计数器是一种递增或递减的数字逻辑电路，常用于计数和时序控制。
数字系统设计实践
人工智能技术的不断发展将推动数字系统在智能语音识别、 智能图像识别、智能推荐等领域的应用，实现更加智能化 和自主化的信息处理和服务。
02
数字系统设计基础
数字逻辑门
01
02
03
逻辑门种类
包括与门、或门、非门、 异或门等，是构成数字系 统的基本元件，用于实现 逻辑运算。
工作原理
逻辑门根据输入信号的逻 辑状态（0或1）决定输出 信号的逻辑状态，遵循基 本的逻辑运算规则。
逻辑设计
算法设计
01
根据系统需求，设计合适的算法和逻辑结构，实现系统功能。
硬件描述语言
02
使用硬件描述语言（如Verilog或VHDL）编写逻辑电路的描述。
功能仿真
03
使用仿真工具对逻辑电路进行功能仿真，验证逻辑设计的正确
性。
电路设计
电路布局
根据逻辑设计，规划电路的布局，确保信号传输的可靠性和效率。
数字系统的应用领域
计算机科学与技术
计算机硬件和软件的设计与实 现，包括计算机体系结构、操 作系统、编程语言等方面的研
究与应用。
通信工程
数字通信系统的设计与实现， 包括移动通信、卫星通信、光 纤通信等方面的研究与应用。
电子工程
数字电子系统的设计与实现， 包括数字信号处理、数字图像 处理、数字音频处理等方面的 研究与应用。
THANKS
感谢观看
05
数字系统设计工具与技术
硬件描述语言
总结词
用于描述数字电路行为的编程语言。
VS
详细描述
硬件描述语言（HDL），如Verilog和 VHDL，是专门用于描述数字电路和系统的 行为和结构的编程语言。它们允许设计师 以高级抽象的方式描述数字逻辑，然后由 合成工具将其转换为具体的门级实现。
《数字系统设计》课程教学重点的探讨
《数字系统设计》课程教学重点的探讨摘要:《数字系统设计》是面向电类专业学生开设的一门应用型课程。
针对课程内容新颖,学生入门困难的问题,根据近几年课堂教学的实践,讨论阐述了该课程应该以电路设计为核心,在熟练掌握基本电路教学内容的基础上引入先进的数字系统设计方法的课程内容。
实践环节中加强了设计分析步骤,实践过程以验证试验入门,以自主设计来强化,以科研应用介绍来拓展。
关键词:数字系统设计教学内容可编程逻辑器件硬件描述语言集成电路工艺的创新进步和数字系统设计方法的演变改进给高等院校包括数字系统设计在内的电子技术类课程增添了新的内容,也给该课程的教学内容、教学方法等提出了新的挑战。
针对电类专业开设的《数字系统设计》是一门以应用为导向的课程,其教学目标是让学生掌握前沿的技术、先进的设计方法,并具有一定的设计能力。
该课程涉及到数字电路、数字系统设计方法、可编程逻辑器件、硬件描述语言等,内容新颖且较为综合,因而学生刚入门时难以掌握课程的重点内容。
根据相关系列课程的设置、学生的认知规律以及近几年的教学实践,探索出了课程的教学重点及其内容切入点,这些教学重点强调以逻辑电路与数字系统设计为核心,围绕电路设计来串联可编程器件、硬件描述语言、数字系统设计方法等教学内容。
1 教学重点内容《数字系统设计》是数字电子技术基础的后续课程,让学生在掌握数字电路基本概念和一般电路的基础上,进一步掌握数字系统设计的方法、途径和手段。
其主要内容包括:数字系统与EDA的相关概念、可编程逻辑器件、硬件描述语言、电路元件的描述、数字系统的设计方法、开发环境与实验开发平台以及应用实例的介绍等。
这些课程内容涉及面广,为了提高教与学的效果,探索总结了以下的教学重点内容,并作为教学实践中的教学切入点。
1.1 掌握基本电路常用基本电路包括组合电路中的简单门电路、译码电路、加法器、乘法器、数字分配器、数字选择器等;时序电路中的触发器、状态机、计数器、移位寄存器、控制器等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
东南大学自动化学院《数字系统课程设计》专业综合设计报告姓名：_________________________ 学号:专业：________________________ 实验室:组别：______________________同组人员：设计时间：年月日评定成绩： _____________________ 审阅教师:一.课程设计的目的与要求二.原理设计三.架构设计四.方案实现与测试五.分析与总结专业综合设计的目的与要求（含设计指标）主干道与乡村公路十字交叉路口在现代化的农村星罗棋布，为确保车辆安全、迅速地通过，在交叉路口的每个入口处设置了红、绿、黄三色信号灯。
红灯禁止通行；绿灯允许通行；黄 灯亮则给行驶中的车辆有时间行驶到禁行线之外。
主干道和乡村公路都安装了传感器， 检测 车辆通行情况，用于主干道的优先权控制。
设计任务与要求（1）当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。
（2）当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通 行，让乡村公路通行。
主干道最短通车时间为 25s 。
（3）当乡村公路和主干道都有车时，按主干道通车 25s ，乡村公路通车 16s 交替进行。
（ 4）不论主干道情况如何，乡村公路通车最长时间为 16s 。
（5）在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s 时间的黄灯作为过渡。
（6）用开关代替传感器作为检测车辆是否到来的信号。
用红、绿、黄三种颜色的发光二极 管作交通灯。
要求显示时间，倒计时。
. 原理设计（或基本原理）HDL 语言，用ONEHOTI 犬态机编码表示交通灯控制器的四个状态（状态0010，状态三： 0100，状态四： 1000）：设置两个外部控制条件：重置（ set ）；乡村干道是否有车（ c —— c=1 表示无车； c=0 表示有 车） 设置一个内部控制条件： 时间是否计满 （ state —— state=0 表示计数完成； state=1 表示计 数没有完成）本设计采用 Verilog： 0001，状态二： 主干道红灯，显示 5 秒；乡村干道黄灯，显示 5 秒——（ 0001） 主干道红灯，显示 21 秒；乡村干道绿灯，显示 16 秒——（ 0010） 主干道黄灯，显示5 秒；乡村干道红灯，显示5 秒——（ 0100）主干道绿灯，显示 25 秒；乡村干道红灯，显示 30 秒——（ 1000）系统流程图如下:Set=1註：mlight代表主干道红绿黄灯的亮灭，clight代表乡村干道红绿黄灯的亮灭整个描述如下：当set由0变为1时，主干道为黄灯，乡村干道为红灯，各显示5秒，此时为第一阶段，当五秒倒计时完成时，state由1变为0,进入第二阶段。
此时主干道为红灯，乡村干道为绿灯，分别显示时间为21秒和16秒，当倒计时完成，state由1变为0,进入第三阶段，或者如果此时乡村干道没有车，即c=0时，不需要倒计时完成，即state可以为1,直接进入第三阶段，此时主干道为红灯，乡村干道为黄灯，分别显示时间为五秒，倒计时完成后，进入第四阶段，此时主干道为绿灯，乡村干道为红灯，分别显示时间为25秒和30秒，如果此时乡村干道没有车，即c=0时间将会一直卡在25秒和30秒不变，直到乡村干道开始有车时才开始倒计时，并在倒计时完成后，又进入第一阶段，进入下一次的循环。
交通灯控制器框图SetClkMlight[2:0]交通灯控制器Clight[2:0]>100——绿灯010――黄灯001——红灯100——绿灯010――黄灯001——红灯主干道计数器乡村干道计数器显示显示三.方案论证（架构设计）顶层的block图n^Q a・督嗨％卩•呼骸刘❻Ik $ $ ti d rdcw Hdp- 1—-■ • L. 囁i 二=卜*.I3 7-i :.二：.M IPOi*._sRK105 幽肿- RNJM -m.'iM]- =WJ1i :和4 ;仿真波形为: i1.td : k.3Sta TmeBa:¥心 aC.Ons33U.0nsSTD.0 os4山.0站ii60.0 ns 4M.01S530.0D2iiHit* 5.di^rLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLr1＞EEt#2 stilei __i1*3 cU d. i .抓2 I 10 ili 泓 I LJ 斗ip 12 0 cir 13 x 2 i- X 〔■_/]?_ 0 trii M r 小 m 5 X mmnrnmn门「"rnmmmc L x o ■ tA OK 2 X L 3 Q0 kL i n n 13 x ? x i x o x 3 n x 7 x & x s x o 3 x u i X 0 X ?X 9 X T X 6 X s X i nVIiiaolDngthng.fflf| ®韓如End 343.03 n£ I 湘vat设计模块组成: 分频器：获取适合的时钟信号主模块：控制各个状态的转换数码管显示模块：显示主干道和乡村干道的时间具体设计如下：1分频器（clk_in为输入时钟频率，clk_out为输出时钟频率）分频器源代码：module fenpin( clk_ in, clk_out);in put clk_in;output clk_out;reg clk_out;reg[24:0] cnter;always @(posedge clk_in)beginif (cn ter<2000000)begi n cn ter = cn ter + 1; endelse cn ter = 0;if (enter == 2000000)begi n clk_out = 'b1;e ndelse clk_out = 'b0;end en dmodule2主模块部分:输入输出说明:Set ---- 重置，set=1，交通灯开始工作C ------ 乡村干道是否有车，c=1表示无车；c=0表示有车Clk ――输入时钟信号Mlight[2..O] 主干道交通灯的亮火，100代表绿灯亮，010代表黄灯亮，001代表红灯亮Clight[2..O]-乡村干道父通灯的亮火，100代表绿灯亮，010代表黄灯亮，001代表红灯亮Mch[3..O]—主干道交通灯的咼位数字Mcl[3..O]—--主干道交通灯的低位数字Cch[3..O]—-乡村干道交通灯的高位数字-Ccl[3..O]——-乡村干道交通灯的低位数字源代码：module jiaot on gde ng(set,c,clk,mlight,clight,mch,cch,mcl,ccl);in put set,c,clk;output[2:0] mlight,clight;output[3:0] mch,mcl,cch,ccl;reg[2:0] mlight,clight;reg[3:0] mch,mcl,cch,ccl;reg[7:0] mc,cc;reg state;reg[3:0] tab;always @(posedge clk)if(set) beginif(!state)beginstate <= 1;case(tab)4'b0001:begin mlight <= 3'b010; clight <= 3'b001; tab = 4'b0010; {mch,mcl} 8'b00000101; {cch,ccl} <= 8'b00000101;end4'b0010:begin mlight <= 3'b001; clight <= 3'b100; tab = 4'b0100; {mch,mcl} 8'b00100001; {cch,ccl} <= 8'b00010110;end4'b0100:begin mlight <= 3'b001; clight <= 3'b010; tab = 4'b1000; {mch,mcl} 8'b00000101; {cch,ccl} <= 8'b00000101;end4'b1000:begin mlight <= 3'b100; clight <= 3'b001; tab = 4'b0001; {mch,mcl} 8'b00100101; {cch,ccl} <= 8'b00110000;enddefault: begin mlight <= 3'b100; clight <= 3'b001;endendcaseif(tab == 4'b0001)beginif(c == 0)begin state <= 0; tab <= 4'b1000;endendendelse if(state)beginif(tab == 4'b0100)beginif(c == 0)begin state <= 0;endendif({mch,mcl} > 1)if(mcl == 0)begi n mcl <= 4'b1001; mch <= mch - 1;e ndelse mcl <= mcl - 1;if({mch,mcl} == 1) state <= 0; <= <= <= <=if({cch,ccl} > 1)if(ccl == 0)begi n ccl <= 4'b1001; cch <= cch - 1;e ndelse ccl <= ccl - 1;if({cch,ccl} == 1) state <= 0;endendelse begin mlight <= 3'b100; clight <= 3'b001; tab <= 4'b0001; state <= 0;end en dmodule3.数码管显示模块[2 a P-ay"'-!—dk kedp.,0]r = t^Clk ――输入时钟信号Cou nt[3..O] ——输入数字的BCD码LED[7..O]――输出七段码源代码：module display(clk,co un t,led);in put clk;in put[3:0] cou nt;output[7:0] led;reg[7:0] led; always @(posedge clk) begincase(count)4'd0:led = 8'b00000011;4'd1:led = 8'b10011111;4'd2:led = 8'b00100101;4'd3:led = 8'b00001101;4'd4:led = 8'b10011001;4'd5:led = 8'b01001001;4'd6:led = 8'b01000001;4'd7:led = 8'b00011111;4'd8:led = 8'b00000001;4'd9:led = 8'b00001001;default:led = 8'bx;endcaseendendmodule四. 方案实现与测试(或调试)初始程序：module jiaotongdeng(set,c,clk,mlight,clight,mcount,ccount);input set,c,clk;output[2:0] mlight,clight;output[7:0] mcount,ccount;reg[2:0] mlight,clight;reg[7:0] mc,cc;reg state;reg[3:0] tab;assign mcount = mc;assign ccount = cc; always @(posedge clk) if(set) begin if(!state) begin state <= 1;case(tab) 4'b0001:begin if(c == 1) begin mlight <= 3'b010; clight <= 3'b001; tab = 4'b0010; mc <= 8'd5; cc <= 8'd5;end else state <= 0;end4'b0010:begin mlight <= 3'b001; clight <= 3'b100; tab = 4'b0100; mc <= 8'd21; cc <= 8'd16;end4'b0100:begin mlight <= 3'b100; clight <= 3'b010; tab = 4'b1000; mc <= 8'd5; cc <= 8'd5;end 4'b1000:begin mlight <= 3'b001; clight <= 3'b001; tab = 4'b0001; mc <= 8'd25; cc <= 8'd30;end default: begin mlight <= 3'b100; clight <= 3'b001;end endcase end else if(c == 1) begin if(mc > 1) if(mc[3:0] == 0)begin mc[3:0] <= 4'b1001; mc[7:4] <= mc[7:4] - 1;endelse mc[3:0] <= mc[3:0] - 1; if(mc == 1) state <= 0;if(cc > 1) if(cc[3:0] == 0) begin cc[3:0] <= 4'b1001; cc[7:4] <= cc[7:4] - 1;endelse cc[3:0] <= cc[3:0] - 1;if(cc == 1) state <= 0;endend else begin mlight <= 3'b100; clight <= 3'b001; tab <= 4'bOOO1; state <= 0;end en dmodule 错误：仿真波形不出来一一忘记初始化C改正错误后出现波形：— -- --- ---- ---- - --- - --- - --- - --- - --- - --- - ----I || ■I I I1错误：直接从16跳到9分析：16=00010000, 9=00001001当判断十六的后四位是发现是0000,于是接下来进行了个位变成1001，十位减一的操作，从而变成了00001001,逻辑错误，改正之后如下：module jiaot on gde ng(set,c,clk,mlight,clight,mch,cch,mcl,ccl);in put set,c,clk;output[2:0] mlight,clight;output[3:0] mch,mcl,cch,ccl;reg[2:0] mlight,clight;reg[3:0] mch,mcl,cch,ccl;reg[7:0] mc,cc;reg state;reg[3:0] tab;always @(posedge clk)if(set)beginif(!state) begin state <= 1;case(tab)4'b0001:beginif(c == 1)begin mlight <= 3'b010; clight <= 3'b001; tab = 4'b0010; {mch,mcl} <= 8'b00000101; {cch,ccl} <= 8'b00000101;endelsestate <= 0;end4'b0010:begin mlight <= 3'b001; clight <= 3'b100; tab = 4'b0100; {mch,mcl} <=8'b00100001; {cch,ccl} <= 8'b00010110;end4'b0100:begin mlight <= 3'b001; clight <= 3'b010; tab = 4'b1000; {mch,mcl} <=8'b00000101; {cch,ccl} <= 8'b00000101;end4'b1000:begin mlight <= 3'b100; clight <= 3'b001; tab = 4'b0001; {mch,mcl} <=8'b00100101; {cch,ccl} <= 8'b00110000;enddefault: begin mlight <= 3'b100; clight <= 3'b001;endendcaseendelseif(c == 1)beginif({mch,mcl} > 1)if(mcl == 0)begin mcl <= 4'b1001; mch <= mch - 1;endelse mcl <= mcl - 1;if({mch,mcl} == 1) state <= 0;if({cch,ccl} > 1)if(ccl == 0)begin ccl <= 4'b1001; cch <= cch - 1;endelse ccl <= ccl - 1;if({cch,ccl} == 1) state <= 0;endendelse begin mlight <= 3'b100; clight <= 3'b001; tab <= 4'bOOO1; state <= 0;end en dmoduleI i i i !■ I >1 i Si I I i i I I i i !■ I )i i i I I i i i I i i !■ i i i II ■- ■-..........r - - .II DI I I 11 I I I n I I I 1 I I I q I I I I nIII||| ^ | ||j||||j|||^||||I I I I I I I I II I I I I I I I I F I I I II I I I I I I i I II I I I I I I I I I I 1 I I! I波形正确然而在实验箱上进行验证的时候发现，c 的功能有问题，一旦将 c 拨回0,即乡村公路没有车的时候，发现无论交通灯处于哪一个状态， 时间都将停止不动。