以太网知识(4)-TBI接口-ten bit
MDIO
Management Data Input/OutputManagement Data Input/Output, or MDIO, is a bus structure defined for the Ethernet protocol. MDIO is defined to connect Media Access Control (MAC) devices with PHY devices, providing a standardized access method to internal registers of PHY devices.These internal registers provide configuration information to the PHY. This bus allows a user to change configuration information during operation, as well as read the PHY's status. It is a standards-driven, dedicated-bus（专用总线） approach specified by IEEE 802.3. The MDIO interface is implemented by two pins, an MDIO pin and a Management Data Clock (MDC) pin. This standard is available for all speeds of Ethernet.The "Clause 22" MDIO interface can access up to 32 registers, in 32 different devices. A device driving an MDIO bus is called a station management entity (STA), and the device being managed by the STA is called the MDIO Manageable Device (MMD). The STA drives the MDC line. It initiates a command using an MDIO frame and provides the target register address. During a write command, the STA also provides the data. In the case of a read command, the MMD takes over the bus and supplies the STA with the data.The 802.3ae "Clause 45" interface can access up to 65536 registers in 32 different devices. These features were added for 10G ethernet and use different opcodes and start sequences.对G比特以太网而言，串行通信总线称为管理数据输入输出 (MDIO)。
各种MII详解(MII,GMII,RGMII,RMII,SMII,SSMII,TBI,RTBI)
简介MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：T XD(Transmit Data)[3:0]：数据发送信号，共4根信号线；RXD(Receive Data)[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。
以太网基础问答入门知识资料
问：如何实现单片以太网微控制器？答：诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片，这样能去掉许多外接元器件。
这种方案可使MAC和PHY实现很好的匹配，同时还可减小引脚数、缩小芯片面积。
单片以太网微控制器还降低了功耗，特别是在采用掉电模式的情况下。
问：以太网MAC是什么？答：MAC就是媒体接入控制器。
以太网MAC由IEEE-802.3以太网标准定义。
它实现了一个数据链路层。
最新的MAC同时支持10Mbps和100Mbps两种速率。
通常情况下，它实现MII接口。
问：什么是MII？答：MII即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。
它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
问：以太网PHY是什么？答：PHY是物理接口收发器，它实现物理层。
IEEE-802.3标准定义了以太网PHY。
它符合IEEE-802.3k中用于10BaseT(第14条)和100BaseTX(第24条和第25条)的规范。
问：造成以太网MAC和PHY单片整合难度高的原因是什么？答：PHY整合了大量模拟硬件，而MAC是典型的全数字器件。
芯片面积及模拟/数字混合架构是为什么先将MAC集成进微控制器而将PHY留在片外的原因。
更灵活、密度更高的芯片技术已经可以实现MAC和PHY的单芯片整合。
问：除RJ-45接口外，还需要其它元件吗？答：需要其它元件。
虽然PHY提供绝大多数模拟支持，但在一个典型实现中，仍需外接6、7只分立元件及一个局域网绝缘模块。
绝缘模块一般采用一个1：1的变压器。
这些部件的主要功能是为了保护PHY免遭由于电气失误而引起的损坏。
以太网GMII介绍
以太网知识GMII / RGMII接口本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的连接方法。
1. GMII 接口分析GMII接口提供了8位数据通道，125MHz的时钟速率，从而1000Mbps的数据传输速率。
下图定义了RS层的输入输出信号以及STA的信号：图18 Reconciliation Sublayer (RS) and STA connections to GMII下面将详细介绍GMII接口的信号定义，时序特性等。
由于GMII接口有MAC和PHY模式，因此，将会根据这两种不同的模式进行分析，同时还会对RGMII/TBI/RTBI接口进行介绍。
4.1 GMII接口信号定义GMII接口可分为MAC模式和PHY模式，一般说来MAC和PHY对接，但是MAC和MAC也是可以对接的。
在GMII接口中，它是用8根数据线来传送数据的，这样在传送1000M数据时，时钟就会125MHz。
GMII接口主要包括四个部分。
一是从MAC层到物理层的发送数据接口，二是从物理层到MAC层的接收数据接口，三是从物理层到MAC层的状态指示信号，四是MAC层和物理层之间传送控制和状态信息的MDIO接口。
GMII接口的MAC模式定义：注意在表7中，信号GTX_CLK对于MAC来说，此时是Output信号，这一点和MII接口中的TX_CLK的Input特性不一致。
GMII接口PHY模式定义：表8注意在表8中，信号GTX_CLK对于PHY来说，此时是Input信号，这一点和MII接口中的TX_CLK的Output特性不一致。
4.2 GMII接口时序特性在GMII接口中，TX通道参考时钟是GTX_CLK，RX通道参考时钟是RX_CLK，802.3-2005定义了它们之间的关系。
图19 GMII signal timing at receiver input由图19可知，Spec只定义了TX通道和RX通道中接收端Setup时间和Hold时间。
第15章_三速Ethnernet控制器_mpc83xx中文手册
图15-1
Ethernet协议与OSI协议栈的比较
� � �
千兆位Ethernet提供下列子层： 介质访问控制 （MAC） 子层——MAC子层在MAC与其对等站点之间提供一条逻辑连接， 其主要任务是初始化、控制和管理对等站点之间的连接。 调和子层——调和子层担当命令翻译器。它把MAC子层中使用的术语和命令映射成适 合于物理层实体的电气形式。 MII（介质独立接口）子层——MII子层MAC层和物理层之间的标准接口，支持10/100M
� �
�
� �
操作。它将MAC层和物理层分离，使得MAC层可以用于各种物理层实现。 GMII （千兆位介质独立接口） 子层——GMII子层提供MAC层和物理层之间的标准接口， 支持1Gbps操作。它将MAC层和物理层分离，使得MAC层可以用于各种物理层实现。 PCS（物理编码子层）——PCS负责对进入和离开MAC子层的数据流进行编码和解码。 介质（1000BASEX）8B/10B编码用于光纤，介质（1000BASET）8B/1Q编码用于无屏 蔽双绞线（UTP） 。 PMA（物理介质连接）子层——PMA负责将码组串行化为适合于位串行物理设备 （SerDes）的位流，或相反。为保证正确数据解码，该子层还要实现同步。PMA位于 PCS和PMD子层之间。 对于光纤介质 （1000BASEX） ， PMA PMD端的接口是1位1250MHz 的信号，而在PMA PCS端的接口是125MHz的10位接口（TBI 10-bit interface） 。TBI是 GMII接口的一个备选方案。如果使用TBI，千兆位Ethernet控制器就必须能执行PCS功 能。对于UTP介质，PMA PMD端的接口由四对62.5MHz、PAM5编码的信号组成，PCS 端则向8B1Q4 PCS提供1250MHz的输入。 PMD（物理介质依赖）子层——PMD子层负责信号传输。典型的PMD功能包括放大、 调制和波形整形。不同的PMD设备支持不同的介质。 MDI（介质依赖接口）子层——MDI是一个连接器，它为不同的物理介质和PMD设备 定义不同的连接器。 图15-2描述了不同的物理层接口标准。
PLC光纤通信方案概述
DM9000整合了以太网通信中的MAC 层和物理层。
其与微处理器之间为通用的总线接口（地址、数据、控制），支持8位、16位、32位数据宽度。
DM9000的物理层提供了SERDES 接口，用于与光纤模块的链接。
其提供了10M/100M 自适应功能，并且可通过配置选择通信的介质为光缆或电缆。
由于DM9000的上述特性，在本方案中对MCU 的选择是比较丰富的。
DM9000的100BASE-FX 特性决定了我们选择155M 速率的SFP 模块。
可供选择的模块较多，价格区间在140~300之间，视通讯的距离而定（只限国内产品）。
SFP 采用LC 型连接头，所接光纤为LC 型多模双纤光纤。
SFP 模块标准封装为14.2*63.2*12.3（单位：mm ）。
与SFP 模块功能相同但封装不同的1×9模块可与SFP 替换使用。
需要与之相应替换的是将LC 型光纤连接器换成SC 型连接器。
1×9模块的价格在60~180之间，视通讯的距离而定（只限国内产品）。
1×9模块的标准封装为25.3*40*9.8（单位：mm ）。
上述对于SFP 或1×9模块的选择也必须注意其电口的输入、输出信号为PECL 电平。
此方案中DM9000价格为14元，SFP 价格为120元（成都网动），1×9模块的价格为80元。
光纤跳线的价格为7~8元每米。
MCU DM9000 SFP 多模双纤光纤 ISA 总线 SERDES 总线 LC 型连接器 1×9模块 SC 型连接器 1×9模块 SFP 模块TLK2201芯片是支持TBI和RTBI两种接口的单信道吉比特以太网络收发器。
它是业界第一批符合802.3规格的2.5V器件，无须任何外接电容，这可以节省电路板面积，减少零件的数目，从而降低产品的成本。
此外，该芯片的功耗也相当低。
MPC8560内部集成了两个处理模块：一个高性能嵌入式PowerPC e500内核和一个通信处理模块（CPM）。
各种MII接口详解
简介MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：T XD(Transmit Data)[3:0]：数据发送信号，共4根信号线；RXD(Receive Data)[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。
pcb设计时序分析
宽带以太网交换机高速PCB设计中的时序分析和仿真策略 网络事业部南京研究所秦洪密摘要：本文介绍G.LINK总线公共时钟同步、TBI接口源同步的时序分析方法同时也介绍了利用CADENCE仿真平台进行仿真并得出用于指导布线的约束规则的过程及思路。
关键词：公共时钟同步 源同步 G.LINK总线 TBI接口在网络通讯领域，ATM交换机、核心路由器、千兆以太网以及各种网关设备，其系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高；数据、语音、图象的传输速度已经远远高于500Mbps，几百兆几G的背板已越来越普遍。
数字系统速度的提高必将意味着信号的上升、下降时间尽可能的短，因数字信号频率和边沿速率的提高而产生的一系列高速设计问题也变得越来越突出。
信号的过冲、下冲、反射、振铃、串扰等将严重影响系统的正常时序，系统时序余量的减少迫使我们关注影响数字波形时序和质量的各种现象。
由于速度的提高而使时序变得苛刻的时候，任何忽略和简化可能都会给系统带来严重的后果，无论事先你对系统原理理解得有多么透彻。
高速问题已是系统设计是否成功的重要因素之一，而时序问题的影响则更为关键。
因此时序分析就成为了高速设计问题的重要内容之一。
一、 宽带网交换机ZXB10-S300主板及其子卡GSU的结构体系了解系统结构，能够帮助我们更好的理解、分析和研究数据的流向、数据时钟的时序关系。
下面简要介绍一下S300主板和子卡GSU的结构体系。
其结构框图如图一所示：图一 ES370及子卡结构体系框图图一中，除粉红色部分外都属ES370主板部分，ES370是ZXB10-S300的全电口主板，它的核心是一个以太网交换模块，其基本配置是一个具有管理性能的24端口的以太网交换网（使用Gelileo的套片），是一个能提供4G线速交换能力的高端二层交换设备。
ES370主板的下半部分是24个百兆端口的芯片组，其中包括一个GT48300（Crossbar），三个8端口交换芯片GT48370。
各种MII详解(MII,GMII,RGMII,RMII,SMII,SSMII,TBI,RTBI)
简介MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：TXD(Transmit Data)[3:0]：数据发送信号，共4根信号线；RXD(Receive Data)[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。
Ethernet Interfaces 以太网相关接口介绍
Agere Systems - Proprietary
Байду номын сангаас
Tom Egolf - #3
Source Synchronous Serial MII
Industry standard • Cisco Serial-MII Specification Feb 9, 2000 24 SS-SMII Interfaces 1-bit transmit and receive data 125 MHz Clock Operation for 125 Mb/s Source-synchronous • Clock, Data, and SYNC in both Ingress and Egress Shared Clock and SYNC for every 4 Data Lines • E.g. SS-SMII[0-3]RXDAT (4 pins), SS-SMII0_3RXCLK (1 pin), SSSMII0_3RXSYNC (1 pin) • Data timed off rising edge of clock Supports 10 Mb/s operation by 10x repetition of 10-bit segments LVTTL I/O • Programmable output drive strength levels and slew rates same as the TOAC, OCS1, OCS2, OCL • Single configuration bit for all SS-SMII output buffers
Agere Systems - Proprietary
Tom Egolf - #8
以太网基础40个知识点
以太网发展简史：1.1973年，位于加利福尼亚Palo Alto 的Xerox公司提出并实现了最初的以太网。
Robert Metcalfe博士被公认为以太网之父，他研制的实验室原型系统运行速度是 2.94兆比特每秒(3Mb/s)。
2.1980年， Digital Equipment Corporation ，Intel，Xerox三家联合推出10Mbps DIX以太网标准[DIX80]。
IEEE 802.3标准规范则是基于这个最初的以太网技术制定的。
3.1995年，IEEE正式通过了802.3u快速以太网标准。
4.1998年，IEEE802.3z千兆以太网标准正式发布。
5.1999年，发布IEEE802.3ab标准，即1000BASE-T标准。
6.2002年7月18日，IEEE通过了802.3ae，即10Gbit/s以太网，又称为万兆以太网，它包括了10GBASE-R,10GBASE-W,10GBASE-LX4三种物理接口标准。
7.2004年3月，IEEE批准铜缆10G以太网标准802.3ak，新标准将作为10GBASE-CX4实施，提供双轴电缆上的10Gbps的速率。
8.在刚萌芽时期的以太网是共享式以太网，当时存在常见几种传输介质：9.10Base5：粗同轴电缆（5代表电缆的最大传输距离是500米）10.10Base2：细同轴电缆（2代表电缆的最大传输距离是200米）11.但是在共享式以太网之前，使用一种称为抽头的设备建立与同轴电缆的连接。
须用特殊的工具在同轴电缆里挖一个小洞，然后将抽头接入。
此项工作存在一定的风险：因为任何疏忽，都有可能使电缆的中心导体与屏蔽层短接，导致这个网络段的崩溃。
同轴电缆的致命缺陷是：电缆上的设备是串连的，单点的故障可以导致这个网络的崩溃。
12.80年代末期，非屏蔽双绞线（UTP）出现，并迅速得到广泛的应用。
UTP的巨大优势在于：价格低廉、制作简单，收发使用不同的线缆易于实现全双工工作模式。
(完整版)以太网MII接口类型大全_MII、RMII、SMII、SSMII、SSSMII、GMII、
MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类似于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
MII接口一共有16根线(TX_CLK, RX_CLK未记入)。
(完整版)以太网知识(4)-TBI接口-tenbit
以太网知识(4)-TBI接口-ten bit interface作者:luqiliang 日期:2010-5-14 15:36:41字体大小: 小中大本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M 模式下的连接方法。
6. TBI接口分析所为TBI，即Ten-Bit interface，10位接口(TBI)从千兆媒体独立接口(GMII)演化而来，它们都是千兆以太网的接口。
TBI与GMII接口的主要区别在于，GMII 接口还包括物理编码子层(PCS)功能，支持TBI接口的器件通常不包含上述功能，如图26中被方框圈起来的部分。
选择TBI还是GMII接口，主要取决于所采用的媒体访问控制器(MAC)以及是否具备必需的PCS功能，或收发器是否需要这些功能。
图26从图26可以看出，千兆以太网协议与10/100Mb/s以太网协议的差别仅仅在于物理层。
图中的PHY表示实现物理层协议的芯片；协调子层（Reconciliation sublayer）用于实现指令转换；MII（介质无关接口）／GMII（吉比特介质无关接口）是物理层芯片与实现上层协议的芯片的接口；MDI（介质相关接口）是物理层芯片与物理介质的接口；PCS、PMA和PMD则分别表示实现物理层协议的各子层。
在实际应用系统中，这些子层的操作细节将全部由PHY芯片实现，只需对MII和MDI接口进行设计与操作即可。
吉比特以太网的物理层接口标准主要有四种：GMII、RGMII(Reduced GMII)、TBI(Ten-Bit Interface)和RTBI(Reduced TBI)。
GMII是标准的吉比特以太网接口，它位于MAC层与物理层之间。
对于TBI接口，图26中PCS子层的功能将由MAC层芯片实现，在降低PHY芯片复杂度的同时，控制线也比GMII接口少。
用CLOCKBUFFER达到时钟同步
⽤CLOCKBUFFER达到时钟同步CLOCK BUFFER芯⽚（PI49FC3803、PI49FC3804、ICS8304）在⽹络通讯领域，ATM交换机、核⼼路由器、千兆以太⽹以及各种⽹关设备中，系统数据速率、时钟速率不断提⾼，相应处理器的⼯作频率也越来越⾼;数据、语⾳、图像的传输速度已经远远⾼于500Mbps，数百兆乃⾄数吉的背板也越来越普遍。
数字系统速度的提⾼意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提⾼⽽产⽣的⼀系列⾼速设计问题也变得越来越突出。
当信号的互连延迟⼤于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为⾼速设计。
⾼速问题的出现给硬件设计带来了更⼤的挑战，有许多从逻辑⾓度看来正确的设计，如果在实际PCB设计中处理不当就会导致整个设计失败，这种情形在⽇益追求⾼速的⽹络通信领域更加明显。
专家预测，在未来的硬件电路设计开销⽅⾯，逻辑功能设计的开销将⼤为缩减，⽽与⾼速设计相关的开销将占总开销的80%甚⾄更多。
⾼速问题已成为系统设计能否成功的重要因素之⼀。
因⾼速问题产⽣的信号过冲、下冲、反射、振铃、串扰等将严重影响系统的正常时序，系统时序余量的减少迫使⼈们关注影响数字波形时序和质量的各种现象。
由于速度的提⾼使时序变得苛刻时，⽆论事先对系统原理理解得多么透彻，任何忽略和简化都可能给系统带来严重的后果。
在⾼速设计中，时序问题的影响更为关键，本⽂将专门讨论⾼速设计中的时序分析及其仿真策略。
1 公共时钟同步的时序分析及仿真 在⾼速数字电路中，数据的传输⼀般都通过时钟对数据信号进⾏有序的收发控制。
芯⽚只能按规定的时序发送和接收数据，过长的信号延迟或信号延时匹配不当都可能导致信号时序的违背和功能混乱。
在低速系统中，互连延迟和振铃等现象都可忽略不计，因为在这种低速系统中信号有⾜够的时间达到稳定状态。
但在⾼速系统中，边沿速率加快、系统时钟速率上升，信号在器件之间的传输时间以及同步准备时间都缩短，传输线上的等效电容、电感也会对信号的数字转换产⽣延迟和畸变，再加上信号延时不匹配等因素，都会影响芯⽚的建⽴和保持时间，导致芯⽚⽆法正确收发数据、系统⽆法正常⼯作。
各种交换机的数据接口类型一览(组图)
各种交换机的数据接口类型一览(组图)作为局域网的主要连接设备，以太网交换机成为应用普及最快的网络设备之一，同时，也是随着这种快速的发展，交换机的功能不断增强，随之而来则是交换机端口的更新换代以及各种特殊设备连接端口不断的添加到交换机上，这也使得交换机的接口类型变得非常丰富，为了让大家对这些接口有一个比较清晰的认识，我们根据资料特地整理了一篇交换机接口的文章：1、RJ-45接口这种接口就是我们现在最常见的网络设备接口，俗称“水晶头”，专业术语为RJ-45连接器，属于双绞线以太网接口类型。
RJ-45插头只能沿固定方向插入，设有一个塑料弹片与RJ-45插槽卡住以防止脱落。
这种接口在10Base-T以太网、100Base-TX以太网、1000Base-TX以太网中都可以使用，传输介质都是双绞线，不过根据带宽的不同对介质也有不同的要求，特别是1000Base-TX千兆以太网连接时，至少要使用超五类线，要保证稳定高速的话还要使用6类线。
2、SC光纤接口SC光纤接口在100Base-TX以太网时代就已经得到了应用，因此当时称为100Base-FX（F是光纤单词fiber的缩写），不过当时由于性能并不比双绞线突出但是成本却较高，因此没有得到普及，现在业界大力推广千兆网络，SC光纤接口则重新受到重视。
光纤接口类型很多，SC光纤接口主要用于局网交换环境，在一些高性能千兆交换机和路由器上提供了这种接口，它与RJ-45接口看上去很相似，不过SC接口显得更扁些，其明显区别还是里面的触片，如果是8条细的铜触片，则是RJ-45接口，如果是一根铜柱则是SC光纤接口。
3、FDDI接口FDDI是目前成熟的LAN技术中传输速率最高的一种，具有定时令牌协议的特性，支持多种拓扑结构，传输媒体为光纤。
光纤分布式数据接口（FDDI）是由美国国家标准化组织（ANSI）制定的在光缆上发送数字信号的一组协议。
FDDI 使用双环令牌，传输速率可以达到100Mbps。
各种交换机的数据接口类型大全
作为局域网的主要连接设备，以太网交换机成为应用普及最快的网络设备之一，同时，也是随着这种快速的发展，交换机的功能不断增强，随之而来则是交换机端口的更新换代以及各种特殊设备连接端口不断的添加到交换机上，这也使得交换机的接口类型变得非常丰富，为了让大家对这些接口有一个比较清晰的认识，我特地整理了一篇交换机接口的文章：1、RJ-45接口这种接口就是我们现在最常见的网络设备接口，俗称“水晶头”，专业术语为RJ-45连接器，属于双绞线以太网接口类型。
RJ-45插头只能沿固定方向插入，设有一个塑料弹片与RJ-45插槽卡住以防止脱落。
这种接口在10Base-T以太网、100Base-TX以太网、1000Base-TX以太网中都可以使用，传输介质都是双绞线，不过根据带宽的不同对介质也有不同的要求，特别是1000Base-TX千兆以太网连接时，至少要使用超五类线，要保证稳定高速的话还要使用6类线。
2、SC光纤接口SC光纤接口在100Base-TX以太网时代就已经得到了应用，因此当时称为100Base-FX （F是光纤单词fiber的缩写），不过当时由于性能并不比双绞线突出但是成本却较高，因此没有得到普及，现在业界大力推广千兆网络，SC光纤接口则重新受到重视。
光纤接口类型很多，SC光纤接口主要用于局网交换环境，在一些高性能千兆交换机和路由器上提供了这种接口，它与RJ-45接口看上去很相似，不过SC接口显得更扁些，其明显区别还是里面的触片，如果是8条细的铜触片，则是RJ-45接口，如果是一根铜柱则是S C光纤接口。
3、FDDI接口FDDI是目前成熟的LAN技术中传输速率最高的一种，具有定时令牌协议的特性，支持多种拓扑结构，传输媒体为光纤。
光纤分布式数据接口（FDDI）是由美国国家标准化组织（ANSI）制定的在光缆上发送数字信号的一组协议。
FDDI 使用双环令牌，传输速率可以达到 100Mbps。
CCDI 是 FDDI 的一种变型，它采用双绞铜缆为传输介质，数据传输速率通常为 100Mb ps。
以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL
MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。
下面对它们进行一一介绍。
MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。
对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。
对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。
RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。
RX_CLK也是由PHY侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
MII接口一共有16根线(TX_CLK, RX_CLK未记入)。
DWDM常见 缩略语
1.2 缩略语CCSM：通用CPU控制模块，WDM设备的核心控制模块APS：Automatic Protection Switching，自动保护倒换CCM：Common Control Module，通用控制模块CDR：Clock and Data Recovery，数据和时钟恢复DD：Digital Diagnostic 数字诊断。
DSA：Data Service Aggregation Board，数据业务汇聚单板ESCON：Enterprise System CONnection Architecture，IBM的企业系统连接体系结构DVB-ASI：Digital Video Broadcast –Asynchronous Serial Interface，DVB标准的一种，采用8B/10B 编码，速率270 Mbps，用于将MPEG-2视频/音频流在影视设备将传送。
DWDM：Dense Wavelength Division Multiplexing，密集波分复用FC：Fiber Channel，光纤通道FICON：Fiber CONnectivity，IBM发展起来的体系结构，用于连接s/390 服务器，提供ESCON的全部功能与网桥后向兼容，速率为100 Mbytes per second。
GbE/GE：Gigabit Ethernet，符合IEEE802.3（2003）规范的1000Mbps以太网协议GFP：General Framing Procedure，通用成帧规程GFP-F：Frame Based General Framing Procedure，基于帧的通用成帧协议GFP-T：Transparent General Framing Procedure ，透明通用成帧协议HDLC：（High_level data link control），高级数据链路控制LOC：Loss of Clock，时钟丢失LOS ：Loss of Signal，信号丢失MAC：Media Access Control，媒体访问控制MTBF：Mean Time Between Failure，平均无故障时间PCS：Physical Coding Sublayer，物理编码子层PPP：Point to Point Protocal，点到点传输协议SC：Switching Matrix and Clock Unit，交换时钟单元SDH：Synchronous Digital Hierarchy,同步数字系列SFI：SERDES (Serializer/Deserializer) Framer Electrical Interface，帧串并转换电接口SFP：Small Form-Factor Pluggable Transceivers，可插拔小封装收发机STM ：synchronous transport mode，同步转移模式，STM-1、STM-4、STM-16和STM-64分别对应155.520Mbit/s、622.080Mbit/s、2488.320Mbit/s和9953.280Mbit/s TFI：TDM fabric to Framer Interfaces，一种基于SONET/SDH成帧的串行背板技术，被OIF标准化为TFI-5VC：Virtual Concatenation，虚级联VCG：Virtual Concatenation Group，虚级联组ECC：Embedded control channel ，嵌入控制通路DCC：Data Communications Channel，数据通信通路TM ：Terminal multiplexer，终端复用器ADM：Add and drop multiplexer，分插复用器REG ：Regenerator，再生器OTU：Optical Transponder Uint，光转发单元VC：Virtual container，虚容器SOH：Section overhead ，段开销POH：Path overhead，通道开销TBI：Ten-bit Interface，是一种芯片和芯片的连接标准。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
以太网知识(4)-TBI接口-ten bit interface
作者:luqiliang 日期:2010-5-14 15:36:41
字体大小: 小中大
本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M 模式下的连接方法。
6. TBI接口分析
所为TBI，即Ten-Bit interface，10位接口(TBI)从千兆媒体独立接口(GMII)演化而来，它们都是千兆以太网的接口。
TBI与GMII接口的主要区别在于，GMII 接口还包括物理编码子层(PCS)功能，支持TBI接口的器件通常不包含上述功能，如图26中被方框圈起来的部分。
选择TBI还是GMII接口，主要取决于所采用的媒体访问控制器(MAC)以及是否具备必需的PCS功能，或收发器是否需要这些功能。
图26
从图26可以看出，千兆以太网协议与10/100Mb/s以太网协议的差别仅仅在于物理层。
图中的PHY表示实现物理层协议的芯片；协调子层（Reconciliation sublayer）用于实现指令转换；MII（介质无关接口）／GMII（吉比特介质无关接口）是物理层芯片与实现上层协议的芯片的接口；MDI（介质相关接口）是物理层芯片与物理介质的接口；PCS、PMA和PMD则分别表示实现物理层协议的各子层。
在实际应用系统中，这些子层的操作细节将全部由PHY芯片实现，只需对MII和MDI接口进行设计与操作即可。
吉比特以太网的物理层接口标准主要有四种：GMII、RGMII(Reduced GMII)、TBI(Ten-Bit Interface)和RTBI(Reduced TBI)。
GMII是标准的吉比特以太网接口，它位于MAC层与物理层之间。
对于TBI接口，图26中PCS子层的功能将由MAC层芯片实现，在降低PHY芯片复杂度的同时，控制线也比GMII接口少。
RGMII和RTBI两种接口使每根数据线上的传输速率加倍，数据线数目减半。
6.1 TBI接口信号定义：
关于TBI接口的信号定义，它和GMII接口的信号定义比较类似。
TBI接口的MAC模式定义：
TBI接口PHY模式定义：
注意在表11~表12中，TXD0～TXD9和RXD0～RXD9并不全是数据线。
TXD8对应TX_ER，作为发送出错标志位；TXD9对应TX_EN，作为发送使能
位；RXD8对应RX_DV，作为接收数据有效位；RXD9对应RX_ER，作为接收差错检测位。
6.2 TBI接口的时序特性：
关于TBI接口的时序特性，可以参阅GMII接口的时序特性，图22~图23。
只是TXD8对应TX_ER ，TXD9对应TX_EN，；RXD8对应RX_DV，RXD9对应RX_ER。
从硬件角度看，TBI和GMII接口基本上是一致的。
6.3 RTBI接口信号定义：
RTBI接口的MAC模式定义：
RTBI接口的PHY模式定义：
RTBI接口的时序特性：
GTX_CLK和RX_CLK是125MHz，为了达到1000Mbit的传输速率，TXD 和RXD信号线上在时钟的上升沿发送TBI接口中的TXD[3:0]/RXD[3:0]，在时钟的下降沿发送TBI接口中TXD[8:5]/RXD[8:5]，并且信号TX_CTL反映了TXD[4]和TXD[9]的状态，即在GTX_CLK上升沿发送TXD[4]，下降沿发送TXD[9]。
同样的道理适用于信号RX_CTL，它反映了RXD[4]和RXD[9]的状态，即在RX_CLK上升沿发送RXD[4]，下降沿发送RXD[9]。
它们具体的关系。
具体时序特性如图27~图28。
图27 RTBI接口TX通道MAC侧发送特性
图28 RGMII接口RX通道PHY侧发送特性。