存储器--练习题
微机原理 存储器练习题
1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码，不使用高位地址线A19、A18、A15，选取其中连续、好用又不冲突的一组地址，要求首地址为20000H。
请回答：1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分）3）写出各芯片的地址范围。
（4分）1）地址线12根，数据线8根；2）4片；3）1# 20000H~20FFFH 2# 21000H~21FFFH3# 22000H~22FFFH 4# 23000H~23FFFH2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求:①计算2732芯片的存储容量；②给出2732芯片的地址范围；③是否存在地址重叠区?① 4KB②08000H---09FFFH③存在重叠区 08000H---08FFFH09000H---09FFFH3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。
如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。
1G MERQ11A 12A 13A 14A 15A &A G 2B G 21Y C 13874LS B 0Y 1#2114CS2#2114CS 3#2114CS 4#2114CS 第1组第2组WRRD47~D D 09~A A 03~D D A10A答：第1组：C000H~C3FFH第2组：C400H~C7FFH4、下面是一个8微机的与EPROM的连接图，请写出每片EPROM的地址范围。
74LS138EPROM1：1000H～17FFHEPROM2：1800H～1FFFHEPROM3：2000H～27FFH5、某微机的存储器系统总容量为64K 。
(完整版)存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
(完整word版)第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元，1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器，分别产生和信号。
√7。
若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关，其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件，它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。
16一个512KB的存储器，其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。
19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型，其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
第五章 外存储器练习题
第五章外存储器测试题一、选择题1 、不是硬盘的主要参数有_______。
A.磁头数B.柱面数C.扇区数D.交错因子E.容量 F、QPI2、台式电脑中经常使用的硬盘多是_______英寸的。
A.5.25英寸B.3.5英寸C.2.5英寸D.1.8英寸3、目前市场上出售的主流硬盘是哪种类型（）A.SATAB.IDEC.PCID.AGP4、硬盘标称容量为40G，实际存储容量是______。
A.39.06GB.40GC.29GD.15G5、关于硬盘的数据连接线，下列说法正确的是_________。
A.对于IDE类型的硬盘，有40芯的硬盘连接线和80芯的硬盘连接线。
B.IDE类型的硬盘连接线和SATA类型的硬盘连接线相同。
C.IDE类型的硬盘连接线和SATA类型的硬盘连接线虽然不同，但可以插在主板上的同一个插槽中。
D.SATA类型的硬盘连接线比IDE类型的硬盘连接线宽。
6、计算机在往硬盘上写数据时寻道是从______磁道开始。
A.外B.内C.0D.17、容量是指硬盘的存储空间大小，常用______作为单位。
A.KBB.GBC.MBD.MHz8.关于移动硬盘，下列说法正确的是_________。
A.购买移动硬盘时，硬盘和硬盘盒可以分开购买。
B2.0接口的数据传输速度比USB1.0接口的数据传输速度快。
C.移动硬盘价格较贵，因而不易损坏，不怕摔碰。
D.IEEE1394接口的移动硬盘比USB接口的移动硬盘的数据传输速度快。
9、生产硬盘的著名厂商主要有_________。
A、希捷 B.华硕 C、技嘉 D、金士顿10、硬盘的平均寻道时间通常以毫秒为单位测量，是指（）A、磁头从一个柱面移动到另一个随机距离远的柱面所需的平均时间B、磁头从当前柱面移到所要读/写柱面的时间C、磁头从0柱面移到所要读/写柱面的时间D、磁头平均移动速度11、硬盘缓存的目的是（）A、提高硬盘容量B、提高传输效率C、加快寻道时间D、减少数据错误率12、硬盘中信息记录的介质被称为（）A、磁道B、磁盘C、磁头臂D、磁头13、每个扇区的最大容量是（）字节A、2B、8C、32D、51214、磁盘上的磁道是（）A、记录密度不同的同心圆B、记录密度相同的同心圆C、一条阿基米德螺线D、两条阿基米德螺线15、与硬盘容量无关的是（）A、交错因子B、磁头数 B、扇区数 D、柱面数16、磁盘记录数据是利用（）A、磁盘上的凹洞B、磁场变化C、在磁盘上的刻痕D、光线的折射17、把硬盘上的数据传送到计算机内存中的操作称为（）A、读盘B、写盘C、输出D、存盘18、下面关于硬盘的描述中，错误的是（）A、硬盘是由一个或多个铝制或者玻璃制的碟片组成B、硬盘用来保存用户需要保存的程序和数据C、硬盘中的数据在断电后不会丢失D、硬盘是一种速度快、容量大的内部存储设备19、下面哪一项（）不会出现在硬盘的正面记录了硬盘的相关信息中A、厂家信息和产品信息B、商标和型号C、容量和参数D、尺寸和接口类型20、主板上有1个IDE接口，则该主板上最多可以连接（）个IDE设备A、1B、2 Ｃ、３Ｄ、４21、服务器型计算机的接口多是（）A、SATAB、IDEC、SCSID、ST50622、现在主流硬盘的转速是（）A、4500rpmB、5400rpmC、7200rpmD、3600rpm23、IDE接口硬盘采用（）排线连接到主板A、20线或40线B、30线或50线C、40线或80线D、30线或40线24、下列哪个是硬盘的简称（）A、RDDB、HDC、ADDD、CDD25、以下（）不是单盘容量提高的好处A、平均访问时间缩短B、内部结构复杂化C、可靠性提高D、成本降低26、硬盘交错因子的取值范围是（）A、1：1～3:1B、1:1～4:1C、1:1～5:1D、3:1～5:127、硬盘的工作原理中，在盘片上划出多个同心圆，也就是磁道，编号最外的是（）A、1道B、0道C、2道 C、3道28、下列是希捷硬盘英文名的是（）A、WDB、GIGABYTEC、MaxtorD、Seagate29、新一代固态硬盘的接口普遍采用（）A、IDE B、SCSI C、SATA2 D、PCI30、固态硬盘的英文缩写是（）A、HDDB、SSDC、RDDD、RAM二、判断题1、目前在笔记本电脑中使用的硬盘多为1.8英寸。
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
半导体存储器题库
半导体存储器题库
1. 半导体存储器按照存取功能可以分为哪两类？
A. 只读存储器和随机存储器
B. 磁表面存储器和半导体存储器
C. 主存储器和外存储器
D. 硬盘和软盘
2. ROM代表什么类型的存储器？
A. 只读存储器
B. 随机存储器
C. 缓冲存储器
D. 高速缓存存储器
3. RAM代表什么类型的存储器？
A. 只读存储器
B. 随机存储器
C. 缓冲存储器
D. 高速缓存存储器
4. EEPROM是什么类型的存储器？
A. 只读存储器
B. 随机存储器
C. 可编程只读存储器
D. 可擦除可编程只读存储器
5. EPROM是什么类型的存储器？
A. 只读存储器
B. 随机存储器
C. 可编程只读存储器
D. 可擦除可编程只读存储器
6. 半导体存储器的优点是什么？
A. 容量大、速度快、功耗低、体积小、可靠性高
B. 容量小、速度快、功耗低、体积大、可靠性高
C. 容量大、速度快、功耗高、体积小、可靠性低
D. 容量小、速度快、功耗高、体积小、可靠性低
7. 下列哪个不是半导体存储器的缺点？
A. 需要定期刷新
B. 数据易丢失
C. 存取速度慢
D. 集成度低
8. 半导体存储器的刷新周期是由什么决定的？
A. 存储单元的个数
B. 存取周期的时间长度
C. 刷新电路的工作原理
D. 数据在内存中存放的时间长度。
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
(蔡老师提供)第3章 多层次的存储器习题参考答案
第3章 多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
最新--01-存储器练习题-带参考答案资料
最新--01-存储器练习题-带参考答案资料存储器练习题参考答案⼀、选择题（75+7题）1、计算机系统中的存储器系统是指( D )。
A、RAM存储器B、ROM存储器C、主存储器D、主存储器和外存储器2、存储器是计算机系统中的记忆设备，它主要⽤来( C )。
A、存放数据B、存放程序C、存放数据和程序D、存放微程序3、存储单元是指( B )。
A、存放⼀个⼆进制信息位的存储元B、存放⼀个机器字的所有存储元集合C、存放⼀个字节的所有存储元集合D、存放两个字节的所有存储元集合4、计算机的存储器采⽤分级存储体系的主要⽬的是( D )。
A、便于读写数据B、减⼩机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的⽭盾5、存储周期是指( C )。
A、存储器的读出时间B、存储器的写⼊时间C、存储器进⾏连续读和写操作所允许的最短时间间隔D、存储器进⾏连续写操作所允许的最短时间间隔6、和外存储器相⽐，内存储器的特点是( C )。
A、容量⼤，速度快，成本低B、容量⼤，速度慢，成本⾼C、容量⼩，速度快，成本⾼D、容量⼩，速度快，成本低B、0～32KC、0～64KBD、0～32KB8、某SRAM芯⽚，其存储容量为64K×16位，该芯⽚的地址线和数据线数⽬为( D )。
A、64,16B、16,64C、64,8D、16,169、某DRAM芯⽚，其存储容量为512K×8位，该芯⽚的地址线和数据线数⽬为( D )。
A、8,512B、512,8C、18,8D、19，810、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是( C )。
A、0～1MB、0～512KBC、0～256KD、0～256KB11、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是( A )。
A、0～1MB、0～4MBC、0～4MD、0～1MB12、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围( C )。
第4章 存储器管理_习题
第4章存储器管理4.4自测题4.4.1基本题一．判断题(正确的在括号中记√,错误的记×)1.为了减少内部碎片,页应偏小为好。
( )2.为了减少缺页中断率,页应该小一些。
( )3.为提高对换空间的利用率,一般对其使用离散的分配方式。
( )4.用户程序中出错处理部分不必常驻内存。
( )5.使用预分页的原因是每个进程在最初运行时需要一定数量的页面。
( )6.可变分区法可以比较有效地消除外部碎片,但不能消除内部碎片。
（）7.分页存储管理方案易于实现用户使用内存空间的动态扩充。
( )8.LRU页面调度算法总是选择在主存驻留时间最长的页面被淘汰。
( )9.最佳适应算法比首次适应算法具有更好的内存利用率。
( )10.请求分段存储管理中,分段的尺寸要受主存空间的限制。
( )二．单项选择题，在每小题的四个备选答案中选出一个正确答案，并将其代码写在题干后面的括号内。
不选、错选或多选者该题无分。
1.在可变式分区管理中,最佳适应算法是将空白区在空白区表中按______次序排列。
A.地址递增B.地址递减C.容量递增D.容量递减2.动态重定位技术依赖于_______.A.重定位装入程序B.重定位寄存器C.地址机构D.目标程序3.请求分页存储管理方案的主要特点是__________。
A.不要求将作业装入内存B.不要求将作业全部装入内存C.不要求使用联想存储器D.不要求缺页中断的处理4.在存储管理方案中,___________可与覆盖技术配合。
A.页式管理B.段式管理C.段页式管理D.可变分区管理5.一个计算机系统虚存的最大容量是由__________决定的。
A.主存的容量B.辅存的容量C.主存容量+辅存容量D.计算机的地址机构6.在存储管理中,采用覆盖与交换技术的目的是_________。
A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享7.在可变式分区分配方案中,只需要进行一次比较就可以判定是否满足作业对主存空间要求的是______。
第五、六章存储器管理练习题
第五、六章存储器管理练习题(一)单项选择题1．存储管理的目的是( )A、方便用户 B．提高主存空间利用率 C．方便用户和提高主存利用率 D．增加主存实际容量2．动态重定位是在作业的( )中进行的。
A．编译过程 B．装入过程 C．修改过程 D．执行过程3．提高主存利用率主要是通过( )实现的。
A．内存分配 B．内存保护 c．地址转换 D．内存扩充4．可变分区管理方式按作业需求量分配主存分区，所以( )。
A.分区的长度是固定 B．分区的个数是确定的C．分区长度和个数都是确定的 D．分区的长度不是预先固定的，分区的个数是不确定的5．( )存储管理不适合多道程序系统。
A．一个分区 B．固定分区 C.可变分区 D．段页式6．可变分区管理方式下( )分配作业的主存空间。
A．根据一张主存分配表 B．根据一张已分配区表和一张空闲区表C．根据一张“位示图”构成的主存分配表 D．由系统自由7．可变分区常用的主存分配算法中不包括( )。
A．最先适应分配算法 B．顺序分配算法 C．最优适应分配算法 D．最坏适应分配算法8．在可变分区方式管理下收回主存空间时，若已判定“空闲区表第j栏始址＝归还的分区始址+长度”，则表示( )。
A．归还区有下邻空闲区 B．归还区有上邻空闲区C．归还区有上、下邻空闲区 D．归还区无相邻空闲区9．当可变分区方式管理内存空间去配时，要检查有无相邻的空闲区，若归还区始地址为S，长度为Ｌ，符合( )表示归还区有上邻空闲区。
A．第j栏始址＝Ｓ+Ｌ B．第j栏始址+长度＝ＳC．第j栏始址+长度＝Ｓ且第k栏始址＝S+L D．不满足A、B、Ｃ任一条件10．碎片现象的存在使( )。
A．主存空间利用率降低 B．主存空间利用率提高C．主存空间利用率得以改善 D．主存空间利用率不受影响11．最佳适应分配算法把空闲区( )。
A．按地址顺序从小到大登记在空闲区表中 B．按地址顺序从大到小登记在空闲区表个C．按长度以递增顺序登记在空闲区表中 D.按长度以递减顺序登记在空闲区表中12．分页存储管理时，每读写一个数据，要访问( )主存。
6章存储器、可编程逻辑器件复习题
可编程逻辑器件一、选择题：1、一个ROM具有10根地址线,8根位线,则其存储容量为( )A. 210×8B. 102×8C. 10×82D. 10×82、工作中既可读出信息,又可写入信息的存储器称为( )A. RAMB. ROMC.PLAD. EPROM3、组合型的PLA( )A.与门阵列和或门阵列均可编程B.与门阵列可编程, 或门阵列不可编程C.与门阵列不可编程, 或门阵列可编程D．与门阵列和或门阵列均不可编程4、将256×1位ROM扩展为1024×1位ROM,地址线为（）条A. 10条B.12条C. 8条D. 7条5、一个RAM,它的地址寄存器为16位，它有（）A. 65536个地址单元B.4096个地址单元C. 1024个地址单元D.8192个地址单元6、7、8、9、一片64k×8存储容量的只读存储器（ROM），有（）。
A. 16条地址线和8条数据线B.64条地址线和16条数据线C.64条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作（）存入数据，断电（）数据；RAM可以在工作中（）读写数据，断电（）数据。
A. 前，不丢失；随时，将丢失B.中，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失11、有四个存储器, 存储容量最大的是( )存储器A. 4096×8位B. 512×8位C.2048×4位D. 4096×1位12、CPLD是指（）A.复杂可编程逻辑阵列B.门阵列C.现场可编程逻辑阵列D.专用集成电路13、FPGA是指（）A. 现场可编程逻辑阵列B.可编程逻辑阵列C. 门阵列D.专用集成电路14、EPROM是指（）A.可擦可编程的只读存储器B.只读存储器C.可编程的只读存储器D.随机读写存储器15、随机存取存储器是( )A.只读存储器B.挥发性存储器C.不挥发性存储器D.以上三项均不是二、填空题：1、一个包含有32768 个基本存储单元的存储电路设计成4096个字节的RAM，该RAM有根数据线,有根地址线。
存储器系统习题
现有芯片如题图4.9所示。
SRAM：16K×8位，其中CS为片选信号，低电平有效；WE 为写控制信号，低电平写，高电平读。 ROM：8K×8位，其中CS为片选信号，低电平有效；OE为读 出控制，低电平读出有效。 译码器：3-8译码器，输出低电平有效；EN为使能信号，低电 平时译码器功能有效。其他与、或等逻辑门电路自选。
0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 。。。。 1 1 0 0 。。。。 1 1 0 0 。。。。 1 1 0 0 。。。。 1 1 0 0 。。。。 1 0 1 1 0 1 0 1 0 1 0 1 0 C000H~FFFFH 16K RAM芯片#1
若存储器的读/写周期为0.5us，则对集中式刷新而 言，其“死区”时间是多少？ 如果是一个256K×1位的DRAM芯片，希望能与上 述64K×1位DRAM芯片有相同的刷新延时，则存储 阵列应如何安排？
解：(1s=1000ms 1ms=1000us 1us=1000ns)
芯片内部的两个独立的矩阵可同时刷新，刷新时只对 128行刷新即可，所以死区时间：0.5us x 128行 = 64us
存储器扩展的关键：地址空间的分配和片选逻辑的形 成上
依次写出各个芯片或各组芯片在最大存储空间中的地址范围 (最低地址和最高地址)
• 注意ROM和RAM的要求
根据地址分配列出芯片的片选逻辑
• 通常需要用到译码器和其他的门电路知识
画出连接图：注意芯片上地址线、数据线的数量和方向。
• 地址线 • 数据线 • 控制线：注意ROM只读芯片上没有读写控制引脚，不能将读写 控制线接到ROM芯片上。
4.12 访问主存的地址是20位（A19…A0）， 数据总线为8位，分别计算下列各种情况下标 识cache和数据cache的大小，并画出对应的 结构框图。
第四章主存储器习题(可编辑修改word版)
第四章主存储器习题一、选择题：将正确的答案序号填在横线上1.存储器是计算机系统的记忆设备，它主要用来存放。
A.数据B．程序C．微程序D．程序和数据2.若存储器的存储周期250ns，每次读出16 位，则该存储器的数据传送率为_ _。
A. 4×106B/秒B．4MB/秒C．8×106B/秒D．8Mb/ 秒3．按字节编址的存储器中，每个编址单元中存放信息。
A.1位B．8 位C．16 位D．64 位4．和外存储器相比，内存储器的特点是。
A. 容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存储器中，属于非易失性存储器的是。
A．RAM B．静态存储器 C．动态存储器D．ROM6．下列部件中存取速度最快的是。
A.寄存器B．Cache C．内存D．外存7.EPROM 是指。
A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器D．电擦除可编程只读存储器8.若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。
A．SRAM B． Cache C． EEPROM D．辅助存储器9.存储周期是指。
A．存储器的读出时间B.存储器进行连续写操作所允许的最短时间间隔C．存储器的写入时间D．存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_。
A．4 片，13 根B．4 片，12 根C．6 片，11 根D．4 片，16 根11.若SRAM 中有 4K 个存储单元，采用双译码方式时要求译码输出线为_ _根。
A. 4096 B．64 C．128 D．102412.半导体静态存储器SRAM 能够存储信息是。
A．依靠双稳态电路B．依靠定时刷新C.依靠读后再生D．信息不再变化13．Cache 是指。
A．高速缓冲存储器 B. 主存C．ROM D. 外部存储器14.磁盘按盘片的组成材料分为软盘和。
数电-半导体存储器练习题
× √
B D
SRAM 以上都对
× ×
分析提示
DRAM利用 利用MOS管的栅极电容对电荷的存储效应存储信息， 管的栅极电容对电荷的存储效应存储信息， 利用 管的栅极电容对电荷的存储效应存储信息 电荷不能长期存储。 电荷不能长期存储。 SRAM 以寄存器为存储元件，只有在带电状态下才能存储信息。 以寄存器为存储元件，只有在带电状态下才能存储信息。 DRAM、 SRAM 属于“易失性”存储器，不能实现组合逻辑函 属于“易失性”存储器， 、 数。 EPROM，利用 管作存储元件， ，利用MOS管作存储元件，存储矩阵的字、位线交叉 管作存储元件 存储矩阵的字、 处接入不接入存储元件的连接方式决定所存储信息的内容是0或 ， 处接入不接入存储元件的连接方式决定所存储信息的内容是 或1， 连接方式确定后所存储的信息可长期保存不变， 连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函 数
第
4
页
数字电子技术
第 7 章 半导体存储器
单项选择题 ( )。
4、有 10 位地址和 8 位字长的存储器，其存储容量为 、 位字长的存储器， A C 256×10 位 × 1024×10 位 ×
× ×
B D
512×8 位 × 1024×8 位 ×
× √
分析提示
10 位地址所对应 存储字数为： 210=1024 存储字数为： 每个字的字长为： 每个字的字长为： 8 位 字数× 存储容量 = 字数×字长 =1024 × 8 位
第
14
页
数字电子技术
第 7 章 半导体存储器
单项选择题 )。
14、只读存储器ROM，当电源断电后再通电时，所存储的内容 ( 、只读存储器 ，当电源断电后再通电时， A C 全部改变 不确定
存储器习题
注:红色为作业需上交。
注意填空选择需要抄写题目。
一．选择题1．计算机工作中只读不写的存储器是( )。
（A) DRAM （B) ROM （C） SRAM (D) EEPROM2．下面关于主存储器（也称为内存）的叙述中,不正确的是( ）。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理（B）存储器的读、写操作，一次仅读出或写入一个字节（C）字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache(高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个（ )周期.(A) 指令（B) 总线（C）时钟（D) 读写4．存取周期是指（）。
（A)存储器的写入时间（B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D）存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，（ )是正确的。
（A） EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器（C） EPROM是可改写的,但它不能作为读写存储器（D) EPROM只能改写一次6．主存和CPU之间增加高速缓存的目的是（）。
(A）解决CPU和主存间的速度匹配问题（B) 扩大主存容量(C）既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力7．采用虚拟存储器的目的是（ )。
（A）提高主存速度（B）扩大外存的容量（C）扩大内存的寻址空间（D）提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是（ )。
（A） 70FFFH (B） 80000H （C) 7FFFFH (D） 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( ）。
(A) 内存 (B) 内部寄存器（C）高速缓冲存储器（D) 外存10．下面的说法中,（ )是正确的. (A) 指令周期等于机器周期（B) 指令周期大于机器周期 (C）指令周期小于机器周期 (D）指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。
存储器习题
第10章存储器及其接口典型试题一．填空题1.只读存储器ROM有如下几种类型：＿＿＿＿。
答案：掩膜ROM、PROM、EPROM、E2PROM2.半导体存储器的主要技术指标是＿＿＿＿。
答案：存储容量、存储速度、可靠性、功耗、性能/价格比3.在16位微机系统中，一个存储字占用两个连续的8位字节单元，字的低8位存放在＿＿＿＿、高8位存放在＿＿＿＿。
答案：低地址单元、高地址单元4.SRAM芯片6116（2K×8B）有＿＿＿＿位地址引脚线、＿＿＿＿位数据引脚线。
答案：11 85.在存储器系统中，实现片选控制有三种方法，它们是＿＿＿＿。
答案：全译码法、部分译码法、线选法6.74LS138译码器有三个“选择输入端”C、B、A及8个输出端，当输入地址码为101时，输出端＿＿＿＿有效。
答案：7.半导体静态存储器是靠＿＿＿＿存储信息，半导体动态存储器是靠＿＿＿＿存储信息。
答案：触发器电荷存储器件8.对存储器进行读/写时，地址线被分为＿＿＿＿和＿＿＿＿两部分，它们分别用以产生＿＿＿＿和＿＿＿＿信号。
答案：片选地址片内地址芯片选择片内存储单元选择二．单项选择题1．DRAM2164（64K×1）外部引脚有（）。
A.16条地址线、2条数据线B.8条地址线、1条数据线C.16条地址线、1条数据线D.8条地址线、2条数据线分析：从芯片容量（64K×1B）来看，有64K个编址单元，应有16条地址线（216=64K）。
但DRAM芯片集成度高、容量大、引脚数量不够，一般输入地址线采用分时复用锁存方式，即将地址信号分成二组、共用一组线，分两次送入片内。
而2164却有二条数据线，一条作为输入，一条作为输出。
答案：D 2．8086能寻址内存贮器的最大地址范围为（）。
A.64KBB.512KBC.1MBD.16KB分析：8086有20条地址总线A0～A19，它可以表示220=1M个不同的状态。
答案：C3．若用1K×4的芯片组成2K×8的RAM，需要（）片。
第4章 主存储器习题
第4章主存储器一、选择题（每题3.5分）1．动态半导体存储器的特点是（）A．在工作中存储器内容会产生变化B．每次读出后，需要根据原存内容重新写入一遍C．每隔一定时间，需要根据原存内容重新写入一遍D．在工作中需要动态地改变访存地址【答案】C2.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。
A 64，16B 16，64C 64，8D 16，16 。
【答案】D3.交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。
A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个【答案】A4. EPROM是指______。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器【答案】D5.存储器是计算机系统的记忆设备，主要用于______。
A.存放程序B.存放软件C.存放微程序D.存放程序和数据【答案】D6. 外存储器与内存储器相比，外存储器______。
A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高【答案】B7. 一个256K×8的存储器，其地址线和数据线总和为______。
A.16B.18C.26D.20【答案】C8.某存储器芯片的存储容量为8K×12位，则它的地址线为____。
A.11B.12C.13D.14 【答案】C9. 某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为______。
A.23B.25C.50D.19【答案】D10.存储器是计算机系统的记忆设备，它主要用来（）。
A.存放数据B.存放程序C.存放数据和程序D.存放微程序【答案】C11.内存若为16MB，则表示容量为（）KB。
A.16B.16384C.1024D.16000【答案】B12.下列说法正确的是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章存储器
练习题
1.现有一64K×2位的存储器芯片，欲设计具有同样存储容量的
存储器,应如何安排地址线和数据线引脚的数目，使两者之和
最小。
并说明有几种解答。
2.已知某8位机的主存采用半导体存储器，地址码为18位，采
用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并
选用模块条形式，问：
（1）若每个模块条为32K×8位，共需几个模块条？
（2）每个模块条内有多少片RAM芯片?
（3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？
3.用16K×16位的SRAM芯片构成64K×32位的存储器。
要求画
出该存储器的组成逻辑框图。
4.设有一个具有20位地址和32位字长的存储器，问：
(1)该存储器能存储多少个字节的信息？
(2)如果存储器由512k×8位的SRAM 芯片组成，需多少
片？
(3)需多少位地址作芯片选择？
5. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。
问：（1）总共需要多少DRAM芯片
（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？
答案：
1.设地址线x根，数据线y根，则
2x·y=64K×2
若 y=1 x=17
y=2 x=16
y=4 x=15
y=8 x=14
因此，当数据线为1或2时，引脚之和为18
共有2种解答
2.(218×8）/（32k×8）=8，故需8个模块
(32k×8）/（4k×4）=16，故需16片芯片
共需8×16=128片芯片
为了选择各模块，需使用3:8译码器
即3根地址线选择模条。
3. 所需芯片总数（64K×32）÷（16K×16）= 8片因此存储器
可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码
4. 解：（1）应为32位字长为4B，220 = 1M = 1024K,存储器容量为220×4B = 4MB，可存储
4M字节的信息
（2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB
所需芯片数目为：4MB ÷ 0.5MB = 8片
（3）因为219 = 512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模
块。
5. （1）DRAM芯片容量为128K×8位 = 128KB
存储器容量为1024K×32位 = 1024K×4B =4096KB
所需芯片数 4096KB÷128KB = 32片
（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms 内进行512个周期的刷新。
按此周期数，512×4096 = 128KB，对一行上的4096个存储元同时进行刷新。
采用异步刷新方式刷新信号的周期为 8ms÷512 = 15.6μs。