广东海洋大学数字电路试题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1.(47.5)10 =( 101111.1000 )2 =( 2F.8 )16 =( 01000111.0101 )8421BCD 码 。
2. n 个变量的最小项共有 2n 个,所有最小项之和为 1 。
3.写出下列触发器特性方程: SR 触发器 Q ﹡= S +R ′Q ,SR=0(约束条件) ;
JK 触发器 Q ﹡= JQ ′+K ′Q 。
4.三个JK 触发器构成计数器,其最多有效状态为 8 个;若要组成十进制计数器,则需要 4 个触发器,它的无效状态有 6 个。
5.由或非门构成的基本R 、S触发器,则其输入端R 、S 应满足的约束条件为(B )。 A. R+S=0 B. RS=0 C. R+S=1 D.RS=1
6.设计一个三人表决电路,结果按“少数服从多数”的原则决定。要求用3—8译码器74138及门电路实现。
7.试用JK 触发器接成D 触发器。
答:在JK 触发器的输入端J 、K 间接一非门, 非门的输入端接J ,输出端接K ,此时的D=J ,
而触发器即为D 触发器了。
Y 0Y 1Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
CT54LS138
S 1
S 2
S 3
A 2
A 1
A 0
1
A
B
C
&
F
J
C 1
1K
1J
C 11K
FF 1
FF 0CP
=1X &
Z
Q 1Q 1
Q 0Q 0
7-1.试用D触发器接成T'触发器。
将输入端D与Q'端相连。
9.一个8选一数据选择器的地址输入端有( C )个。
A.1
B.2
C.3
D.8
10.为实现将JK触发器转换为D触发器,应使( A )。
A. J=D,K=D´
B. K=D,J=D´
C. J=K=D
D. J=K=D´
10.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为(D )。A.JK=00 B. JK=01 C. JK=10 D. JK=11
11.用8个触发器可以记忆( D )种不同状态.
A.8 B.16 C.128 D.256
19.将D触发器改造成T触发器,图1所示电路中的虚线框内应是( D )。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
20.A/D转换过程是通过取样、保持、量化、编码四个步骤完成的。
6.为实现将JK 触发器转换为D 触发器,应使( A )。
A. J=D ,K=D ´
B. K=D ,J=D ´
C. J=K=D
D. J=K=D ´
2.和二进制数(1010.01)2等值的十进制数为 10.25 。
4.逻辑函数式A ⊕0的值为 A 。A+1 = 1 。F=A ⊕1=A '。F=A ⊕0=A 。 2.分析图1所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。
图1 答:J 1 = Q 2′ J 2 = Q 1
Q 1*= Q 2′Q 1′ ; Q 2* = Q 1Q 2′ ; Y = Q 2 K 1 = 1 K 2 = 1
3、对n 个变量来说,最小项共有2n 个;所有的最小项之和恒为 1 。
4、对于JK 触发器,若K J =,则可构成( T )触发器;若K J '=,则可构成( D )触发器。
6、RS 触发器的约束条件是( A )
A 、RS=0
B 、R+S=1
C 、RS=1
D 、R+S=0
7、用触发器设计一个17进制的计数器所需触发器的数目是( D )
A 、2
B 、3
C 、4
D 、5
8、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F 和G 相“与”的结果是( A )。
A 、m2+m3
B 、1
C 、B A +'
D 、A+B
1J 1K C1
1J 1K C111
CLK
Q Q Y
FF FF 1
2
1
2
6、下列电路中属于组合逻辑电路的是( C )
A、触发器
B、计数器
C、数据选择器
D、寄存器
10、5个触发器构成的计数器最大的计数值为( C )
A、5
B、10
C、32
D、25
12、欲使J K触发器按Q n+1=Q n工作,不可使J K触发器的输入端为以下哪几种情况?( C )
A、J=K=0
B、J=Q,K=Q'
C、J=Q',K=Q
D、J=Q,K=0
13.下列所示触发器中属下降沿触发的是( B )。
(A)(B)(C)
14.D触发器的特性方程为 Q﹡= D 。
15.最基本的逻辑门电路是与门、或门、非门。
TS门输出的三种状态为高电平__、__低电平__、__高阻态__。
1.(12分)设计一个三人表决电路,规定必须有两人以上同意时提案方可通过。试用3线- 8线译码器(74LS138)和门电路实现。
解:(1)设3人用A 、B 、C 表示:1代表同意,0代表不同意;用F 代表表决结果:1代表通过,0代表不通过。 (2分) (2)依题意列真值表:(4分)
输入 输出 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
(3)令A 2=A 、A 1=B 、A 0=C ,则由真值表可推出:
)'('7'6'5'37653Y Y Y Y m m m m F =+++= (3分) (4)画逻辑图:(3分)
A B C
F