四路智力竞赛抢答器设计

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

重庆信息技术职业学院

毕业设计

题目四路智力竞赛抢答器设计选题性质: 设计□报告□其他

院系电子工程学院

专业电子信息工程技术

班级 10 级(2)班

学号 1025090234

学生姓名王楷

指导教师王芳莉

教务处制

2012年 9 月 1 日

2013 届电子工程学院

毕业设计选题审批单

年级 10 专业电子班级 2班

学生姓名王楷学号1025090234 选题四路智力抢答器设计选题性质□设计□报告□其他选题论证:

指导教师初审意见:

签名:

年月日

毕业设计工作领导小组审批意见:

签名:

年月日

2013 届电子工程学院

毕业设计开题报告及进度要求

年级班级

学生姓名学号

指导教师选题性质□设计□报告□其他选题

选题的目的和意义:

选题研究的主要内容和技术方案:

毕业设计工作时间2012年 9月 1日至 2012年 10月 20 日

毕业设计工作日程安排

时间段工作内容

9月1日-9月8日选题、开题、制定任务、开题

10月20日完成毕业设计

指导教师意见:

成果要求:

签字:

年月日

目录

目录..............................I 摘要.............................. II 绪论 (1)

第1章方案与论证 (2)

1.1 设计要求 (2)

1.2 方案论证 (2)

第2章单元电路设计 (4)

2.1抢答器按键保持与封锁电路 (4)

2.2 选手号码显示电路 (6)

2.2.1 74LS148优先编码器 (6)

2.2.2 74LS248七段译码器 (8)

2.3 脉冲发生器电路 (10)

2.3.1 555定时器 (10)

2.4 8421BCD码递减计数器电路 (12)

2.4.1 十进制可逆计数器74LS192 (12)

2.5 抢答及限时鸣响电路 (14)

2.5.1 74LS04非门 (14)

2.5.2 74LS02与非门 (15)

总结 (17)

参考文献 (18)

附录Ⅰ总电路图 (19)

附录Ⅱ元器件清单 (20)

摘要

本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案,并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行,然后利用555集成电路构成秒脉冲发生器;然后用其产生的矩形波触发倒计时计数器;运用输出的进位电压控制计时器的停止,并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验,得到了比较符合要求的仿真结果。

关键字:D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路

绪论

关于这次设计的用于多人竞赛抢答的器件,在现实生活中很常见,尤其是在随着各种智益电视节目的不断发展,越来越多的竞赛抢答器被用在了其中,这种抢答器的好处是不仅能够锻炼参赛选手的反应能力,而且能增加节目现场的紧张、活跃气氛,让观众看得更有情趣。可见抢答器在现实生活中确实很实用,运用前景非常广泛。

在知识竞赛中,特别是做抢答题时,在抢答过程中,为了知道哪一组或哪一位选手先答题,必须要有一个系统来完成这个任务。如果在抢答中,只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器,使以上问题得以解决,即使两组的抢答时间相差几微秒,也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计,以及它的实际用途。

第1章方案与论证

1.1设计要求

1.设置一个系统清除和抢答控制开关S,该开关由主持人控制;

2.抢答器具有锁存与显示功能;

3.抢答器具有定时抢答功能,定时时间为60秒,当主持人启动"开始"键后,定时器进行减计时;

4.如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。

1.2方案论证

方案一:

用CD4511 、CD4068各一个电阻,开关,三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时,输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平,从而锁住CD4511,实现抢答功能。计数器利用两个CD40110和CD4011组合成60秒的加法计数器。此电路原理简单,制作方便,但显示不为倒计时,观看比较不方便。

方案二:

抢答电路由四个D触发器74LS74N,或非门4002BT,开关若干,优先编码器74LS148及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入,当四个开关有一个有优先按下时,D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。倒计时电路由74LS192, 七段显示器,及555定时电路组成。此电路的设计虽然较复杂,但是能很好实现所要求的功能。

通过比较二个方案的特点,本电路采用方案二!

智力竞赛抢答器的设计方框图如图1.1所示。包括抢答器电路,秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路(辅助时序控制电路)等六个部分组成。计时电路递减计时,每隔1秒钟,计时器减1。其中抢答器,计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能,计数器完成60秒计时功能,而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。当计时器递减计时到零(既定时时间到)时,显示器上显示00,同时警报灯点亮。

相关文档
最新文档