电路板级的信号完整性问题和仿真分析

电路板级的信号完整性问题和仿真分析

摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须

面对的问题。信号完整性指的是什么？信号在电路中传输的质量。由于电子产品向高速、微

型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。常见的问题有反弹、

振铃、地弹和串扰等等。这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，

找到解决它们的一些途径。传统的PCB设计是在样机中去测试问题，极大的降低了产品设计

的效率。使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高

产品的设计效率。这里以Altium Designer 6.0工具为例，介绍分析解决部分信号完整性问题

的方法。

关键词：信号完整性 Altium Designer 6.0 仿真分析

[中图分类号] O59 [文献标识码] A [文章编号] 1000-7326（2012）04-0125-03

20世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。

随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。但同时却给电子设计带来一个新的

问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理

越来越快的信号。这就是我们硬件设计中遇到的最核心问题：信号完整性。为什么我们以前

在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳

变的信号上升时间比较长，一般为几个纳秒。元件间的布线不会影响电路的信号，所以都没

有去考虑信号完整性问题。但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来

越小，那么电路设计中的信号完整性问题就突现出来了。

一、信号完整性定义

信号完整性是指在信号线上的信号质量, 是信号在电路中能以正确的时序和电压做出响应的

能力。也就是信号能够按照时序要求定时到达，同时具有较好的信号波形。比如数字脉冲的

时间和振幅一致，没有偏差和抖动，并且快速干净的跳变。所以信号完整性问题的真正起因

是不断缩减的信号上升与下降时间。差的信号完整性不是由单一因素导致的，而是电路板级

设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。

二、常见信号完整性问题

1、反射

由于信号源端和负载端阻抗不匹配（阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得

到最大功率输出的一种工作状态），导致在传输线上阻抗不连续，引起信号在线上的反射，

负载端将一部分电压反射回信号源端，造成电平的抬高，对元件产生破坏性的影响。如果负

载阻抗小于源阻抗，反射电压为负；如果负载阻抗大于源阻抗，反射电压为正。同时由于信

号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠

加在原信号上将会改变原信号的形状。信号的反射可能会引起振铃现象，一个典型的信号振

铃如图1所示。

根据前面的分析，可知如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个

信号可能是信号驱动端发出的信号，也可能是负载端反射回来的反射信号。根据反射系数的

公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。

这里我们用理想传输线模型来分析与信号反射有关的重要参数。在图2中，理想传输线L被

内阻为r的数字信号驱动源US驱动，传输线的特性阻抗为Z，负载阻抗为RL。

负载端阻抗与传输线阻抗不匹配会在负载端(B点)反射一部分信号回信号源端(A点)，反射电

压信号的幅值由负载反射系数F1决定：

（1.1）

式中F1称为负载电压反射系数，它实际上是反射电压与入射电压之比。

由式(1.1)可见，-1≤F1≤+l，当RL=Z时，F1=O，不会发生反射。即只要根据传输线的特性阻抗

进行终端匹配，就能消除反射。当RLZ时，F1>O，处于欠阻尼状态，反射波极性为正。

当从负载端反射回的电压到达信号源端时，又将再次反射回负载端，形成二次反射波，此时

反射电压的幅值由信号源反射系数F2决定：

（1.2）

由上分析可知只要负载反射系数或信号源反射系数二者任一为零，则反射都将被消除。因此

在传输线的端接中通常采用两种策略：负载端并行端接匹配、信号源端串行端接匹配。分析

两种端接策略，各有其优缺点。不过由于并行端接的匹配网络需要与电源连接，使用较为复杂；串行端接只需要在信号源端串入一个电阻，消耗功率小而且易于实现，故而在实际工程

被广泛采用。

2、串扰

当我们对电路板进行测量时，有时会发现某根信号线，本来没有输出信号，但在仪器上会显

示幅度很小的规则波形，好像有信号输出。如果我们测量一下与它邻近的信号线，也会发现

波形，这就是串扰现象。串扰是指当信号在传输线上传播时，相邻信号之间由于电磁场的相

互耦合而产生的不期望的噪声电压信号，即能量由一条线耦合到另一条线上。我们用图3来

分析，A 点的驱动源为干扰源，则A—B间的线网称为干扰源网络，C—D之间的线网被称为

被干扰网络，被干扰网络靠近干扰源网络的驱动端的串扰称为近端串扰，而靠近干扰源网络

接收端方向的串扰称为远端串扰。串扰主要源自两相邻导体之间所形成的互感Lm和互容Cm。根据电磁学理论，交变的电场产生交变的磁场。所以串扰最容易发生在信号跳变的过程当中，

并且信号变化得越快，产生的串扰也就越大。现在随着电子产品的体积越来越小，布线空间

更小或布线密度更大时，更应慎重对待信号线之间的串扰问题，因为高频信号线对与其相邻

的信号线的串扰可能会导致门级的误触发，它在电路调试的过程中是很难被轻易发现并妥善

解决的。因此，在布线资源允许的条件下，应尽可能地拉开线间距并减小两根或多根信号线

的平行长度，这样可以有效地抑制串扰。

3、地弹

在电路板中，由于电源线和地线上存在阻抗，当数字信号进行同步切换时，会产生同步切换

噪声。同时，由于芯片封装电感的存在，在电路同步切换过程中形成的大电流涌动会引起地

平面的反弹噪声。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象

的称之为地弹。当元件输出端有一个状态跳变到另一个状态时，地弹现象会导致元件逻辑输

入端产生毛刺。

对于任何封装的芯片，其引脚都会存在电感电容等寄生参数。而地弹正是由于引脚上的电感

引起的。为此，我们用仿真软件Multisim构造一个地弹模型（如图4所示），L1就是引脚上

的电感，使用开关J1来模拟状态转换，可设置为10ns，用示波器查看电感上的电压变化

（如图5所示），可以清晰的发现电压的波动。这种由于输出转换引起的芯片内部参考地电

位漂移就是地弹。

三、信号完整性的仿真分析