低电压环形振荡器设计

表2
与近来发表的压控振荡器性能比较
设计方案 类型
本文 文献[2] 文献[3] 文献[4] 文献[5] 文献[6]
环形
LC 环形 环形 环形 环形
电源电压/V
1 1 1.8 2.7 3.3 2.5
采用工艺
0.18μm CMOS 0.18μm CMOS 0.18μm CMOS BiCMOS 30GHz fT 0.35μm CMOS 0.5μm CMOS
当压控振荡器的控制电压在 0~1V 的范围内变 化时，其频率的变化如图 5 所示。从图 5 可以看出， 本文设计的电源电压为 1V 的压控振荡器的频率可 以在 41MHz~4.35GHz 的范围内变化，频率调整范 围很宽。而且，当控制电压在 0~0.6V 的范围内时， 振荡器的频率近似线性的变化，其输出频率从
其中，gm1 为 NMOS 管 M1 的跨导，gm5 为 NMOS
管 M5 的跨导，CL 为输出点的等效电容，GL 为输出
点的等效电导，它包括电阻 R1，MOS 管 M1、M3、
M5 的等效电导。
为了使环形振荡器能够维持振荡，每个延迟
单元必须提供 90°的附加相移，并且整个环路的 增益等于 1[6]。因此，使式(1)的增益等于 1 可以
为了改善图 1 的振荡器的性能，进一步提高它 的工作频率，同时增大频率调节范围，并且在 1V 的电源电压下能够正常工作，本文提出了一种新的
图 3 新的延迟单元半电路小信号等效模型
从图 3 可以得到新的延迟单元的传递函数 A(s)为
A(s) = vo =
−g m1
(1)
vin − g m5 + GL + SCL
使新的环形振荡器可以在低电压下工作到很高的频率。仿真结果表明，在电源电压为 1V，调节电压在 0~1V 范围
内变化时，振荡器的频率为 300MHz~4GHz。
关键词：低电压；环形振荡器；调节范围
中图分类号：TN782
文献标识码：A
文章编号: 1000-436X(2007)06-0062-04
Design of low voltage ring oscillator
要四级延迟单元，这就使振荡器的工作频率受到很 大的限制。为了提高振荡器的工作频率，人们采用 有源电感[4,5]、在延迟单元中引入负的跨导[6]来设计 两级延迟单元的环形振荡器，取得了很好效果，在 提高环形振荡器工作频率的同时，其相位噪声特性 与 LC 振荡器接近[6]。
随着 CMOS 工艺技术的发展，芯片的集成度越 来越高，栅氧化层的厚度越来越薄，芯片工作电压 越来越低，因此，设计 1V 电源电压工作的电路就 显得更重要。LC 振荡器由于采用了片上电感，其 输出电压可以在电源电压以上，1V 的 LC 振荡器相 对来说比较容易[2]。由于电源电压为 1V，任何叠加 结构都会对振荡器的性能有显著的影响，文献[4,5] 采用有源电感，需要电流源提供偏置，使振荡器的
1 引言1
锁相环（PLL）电路是通信电路和高速系统中 的重要单元，它用来产生时间基准，它的性能决定 了整个系统性能的好坏。压控振荡器是锁相环电路 中工作在最高频率的单元，近年来，人们对压控振 荡器进行了广泛的研究。在集成电路中实现的压控 振荡器主要有两类：LC 压控振荡器和环形振荡器。 LC 压控振荡器通常需要采用片上集成电感，因而 占用很大的芯片面积[1,2]。环形振荡器结构简单，易 于采用 CMOS 工艺实现，因而得到了广泛的应用[3,4]。 在通常情况下，环形振荡器需要至少三级延迟单元 才能起振。在通信电路中，往往需要时钟电路提供 正交的时钟信号，如果采用环形振荡器实现，就需
收稿日期：2006-08-25；修回日期：2007-01-26 基金项目：中国博士后科学基金资助项目；高校博士点基金资助课题 Foundation Items: The Postdoctoral Science Foundation of China；The Doctoral Discipline Special Fund of Colleges and Universities of China
表1
压控振荡器的性能
电源电压 中心频率 控制电压 调谐范围 相位噪声
功耗
1V 2.5GHz 0~1V 41MHz~4.35GHz -96dBc/Hz@1MHz 12mW
频率/kHz 图 6 环形振荡器的相位噪声特性
4 结束语
本文提出的环形振荡器只采用两级延迟单 元，在延迟单元的设计中，引入了负的跨导，使 采用两级延迟单元的环形振荡器能够正常起振。 同时，使 PMOS 管的衬底正偏，来减小 PMOS 管的阈值电压，从而使本文设计的振荡器能够在 1V 的电源电压下正常工作。为了方便与已发表 的振荡器性能比较，将比较结果详细地列在表 2 中。从表 2 中可以看出，本文的设计所采用的电 源电压最低，频率范围最宽，且能够提供正交输 出。与同样采用两级延迟单元的环形振荡器的文 献[5]相比，本文电路的相位噪声要低 20dB。因 此，本文的设计适合在低电压，高频率的场合下 应用。
然能够起振，通常电阻 R1 和 R2 的取值范围在 20k Ω
左 右 。 PMOS 管 衬 底 电 压 通 常 比 电 源 电 压 低 0.1~0.2V 左右，在其他条件不变的前提下，振荡器 的频率变化范围将提高 10%~20%左右。下面将详细 分析图 2 的延迟单元的工作原理。
图 2 的半电路小信号等效模型如图 3 所示。
(b) 文献[6]所采用的延迟单元
图 1 文献[6]中环形振荡器结构
与传统的延迟单元相比，图 1 所采用的延迟单 元引入了负的跨导，即 PMOS 管 M5、M6，从而使 采用两级延迟单元的环形振荡器能够起振。由于采 用的延迟单元级数只有两级，因而可以工作在较高 的频率。但负的跨导由 PMOS 管构成，寄生参数较 大，使振荡器的工作频率受到限制，而其频率调节 则通过 M7 来完成，这种调节方式在电源电压为 1V 时，调节范围受到很大的限制。
3 仿真结果
为了验证前面的分析，采用 0.18μm CMOS 工 艺模型对本文提出的环形振荡器进行了仿真，图 4(a) 和图 4(b)分别为控制电压为 0V 和 1V 时的振荡器输 出波形。从图 4 中可以看出，当控制电压为 0V 时， 振荡器可以工作在 4GHz。由于采用的是两级环形 振荡器结构，可以方便地正交时钟信号。
第6期
江金光等：低电压环形振荡器设计
输出幅度受到了很大的限制，因而影响了振荡器的 性能。文献[6]在延迟单元中引入负的跨导，但调节 频率的器件采用了叠加的方式，其频率调节范围在 1V 电源电压工作时，受到了很大的限制。本文针对 目前的两级环形振荡器存在的缺陷，提出了一种新 的环形振荡器结构，通过使 PMOS 管的衬底正偏， 有效地降低了 PMOS 管的阈值电压，同时，直接将 调节加到 PMOS 管的栅极，大大提高了振荡器的频 率调节范围。
本文设计的环形振荡器的相位噪声采用 SpectreRF 进行了仿真，结果如图 6 所示。为了方便 与已发表的振荡器结构的相位噪声进行比较，在进 行相位噪声仿真时，振荡器的工作频率为 2.5GHz。 从图 6 中可以看出，当偏离中心频率 1MHz 时，振 荡器的相位噪声为-96dBc/Hz。
整个压控振荡器的主要性能如表 1 所示。
第 28 卷第 6 期 2第0067期年 6 月
通信学报
江金J光ou等rn：al 低on电Co压m环mu形ni振ca荡tio器ns设计
Vol.28 No.6 June·2010·7
低电压环形振荡器设计
江金光，李天望
（武汉大学 卫星导航定位技术研究中心，湖北 武汉 430079）
摘 要：提出了一种新的两级环形振荡器结构，通过控制 PMOS 的衬底电压，来降低 PMOS 管的阈值电压，从而
4.35GHz 变到 95MHz。当控制电压高于 0.6V 以后， 振荡器的频率变化很小，当控制电压从 0.7 变到 1V 时，其输出频率仅从 48MHz 变到 41MHz。从图 2 可以看出，当控制电压较小时，PMOS 管 M3、M4 可以近似为线性电阻。当控制电压增大时，PMOS 管的等效电阻增大，从而使振荡器的频率减小。当
得到
·64·
通信学报
源自文库第 28 卷
− g m1
=1
(2)
− g m5 + GL + SCL
将 s = jω 代入式(2)，可得
ω=
( ) g
2 m1
−
− g m5 + GL
2
(3)
C
2 L
从式(3)可以看出，通过调节等效电导的值，可
以调节振荡器的频率。当负的跨导-gm5 能够完全补 偿输出节点的等效电导时，振荡器的工作频率最高。
(b) 控制电压为 1V 时的振荡器输出波形 图 4 振荡器输出波形
图 5 压控振荡器的电压-频率特性
其中，Γ rms 为振荡器的脉冲响应函数(ISF)，N 为噪声 源的数目，在本文中，N 为 4。CL 为等效的负载电容，
第6期
江金光等：低电压环形振荡器设计
·65·
in2 Δf 为器件噪声的频谱密度，Vpp 为振荡器幅度的峰 —峰值。从式(5)可以看出，为了减小振荡的相位噪声， 可以减小振荡器的脉冲响应函数、器件噪声的频谱密 度及增大振荡器幅度的峰—峰值。在实际设计中，振 荡器幅度和频率有关，当振荡器的幅度增大时，在功 耗不变的情况下，振荡器从最低点到最高点所需的时 间变长，振荡器的周期也变长，频率变低，因此，需 要在输出频率和相位噪声之间进行折衷。在本文的设 计中，为了得到较高的工作频率，振荡器幅度的峰— 峰值为 700mV 左右，如图 4(a)所示。
在图 2 中，VB 用来降低 PMOS 管的阈值电压。
我们知道，MOS 管的阈值电压可表示为
( ) VT = VT0 + γ 2φF −VBS − 2φF
(4)
在通常情况下，VBS 为零。在本文提出的新延迟 单元电路中，PMOS 管的衬底并不是直接与电源相 连，而是加一个适当的偏置电压，从而使 PMOS 管 的阈值电压降低，振荡器更适合在低电压下工作。
延迟单元结构，如图 2 所示。
·63·
2 新的环形振荡器
图 1 为文献[6]给出的两级延迟单元结构的环形 振荡器的示意图。
(a) 采用两级延迟单元的环形振荡器结构
图 2 本文提出的新的延迟单元
与图 1 的电路相比，本文提出的延迟单元采用 NMOS 构成负的跨导，寄生电容相对于 PMOS 管较 小。对 PMOS 管的衬底进行了适当的正偏，有效地 降低其阈值电压，使之更适合在低电压下工作。频 率调节则通过直接控制 PMOS 管的栅极，在低电压 工作时，能够有较宽的频率调节范围。电阻的引入 是为了使在 PMOS 管的等效电阻很大时，振荡器仍
JIANG Jin-guang, LI Tian-wang
(GNSS Research Center, Wuhan University, Wuhan 430079, China)
Abstract: A new ring oscillator was proposed. To reduce the threshold voltage of PMOS transistor, a two stage ring oscillator was designed by forward biasing the bulk of the PMOS transistor. Simulation results show that the new ring oscillator can work at the very high frequency with a low supply voltage, and the output frequency of the proposed ring oscillator can range from 300MHz to 4GHz in 1V supply voltage. Key words: low voltage; ring oscillator; tuning range
控制电压增大到一定程度以后，PMOS 管不再导通， 这时候振荡器的频率近似不变，这就是图 5 控制电 压为 0.7~1V 时的情形。
两级延迟单元的环形振荡器的相位噪声特性 可表示为[6]
L{
f off
}
=
N
Γ
2 rms
8π 2
f
2 off
⋅ in2 Δf
C
L2V
2 pp
(5)
47.0 (a) 控制电压为 0V 时的振荡器输出波形