可重构计算硬件平台的改进设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
中圈 分类号t P9 3 T 3
可 重构 计 算硬 件 平 台的 改进设 计
王 晟中,陈伟男 ,彭澄廉
( 旦大学计算机 科学技术学院 ,上海 2 0 3) 复 04 3
捕
要 :针对现有可重构计算硬 件平台配置时间长、灵活性受限的缺陷,提 出一种改进设计。基于支持二维重构 区域的 Vr x4 ie一 现场可编 t
( c o l f o ue c n e F d nUnv ri , h n h i 0 4 3 S h o o mp t S i c , u a ie s y S a g a 2 0 3 ) C r e t
[ srclAi n th o aeo n o f uai meadf xblyc nt ie r xsigrcn g rbecmp t gh rw r l fr Ab t t mi a es R g fo gcn g rtnt n eiit o sandf i n o f ual o ui ad ae a om, a g t h l i o i l i r oe t e i n pt
tippr rp ss ni rvdd s n B sdo ie一 il rga hs ae o oe p a mpo e ei . ae nVr x4Fe Po rmma l Ga ryF G c i spot g2 c nt c dae,t k s g t d be t Ar (P A) hp u p rn Dr o s ut ra ima e e a i e r e
的灵 活 性 、 开 发周 期 短 和 易 维护 的特 性 。
Байду номын сангаас
本文介绍基于 X l x Vr x4 F G in ie P A的可重构计算硬件 i t
平 台( 以下简称样机平 台) 。该平台根据 国家 自然科学基金项
目的要求设计 ,旨在为可重构操作系统 的研究提供一个基础 的设 计验证环境, 为面向适合可重构计算的计算密集型应 用,
1 概述
可重构计算系统近年来逐渐成为 国际上计算系统研究中 的一个新热点。已有的系统设计方式或是选择软件( 通用处理 器) ,或是选择硬件( 专用集成 电路)J ,这样无法兼得软件 的 灵活性与硬件 的高性能 。 可重构计 算系统作为一种新的体系结构 ,采用可 编程 的 硬件模块来实现计算 ,以及面 向可重 构系统的操作系统来管 理硬件资源、划分和调度硬件任务,并 向开发人员提供高层 次 的编 程 模 型 。在 典 型 的基 于 现 场 可 编程 门 阵列 (il Fe d Pormmal G tA ry F G ) rga be a r , P A 的可重构系统 中, e a 决定 F G PA 功能的硬件配置信 息可 以像软件程序那样动态调 用或修改 , 这样保 留了硬件计算速度快、效率高的优点,又兼具了软件
I mpr v d De i n o c nfgu a l m putn r wa ePl to m o e sg fRe o i r b eCo i g Ha d r a f r
W ANG h n — h n , S e g z o g CHE W e - a , ENG e g l n N i n P n Ch n — a i
程 门阵列(P A 芯片 , FG ) 使重构模块放置更灵活、 片面积利用率更高, 过将单片 F G 芯 通 P A和外设集成在一块印刷 电路板上, 使系统的结构 更紧凑 ,利用 F G P A内嵌微处理器减轻通 信和访存开销。调试结果表 明,改进平台灵 活性较高、功能和可扩展性更强。 关麓词 :可重构计算 ;部分可重 构;动态可重构 ;现场可编程门阵列
第3 6卷 第 5期
,1 6 0. 3
No5 .
计
算
机
工
程
21 0 0年 3月
M a c 0 0 r h2 1
Co put rEng ne r n m e i e ig
・ 工程 应用技 术 与实现 ・
文 章编号:l0 .2( 1) —05- 3 文 00 3 8 00 5 _ 一 —4 2 o 2 o 献标识码: A
temo ueplc me tfse n ih ruiiaino hpae , k s oec mp c f y tm tu tr h o g ne r t gsn l h d l a e n tr dh e tl t fc i ra ma e r o a to se sr cuetr u hitg ai igeFPGA n x/ s a a g z o m s n a de ta ' i r t i utda r m, s sF n api i cr i ig a u e PGA mb d e ir po es rt e u eC s fc mm u c t na da cs moy De g ig rs l s o n ng c e e d dm co r c so ord c o to o niai n c esme F. bu g e ut h ws o n ta r v dpafr i oefe il, u cina xe iit s oesr n h tmp o e ltom m r xbe fn t nde tndblyi r to g. i s l o i m
[ ywo d ]rcn g rbe o uig pri c n g rbe dn mi rcn g rbe FedPo rmmal G tAr yF GA Ke r s eo f ual cmp t ; at leo f ua l y a c eo f ua l; i rga i n ar i ; i l be ae r (P 1 a